JPH10172922A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10172922A JPH10172922A JP35291496A JP35291496A JPH10172922A JP H10172922 A JPH10172922 A JP H10172922A JP 35291496 A JP35291496 A JP 35291496A JP 35291496 A JP35291496 A JP 35291496A JP H10172922 A JPH10172922 A JP H10172922A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- temperature
- heat treatment
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 拡散層上にＣｏＳｉ2 膜を形成しても、高
速、低消費電力及び微細な半導体装置を高い歩留りで製
造する。 【解決手段】 拡散層１６、１７を形成するためのイオ
ン注入に起因する結晶欠陥を除去するために、相対的に
低温で且つ相対的に長時間の熱処理を行い、拡散層１
６、１７中の不純物を活性化させるために、相対的に高
温で且つ相対的に短時間の熱処理を行う。このため、熱
応力に起因する新たな結晶欠陥の発生を防止することが
でき、その後のＣｏＳｉ2 膜１９の形成に際して結晶欠
陥に沿うＣｏＳｉ2 膜１９の形成を防止することができ
る。
速、低消費電力及び微細な半導体装置を高い歩留りで製
造する。 【解決手段】 拡散層１６、１７を形成するためのイオ
ン注入に起因する結晶欠陥を除去するために、相対的に
低温で且つ相対的に長時間の熱処理を行い、拡散層１
６、１７中の不純物を活性化させるために、相対的に高
温で且つ相対的に短時間の熱処理を行う。このため、熱
応力に起因する新たな結晶欠陥の発生を防止することが
でき、その後のＣｏＳｉ2 膜１９の形成に際して結晶欠
陥に沿うＣｏＳｉ2 膜１９の形成を防止することができ
る。
Description
【０００１】
【発明の属する技術分野】本願の発明は、Ｓｉ基板とＣ
ｏ膜とを反応させてＳｉ基板の拡散層上にＣｏＳｉ2 膜
を形成する半導体装置の製造方法に関するものである。
ｏ膜とを反応させてＳｉ基板の拡散層上にＣｏＳｉ2 膜
を形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の微細化に伴う短チャネル効
果等を抑制するために、電界効果トランジスタのソース
／ドレイン等になっている拡散層を浅くする必要がある
が、拡散層を浅くすると、この拡散層のシート抵抗が増
大して、高速、低消費電力の半導体装置を製造すること
が困難になる。
果等を抑制するために、電界効果トランジスタのソース
／ドレイン等になっている拡散層を浅くする必要がある
が、拡散層を浅くすると、この拡散層のシート抵抗が増
大して、高速、低消費電力の半導体装置を製造すること
が困難になる。
【０００３】そこで、ＳｉとＴｉとの化合物膜であるＴ
ｉＳｉ2 膜を拡散層上に形成する構造が考えられたが、
ＴｉＳｉ2 膜では線幅の狭い拡散層上に形成するとこの
拡散層のシート抵抗が低減しないという細線効果を生じ
易い。このため、ＳｉとＣｏとの化合物膜であるＣｏＳ
ｉ2 膜を拡散層上に形成する構造が考えられた。
ｉＳｉ2 膜を拡散層上に形成する構造が考えられたが、
ＴｉＳｉ2 膜では線幅の狭い拡散層上に形成するとこの
拡散層のシート抵抗が低減しないという細線効果を生じ
易い。このため、ＳｉとＣｏとの化合物膜であるＣｏＳ
ｉ2 膜を拡散層上に形成する構造が考えられた。
【０００４】図３は、この様な構造を有するＣＭＯＳト
ランジスタの製造方法の一従来例を示している。この一
従来例では、図３（ａ）に示す様に、Ｓｉ基板１１の表
面に素子分離酸化膜としてのＳｉＯ2 膜１２とゲート酸
化膜としてのＳｉＯ2 膜１３とを形成し、多結晶Ｓｉ膜
１４でゲート電極を形成する。
ランジスタの製造方法の一従来例を示している。この一
従来例では、図３（ａ）に示す様に、Ｓｉ基板１１の表
面に素子分離酸化膜としてのＳｉＯ2 膜１２とゲート酸
化膜としてのＳｉＯ2 膜１３とを形成し、多結晶Ｓｉ膜
１４でゲート電極を形成する。
【０００５】その後、多結晶Ｓｉ膜１４及びＳｉＯ2 膜
１２をマスクにして、ＮＭＯＳトランジスタの形成領域
にはＡｓを低濃度でイオン注入し、ＰＭＯＳトランジス
タの形成領域にはＢＦ2 を低濃度でイオン注入し、Ｓｉ
Ｏ2 膜１５でゲート電極の側壁スペーサを形成する。
１２をマスクにして、ＮＭＯＳトランジスタの形成領域
にはＡｓを低濃度でイオン注入し、ＰＭＯＳトランジス
タの形成領域にはＢＦ2 を低濃度でイオン注入し、Ｓｉ
Ｏ2 膜１５でゲート電極の側壁スペーサを形成する。
【０００６】その後、多結晶Ｓｉ膜１４及びＳｉＯ2 膜
１２、１５をマスクにして、ＮＭＯＳトランジスタの形
成領域にはＡｓを高濃度でイオン注入し、ＰＭＯＳトラ
ンジスタの形成領域にはＢＦ2 を高濃度でイオン注入す
る。そして、イオン注入に起因するＳｉ基板１１の結晶
欠陥の除去とイオン注入した不純物の活性化とを兼ねた
熱処理を行って、ＬＤＤ構造のＮ型の拡散層１６及びＰ
型の拡散層１７を夫々形成する。
１２、１５をマスクにして、ＮＭＯＳトランジスタの形
成領域にはＡｓを高濃度でイオン注入し、ＰＭＯＳトラ
ンジスタの形成領域にはＢＦ2 を高濃度でイオン注入す
る。そして、イオン注入に起因するＳｉ基板１１の結晶
欠陥の除去とイオン注入した不純物の活性化とを兼ねた
熱処理を行って、ＬＤＤ構造のＮ型の拡散層１６及びＰ
型の拡散層１７を夫々形成する。
【０００７】次に、図３（ｂ）に示す様に、拡散層１
６、１７及び多結晶Ｓｉ膜１４上の自然酸化膜（図示せ
ず）等を弗酸で完全に除去してから、Ｃｏ膜１８を全面
に形成する。そして、図３（ｃ）に示す様に、熱処理で
Ｓｉ基板１１及び多結晶Ｓｉ膜１４とＣｏ膜１８とを反
応させてＣｏＳｉ2 膜１９を選択的に形成し、硫酸過水
等に浸して、ＳｉＯ2 膜１２、１５上に未反応のまま残
っているＣｏ膜１８を除去する。
６、１７及び多結晶Ｓｉ膜１４上の自然酸化膜（図示せ
ず）等を弗酸で完全に除去してから、Ｃｏ膜１８を全面
に形成する。そして、図３（ｃ）に示す様に、熱処理で
Ｓｉ基板１１及び多結晶Ｓｉ膜１４とＣｏ膜１８とを反
応させてＣｏＳｉ2 膜１９を選択的に形成し、硫酸過水
等に浸して、ＳｉＯ2 膜１２、１５上に未反応のまま残
っているＣｏ膜１８を除去する。
【０００８】次に、図３（ｄ）に示す様に、層間絶縁膜
２１を形成し、層間絶縁膜２１に接続孔２２を形成し、
ＴｉＮ／Ｔｉ膜２３及びＷ膜２４で接続孔２２を埋め
る。そして、Ｔｉ膜２５及びＡｌ−Ｓｉ膜２６で配線を
形成し、更に従来公知の工程を実行して、ＮＭＯＳトラ
ンジスタ２７及びＰＭＯＳトランジスタ２８を有するＣ
ＭＯＳトランジスタ２９を完成させる。
２１を形成し、層間絶縁膜２１に接続孔２２を形成し、
ＴｉＮ／Ｔｉ膜２３及びＷ膜２４で接続孔２２を埋め
る。そして、Ｔｉ膜２５及びＡｌ−Ｓｉ膜２６で配線を
形成し、更に従来公知の工程を実行して、ＮＭＯＳトラ
ンジスタ２７及びＰＭＯＳトランジスタ２８を有するＣ
ＭＯＳトランジスタ２９を完成させる。
【０００９】
【発明が解決しようとする課題】ところで、図３に示し
た一従来例では、イオン注入に起因するＳｉ基板１１の
結晶欠陥の除去とイオン注入した不純物の活性化とを兼
ねた熱処理を行っているが、その温度が比較的低温であ
ると不純物を十分には活性化させることができず、逆に
比較的高温であるとＳｉＯ2 膜１２、１５等とＳｉ基板
１１との間の熱応力に起因する新たな結晶欠陥がＳｉ基
板１１に発生する。
た一従来例では、イオン注入に起因するＳｉ基板１１の
結晶欠陥の除去とイオン注入した不純物の活性化とを兼
ねた熱処理を行っているが、その温度が比較的低温であ
ると不純物を十分には活性化させることができず、逆に
比較的高温であるとＳｉＯ2 膜１２、１５等とＳｉ基板
１１との間の熱応力に起因する新たな結晶欠陥がＳｉ基
板１１に発生する。
【００１０】この様にＳｉ基板１１に結晶欠陥が発生す
ると、その後にＣｏＳｉ2 膜１９を形成する際に、この
結晶欠陥に沿ってＳｉ基板１１内にＣｏ原子が拡散し
て、結晶欠陥に沿うＣｏＳｉ2 膜１９が形成される。こ
のため、ＣｏＳｉ2 膜１９を均一に形成することができ
ず、ＣｏＳｉ2 膜１９が元々厚いとその一部がＳｉ基板
１１と拡散層１６、１７との接合に達することによるＣ
ｏＳｉ2 膜１９とＳｉ基板１１との短絡を生じる場合が
ある。
ると、その後にＣｏＳｉ2 膜１９を形成する際に、この
結晶欠陥に沿ってＳｉ基板１１内にＣｏ原子が拡散し
て、結晶欠陥に沿うＣｏＳｉ2 膜１９が形成される。こ
のため、ＣｏＳｉ2 膜１９を均一に形成することができ
ず、ＣｏＳｉ2 膜１９が元々厚いとその一部がＳｉ基板
１１と拡散層１６、１７との接合に達することによるＣ
ｏＳｉ2 膜１９とＳｉ基板１１との短絡を生じる場合が
ある。
【００１１】従って、図３に示した一従来例では、接合
リークを増大させることなく低抵抗のＣｏＳｉ2 膜１９
を形成することが困難で、高速、低消費電力及び微細な
半導体装置を高い歩留りで製造することが困難であっ
た。
リークを増大させることなく低抵抗のＣｏＳｉ2 膜１９
を形成することが困難で、高速、低消費電力及び微細な
半導体装置を高い歩留りで製造することが困難であっ
た。
【００１２】また、Ｓｉ基板１１の表面に不均一な自然
酸化膜や吸着酸素等が存在している状態でＣｏ膜１８を
形成すると、Ｃｏ膜１８がＳｉ基板１１と直接に反応す
る部分と不均一な自然酸化膜や吸着酸素等と反応した後
にＳｉ基板１１と反応する部分とが生じて、ＣｏＳｉ2
膜１９を均一に形成することができない。従って、この
場合にも、厚さが均一で且つ低抵抗のＣｏＳｉ2 膜１９
を形成することが困難で、高速、低消費電力及び微細な
半導体装置を高い歩留りで製造することが困難である。
酸化膜や吸着酸素等が存在している状態でＣｏ膜１８を
形成すると、Ｃｏ膜１８がＳｉ基板１１と直接に反応す
る部分と不均一な自然酸化膜や吸着酸素等と反応した後
にＳｉ基板１１と反応する部分とが生じて、ＣｏＳｉ2
膜１９を均一に形成することができない。従って、この
場合にも、厚さが均一で且つ低抵抗のＣｏＳｉ2 膜１９
を形成することが困難で、高速、低消費電力及び微細な
半導体装置を高い歩留りで製造することが困難である。
【００１３】
【課題を解決するための手段】本願の発明による半導体
装置の製造方法は、Ｓｉ基板に不純物をイオン注入して
拡散層を形成し、前記Ｓｉ基板上に形成したＣｏ膜と前
記Ｓｉ基板とを反応させて前記拡散層上にＣｏＳｉ2 膜
を形成する半導体装置の製造方法において、前記反応よ
りも前に、相対的に低温で且つ相対的に長時間の第１の
熱処理を行って前記イオン注入に起因する前記Ｓｉ基板
の結晶欠陥を除去する工程と、前記反応よりも前に、相
対的に高温で且つ相対的に短時間の第２の熱処理を行っ
て前記不純物を活性化させる工程とを具備することを特
徴としている。
装置の製造方法は、Ｓｉ基板に不純物をイオン注入して
拡散層を形成し、前記Ｓｉ基板上に形成したＣｏ膜と前
記Ｓｉ基板とを反応させて前記拡散層上にＣｏＳｉ2 膜
を形成する半導体装置の製造方法において、前記反応よ
りも前に、相対的に低温で且つ相対的に長時間の第１の
熱処理を行って前記イオン注入に起因する前記Ｓｉ基板
の結晶欠陥を除去する工程と、前記反応よりも前に、相
対的に高温で且つ相対的に短時間の第２の熱処理を行っ
て前記不純物を活性化させる工程とを具備することを特
徴としている。
【００１４】本願の発明による半導体装置の製造方法
は、前記第２の熱処理における昇温及び降温の速さを１
００℃／秒未満にすることが好ましい。
は、前記第２の熱処理における昇温及び降温の速さを１
００℃／秒未満にすることが好ましい。
【００１５】本願の発明による半導体装置の製造方法
は、前記昇温及び降温の速さを、前記第２の熱処理のう
ちで相対的に高温時には相対的に遅くし相対的に低温時
には相対的に速くすることが好ましい。
は、前記昇温及び降温の速さを、前記第２の熱処理のう
ちで相対的に高温時には相対的に遅くし相対的に低温時
には相対的に速くすることが好ましい。
【００１６】本願の発明による半導体装置の製造方法
は、前記第１の熱処理における温度を４００〜９００℃
にし、前記第２の熱処理における温度を９００〜１１０
０℃にすることが好ましい。
は、前記第１の熱処理における温度を４００〜９００℃
にし、前記第２の熱処理における温度を９００〜１１０
０℃にすることが好ましい。
【００１７】本願の発明による半導体装置の製造方法
は、前記Ｃｏ膜の形成前に、Ｓｉの径以上の径を有する
原子を前記Ｓｉ基板にイオン注入して、このＳｉ基板の
表面部を非晶質化することが好ましい。
は、前記Ｃｏ膜の形成前に、Ｓｉの径以上の径を有する
原子を前記Ｓｉ基板にイオン注入して、このＳｉ基板の
表面部を非晶質化することが好ましい。
【００１８】本願の発明による半導体装置の製造方法
は、前記原子として、Ｓｉ、Ａｒ、Ｋｒ、Ｘｅ、Ａｓ、
Ｇｅ、Ｓｂの何れかを用いることができる。
は、前記原子として、Ｓｉ、Ａｒ、Ｋｒ、Ｘｅ、Ａｓ、
Ｇｅ、Ｓｂの何れかを用いることができる。
【００１９】本願の発明による半導体装置の製造方法
は、前記Ｓｉ基板上の絶縁膜に形成した接続孔を介して
前記Ｓｉ基板に不純物をイオン注入する工程と、昇温及
び降温の速さが１００℃／秒未満である第３の熱処理を
行って、前記接続孔を介してイオン注入した前記不純物
を活性化させる工程とを具備することが好ましい。
は、前記Ｓｉ基板上の絶縁膜に形成した接続孔を介して
前記Ｓｉ基板に不純物をイオン注入する工程と、昇温及
び降温の速さが１００℃／秒未満である第３の熱処理を
行って、前記接続孔を介してイオン注入した前記不純物
を活性化させる工程とを具備することが好ましい。
【００２０】本願の発明による半導体装置の製造方法
は、Ｔｉ含有膜と前記Ｃｏ膜とを積層させることが好ま
しい。
は、Ｔｉ含有膜と前記Ｃｏ膜とを積層させることが好ま
しい。
【００２１】本願の発明による半導体装置の製造方法で
は、拡散層を形成するためのイオン注入に起因するＳｉ
基板の結晶欠陥を除去するための第１の熱処理が長時間
ではあるが低温であり、しかも、イオン注入した不純物
を活性化させるための第２の熱処理が高温ではあるが短
時間であるので、これらの結晶欠陥の除去及び不純物の
活性化に際して熱応力に起因する新たな結晶欠陥の発生
を防止することができる。
は、拡散層を形成するためのイオン注入に起因するＳｉ
基板の結晶欠陥を除去するための第１の熱処理が長時間
ではあるが低温であり、しかも、イオン注入した不純物
を活性化させるための第２の熱処理が高温ではあるが短
時間であるので、これらの結晶欠陥の除去及び不純物の
活性化に際して熱応力に起因する新たな結晶欠陥の発生
を防止することができる。
【００２２】このため、その後のＣｏＳｉ2 膜の形成に
際して結晶欠陥に沿うＣｏＳｉ2 膜の形成を防止するこ
とができて、ＣｏＳｉ2 膜を均一に形成することができ
るので、ＣｏＳｉ2 膜の一部がＳｉ基板と拡散層との接
合に達することによるＣｏＳｉ2 膜とＳｉ基板との短絡
を防止しつつ厚さが均一で且つ低抵抗のＣｏＳｉ2 膜を
形成することができる。
際して結晶欠陥に沿うＣｏＳｉ2 膜の形成を防止するこ
とができて、ＣｏＳｉ2 膜を均一に形成することができ
るので、ＣｏＳｉ2 膜の一部がＳｉ基板と拡散層との接
合に達することによるＣｏＳｉ2 膜とＳｉ基板との短絡
を防止しつつ厚さが均一で且つ低抵抗のＣｏＳｉ2 膜を
形成することができる。
【００２３】また、第２の熱処理における昇温及び降温
の速さを１００℃／秒未満にすれば、イオン注入した不
純物の活性化に際して熱応力に起因する新たな結晶欠陥
の発生を確実に防止することができるので、ＣｏＳｉ2
膜の一部がＳｉ基板と拡散層との接合に達することによ
るＣｏＳｉ2 膜とＳｉ基板との短絡を防止しつつ厚さが
均一で且つ低抵抗のＣｏＳｉ2 膜を形成することができ
る。
の速さを１００℃／秒未満にすれば、イオン注入した不
純物の活性化に際して熱応力に起因する新たな結晶欠陥
の発生を確実に防止することができるので、ＣｏＳｉ2
膜の一部がＳｉ基板と拡散層との接合に達することによ
るＣｏＳｉ2 膜とＳｉ基板との短絡を防止しつつ厚さが
均一で且つ低抵抗のＣｏＳｉ2 膜を形成することができ
る。
【００２４】また、第２の熱処理における昇温及び降温
の速さを、第２の熱処理のうちで相対的に高温時には相
対的に遅くし相対的に低温時には相対的に速くすれば、
高いスループットで不純物を活性化させつつ熱応力に起
因する新たな結晶欠陥の発生を確実に防止することがで
きるので、ＣｏＳｉ2 膜の一部がＳｉ基板と拡散層との
接合に達することによるＣｏＳｉ2 膜とＳｉ基板との短
絡を防止しつつ厚さが均一で且つ低抵抗のＣｏＳｉ2 膜
を形成することができる。
の速さを、第２の熱処理のうちで相対的に高温時には相
対的に遅くし相対的に低温時には相対的に速くすれば、
高いスループットで不純物を活性化させつつ熱応力に起
因する新たな結晶欠陥の発生を確実に防止することがで
きるので、ＣｏＳｉ2 膜の一部がＳｉ基板と拡散層との
接合に達することによるＣｏＳｉ2 膜とＳｉ基板との短
絡を防止しつつ厚さが均一で且つ低抵抗のＣｏＳｉ2 膜
を形成することができる。
【００２５】また、第１の熱処理における温度を４００
〜９００℃にし、第２の熱処理における温度を９００〜
１１００℃にすれば、Ｓｉ基板の結晶欠陥の除去及び不
純物の活性化に際して熱応力に起因する新たな結晶欠陥
の発生を確実に防止することができるので、ＣｏＳｉ2
膜の一部がＳｉ基板と拡散層との接合に達することによ
るＣｏＳｉ2 膜とＳｉ基板との短絡を防止しつつ厚さが
均一で且つ低抵抗のＣｏＳｉ2 膜を形成することができ
る。
〜９００℃にし、第２の熱処理における温度を９００〜
１１００℃にすれば、Ｓｉ基板の結晶欠陥の除去及び不
純物の活性化に際して熱応力に起因する新たな結晶欠陥
の発生を確実に防止することができるので、ＣｏＳｉ2
膜の一部がＳｉ基板と拡散層との接合に達することによ
るＣｏＳｉ2 膜とＳｉ基板との短絡を防止しつつ厚さが
均一で且つ低抵抗のＣｏＳｉ2 膜を形成することができ
る。
【００２６】また、Ｃｏ膜の形成前にイオン注入でＳｉ
基板の表面部を非晶質化すれば、Ｓｉ基板の表面におけ
る不均一な自然酸化膜や吸着酸素等を除去した状態でＣ
ｏ膜を形成することができる。しかも、イオン注入する
原子がＳｉの径以上の径を有していれば、少ないドーズ
量で非晶質化を行うことができて、イオン注入に起因す
る新たな結晶欠陥の発生を抑制することができる。
基板の表面部を非晶質化すれば、Ｓｉ基板の表面におけ
る不均一な自然酸化膜や吸着酸素等を除去した状態でＣ
ｏ膜を形成することができる。しかも、イオン注入する
原子がＳｉの径以上の径を有していれば、少ないドーズ
量で非晶質化を行うことができて、イオン注入に起因す
る新たな結晶欠陥の発生を抑制することができる。
【００２７】このため、その後のＣｏＳｉ2 膜の形成に
際して、不均一な自然酸化膜や吸着酸素等とＣｏ膜との
反応を防止することができ、結晶欠陥に沿うＣｏＳｉ2
膜の形成を防止することもできる。この結果、ＣｏＳｉ
2 膜を均一に形成することができて、ＣｏＳｉ2 膜の一
部がＳｉ基板と拡散層との接合に達することによるＣｏ
Ｓｉ2 膜とＳｉ基板との短絡を防止しつつ厚さが均一で
且つ低抵抗のＣｏＳｉ2 膜を形成することができる。
際して、不均一な自然酸化膜や吸着酸素等とＣｏ膜との
反応を防止することができ、結晶欠陥に沿うＣｏＳｉ2
膜の形成を防止することもできる。この結果、ＣｏＳｉ
2 膜を均一に形成することができて、ＣｏＳｉ2 膜の一
部がＳｉ基板と拡散層との接合に達することによるＣｏ
Ｓｉ2 膜とＳｉ基板との短絡を防止しつつ厚さが均一で
且つ低抵抗のＣｏＳｉ2 膜を形成することができる。
【００２８】また、接続孔の位置ずれを補償するために
イオン注入した不純物を活性化させるための第３の熱処
理における昇温及び降温の速さを１００℃／秒未満にす
れば、熱応力に起因する新たな結晶欠陥の発生をＣｏＳ
ｉ2 膜の形成後においても防止することができる。
イオン注入した不純物を活性化させるための第３の熱処
理における昇温及び降温の速さを１００℃／秒未満にす
れば、熱応力に起因する新たな結晶欠陥の発生をＣｏＳ
ｉ2 膜の形成後においても防止することができる。
【００２９】また、Ｔｉ含有膜とＣｏ膜とを積層させれ
ば、Ｓｉ基板の表面に形成されている自然酸化膜や吸着
酸素等をＴｉで吸着して除去しつつＣｏＳｉ2 膜を形成
することができる。このため、ＣｏＳｉ2 膜を均一に形
成することができて、ＣｏＳｉ2 膜の一部がＳｉ基板と
拡散層との接合に達することによるＣｏＳｉ2 膜とＳｉ
基板との短絡を防止しつつ厚さが均一で且つ低抵抗のＣ
ｏＳｉ2 膜を形成することができる。
ば、Ｓｉ基板の表面に形成されている自然酸化膜や吸着
酸素等をＴｉで吸着して除去しつつＣｏＳｉ2 膜を形成
することができる。このため、ＣｏＳｉ2 膜を均一に形
成することができて、ＣｏＳｉ2 膜の一部がＳｉ基板と
拡散層との接合に達することによるＣｏＳｉ2 膜とＳｉ
基板との短絡を防止しつつ厚さが均一で且つ低抵抗のＣ
ｏＳｉ2 膜を形成することができる。
【００３０】
【発明の実施の形態】以下、ＣＭＯＳトランジスタの製
造に適用した本願の発明の第１〜第４実施形態を、図
１、２を参照しながら説明する。図１が、第１実施形態
を示している。この第１実施形態でも、図１（ａ）に示
す様に、ＳｉＯ2 膜１５でゲート電極の側壁スペーサを
形成するまでは、図３に示した一従来例と実質的に同様
の工程を実行する。
造に適用した本願の発明の第１〜第４実施形態を、図
１、２を参照しながら説明する。図１が、第１実施形態
を示している。この第１実施形態でも、図１（ａ）に示
す様に、ＳｉＯ2 膜１５でゲート電極の側壁スペーサを
形成するまでは、図３に示した一従来例と実質的に同様
の工程を実行する。
【００３１】しかし、この第１実施形態では、その後、
Ｏ2 ガスを４ｓｌｍの割合で供給し８００℃、１０分の
熱酸化を施して、厚さ１０ｎｍのＳｉＯ2 膜３１をＳｉ
基板１１の露出部の全面に形成する。
Ｏ2 ガスを４ｓｌｍの割合で供給し８００℃、１０分の
熱酸化を施して、厚さ１０ｎｍのＳｉＯ2 膜３１をＳｉ
基板１１の露出部の全面に形成する。
【００３２】その後、ＮＭＯＳトランジスタの形成領域
を覆うレジスト（図示せず）と多結晶Ｓｉ膜１４及びＳ
ｉＯ2 膜１２、１５とをマスクにして、４０ｋｅＶの加
速エネルギー及び３×１０15ｃｍ-2のドーズ量でＢＦ2
をイオン注入して、ＰＭＯＳトランジスタの形成領域に
Ｐ型の拡散層１７を形成する。
を覆うレジスト（図示せず）と多結晶Ｓｉ膜１４及びＳ
ｉＯ2 膜１２、１５とをマスクにして、４０ｋｅＶの加
速エネルギー及び３×１０15ｃｍ-2のドーズ量でＢＦ2
をイオン注入して、ＰＭＯＳトランジスタの形成領域に
Ｐ型の拡散層１７を形成する。
【００３３】次に、図１（ｂ）に示す様に、ＳｉＯ2 膜
３１を弗酸で除去した後、ＰＭＯＳトランジスタの形成
領域を覆うレジスト（図示せず）と多結晶Ｓｉ膜１４及
びＳｉＯ2 膜１２、１５とをマスクにして、５０ｋｅＶ
の加速エネルギー及び３×１０15ｃｍ-2のドーズ量でＡ
ｓをイオン注入して、ＮＭＯＳトランジスタの形成領域
にＮ型の拡散層１６を形成する。
３１を弗酸で除去した後、ＰＭＯＳトランジスタの形成
領域を覆うレジスト（図示せず）と多結晶Ｓｉ膜１４及
びＳｉＯ2 膜１２、１５とをマスクにして、５０ｋｅＶ
の加速エネルギー及び３×１０15ｃｍ-2のドーズ量でＡ
ｓをイオン注入して、ＮＭＯＳトランジスタの形成領域
にＮ型の拡散層１６を形成する。
【００３４】その後、Ｎ2 雰囲気中で８００℃、１０分
の炉熱処理を施して、拡散層１６、１７を形成するため
のイオン注入に起因する結晶欠陥を除去する。そして、
Ｎ2雰囲気中で１０００℃、１０秒の高速熱処理を施し
て、拡散層１６、１７中の不純物を活性化させる。この
活性化のための高速熱処理においては、１０００℃まで
の昇温及び１０００℃からの降温の速さを１０℃／秒に
する。
の炉熱処理を施して、拡散層１６、１７を形成するため
のイオン注入に起因する結晶欠陥を除去する。そして、
Ｎ2雰囲気中で１０００℃、１０秒の高速熱処理を施し
て、拡散層１６、１７中の不純物を活性化させる。この
活性化のための高速熱処理においては、１０００℃まで
の昇温及び１０００℃からの降温の速さを１０℃／秒に
する。
【００３５】次に、緩衝弗酸で自然酸化膜（図示せず）
等を除去してから、図１（ｃ）に示す様に、電力１ｋ
Ｗ、温度１５０℃、Ａｒ１００ｓｃｃｍ、圧力０．４７
Ｐａのスパッタ法で、厚さ３０ｎｍのＣｏ膜１８をＳｉ
基板１１上の全面に形成する。
等を除去してから、図１（ｃ）に示す様に、電力１ｋ
Ｗ、温度１５０℃、Ａｒ１００ｓｃｃｍ、圧力０．４７
Ｐａのスパッタ法で、厚さ３０ｎｍのＣｏ膜１８をＳｉ
基板１１上の全面に形成する。
【００３６】次に、図１（ｄ）に示す様に、Ｎ2 ガスを
５ｓｌｍの割合で供給し５５０℃、３０秒の熱処理を施
して、Ｓｉ基板１１及び多結晶Ｓｉ膜１４とＣｏ膜１８
とを反応させてＣｏＳｉ2 膜１９を選択的に形成する。
そして、硫酸過水に浸して、ＳｉＯ2 膜１２、１５上に
未反応のまま残っているＣｏ膜１８を除去した後、再
び、Ｎ2 ガスを５ｓｌｍの割合で供給し８００℃、３０
秒の熱処理を施して、ＣｏＳｉ2 膜１９を安定化させ
る。
５ｓｌｍの割合で供給し５５０℃、３０秒の熱処理を施
して、Ｓｉ基板１１及び多結晶Ｓｉ膜１４とＣｏ膜１８
とを反応させてＣｏＳｉ2 膜１９を選択的に形成する。
そして、硫酸過水に浸して、ＳｉＯ2 膜１２、１５上に
未反応のまま残っているＣｏ膜１８を除去した後、再
び、Ｎ2 ガスを５ｓｌｍの割合で供給し８００℃、３０
秒の熱処理を施して、ＣｏＳｉ2 膜１９を安定化させ
る。
【００３７】次に、ＳｉＨ4 ／Ｏ2 ガス＝０．０３／
０．５４ｓｌｍ、温度４００℃、圧力１０．２Ｐａの減
圧ＣＶＤ法で厚さ１００ｎｍのＳｉＯ2 膜を形成する
か、または、ＳｉＨ2 Ｃｌ2 ／ＮＨ3 ／Ｎ2 ガス＝０．
０５／０．２／０．２ｓｌｍ、温度７６０℃、圧力７０
Ｐａの減圧ＣＶＤ法で厚さ５０ｎｍのＳｉＮ膜を形成す
る。
０．５４ｓｌｍ、温度４００℃、圧力１０．２Ｐａの減
圧ＣＶＤ法で厚さ１００ｎｍのＳｉＯ2 膜を形成する
か、または、ＳｉＨ2 Ｃｌ2 ／ＮＨ3 ／Ｎ2 ガス＝０．
０５／０．２／０．２ｓｌｍ、温度７６０℃、圧力７０
Ｐａの減圧ＣＶＤ法で厚さ５０ｎｍのＳｉＮ膜を形成す
る。
【００３８】そして、Ｏ3 ＋ＴＥＯＳガス＝５０ｓｃｃ
ｍ、温度７２０℃、圧力４０Ｐａの減圧ＣＶＤ法で厚さ
５００ｎｍのＢＰＳＧ膜を形成する。以上のＳｉＯ2 膜
またはＳｉＮ膜とＢＰＳＧ膜とで、図１（ｅ）に示す様
に、層間絶縁膜２１を形成する。
ｍ、温度７２０℃、圧力４０Ｐａの減圧ＣＶＤ法で厚さ
５００ｎｍのＢＰＳＧ膜を形成する。以上のＳｉＯ2 膜
またはＳｉＮ膜とＢＰＳＧ膜とで、図１（ｅ）に示す様
に、層間絶縁膜２１を形成する。
【００３９】その後、層間絶縁膜２１上でレジスト（図
示せず）をパターニングし、このレジストをマスクにし
て、Ｃ4 Ｆ8 ガス＝５０ｓｃｃｍ、高周波電力１．２ｋ
Ｗ、圧力２Ｐａのドライエッチングを施して、層間絶縁
膜２１に接続孔２２を形成する。
示せず）をパターニングし、このレジストをマスクにし
て、Ｃ4 Ｆ8 ガス＝５０ｓｃｃｍ、高周波電力１．２ｋ
Ｗ、圧力２Ｐａのドライエッチングを施して、層間絶縁
膜２１に接続孔２２を形成する。
【００４０】その後、接続孔２２のマスクずれに対応す
るために、レジスト（図示せず）及び層間絶縁膜２１を
マスクにして、ＮＭＯＳトランジスタの形成領域の接続
孔２２から露出しているＳｉ基板１１に５０ｋｅＶの加
速エネルギー及び３×１０15ｃｍ-2のドーズ量でＡｓを
イオン注入する。
るために、レジスト（図示せず）及び層間絶縁膜２１を
マスクにして、ＮＭＯＳトランジスタの形成領域の接続
孔２２から露出しているＳｉ基板１１に５０ｋｅＶの加
速エネルギー及び３×１０15ｃｍ-2のドーズ量でＡｓを
イオン注入する。
【００４１】また、ＰＭＯＳトランジスタの形成領域の
接続孔２２から露出しているＳｉ基板１１に５０ｋｅＶ
の加速エネルギー及び３×１０15ｃｍ-2のドーズ量でＢ
Ｆ2をイオン注入する。そして、Ｎ2 雰囲気中で８５０
℃、３０秒の熱処理を施して、接続孔２２からＳｉ基板
１１にイオン注入した不純物を活性化させる。
接続孔２２から露出しているＳｉ基板１１に５０ｋｅＶ
の加速エネルギー及び３×１０15ｃｍ-2のドーズ量でＢ
Ｆ2をイオン注入する。そして、Ｎ2 雰囲気中で８５０
℃、３０秒の熱処理を施して、接続孔２２からＳｉ基板
１１にイオン注入した不純物を活性化させる。
【００４２】その後、電力８ｋＷ、温度１５０℃、Ａｒ
１００ｓｃｃｍ、圧力０．４７Ｐａのスパッタ法で厚さ
１０ｎｍのＴｉ膜を形成し、更に、電力５ｋＷ、Ａｒ／
Ｎ2＝４０／２０ｓｃｃｍ、圧力０．４７Ｐａの反応性
スパッタ法で厚さ７０ｎｍのＴｉＮ膜を形成して、接続
孔２２内を含むＳｉ基板１１上の全面にＴｉＮ／Ｔｉ膜
２３を形成する。
１００ｓｃｃｍ、圧力０．４７Ｐａのスパッタ法で厚さ
１０ｎｍのＴｉ膜を形成し、更に、電力５ｋＷ、Ａｒ／
Ｎ2＝４０／２０ｓｃｃｍ、圧力０．４７Ｐａの反応性
スパッタ法で厚さ７０ｎｍのＴｉＮ膜を形成して、接続
孔２２内を含むＳｉ基板１１上の全面にＴｉＮ／Ｔｉ膜
２３を形成する。
【００４３】その後、Ａｒ／Ｎ2 ／Ｈ2 ／ＷＦ6 ガス＝
２２００／３００／５００／７５ｓｃｃｍ、温度４５０
℃、圧力１０６４０ＰａのＣＶＤ法で、厚さ４００ｎｍ
のＷ膜２４を形成する。そして、ＳＦ6 ガス＝５０ｓｃ
ｃｍ、高周波電力１５０Ｗ、圧力１．３３Ｐａのエッチ
バックを施して、ＴｉＮ／Ｔｉ膜２３及びＷ膜２４で接
続孔２２を埋める。
２２００／３００／５００／７５ｓｃｃｍ、温度４５０
℃、圧力１０６４０ＰａのＣＶＤ法で、厚さ４００ｎｍ
のＷ膜２４を形成する。そして、ＳＦ6 ガス＝５０ｓｃ
ｃｍ、高周波電力１５０Ｗ、圧力１．３３Ｐａのエッチ
バックを施して、ＴｉＮ／Ｔｉ膜２３及びＷ膜２４で接
続孔２２を埋める。
【００４４】その後、電力４ｋＷ、温度１５０℃、Ａｒ
１００ｓｃｃｍ、圧力０．４７Ｐａのスパッタ法で厚さ
３０ｎｍのＴｉ膜２５を形成し、更に、電力２２．５ｋ
Ｗ、温度１５０℃、Ａｒ５０ｓｃｃｍ、圧力０．４７Ｐ
ａのスパッタ法で厚さ０．５μｍのＡｌ−Ｓｉ膜２６を
形成する。
１００ｓｃｃｍ、圧力０．４７Ｐａのスパッタ法で厚さ
３０ｎｍのＴｉ膜２５を形成し、更に、電力２２．５ｋ
Ｗ、温度１５０℃、Ａｒ５０ｓｃｃｍ、圧力０．４７Ｐ
ａのスパッタ法で厚さ０．５μｍのＡｌ−Ｓｉ膜２６を
形成する。
【００４５】その後、Ａｌ−Ｓｉ膜２６上でレジスト
（図示せず）をパターニングし、このレジストをマスク
にして、ＢＣｌ3 ／Ｃｌ2 ガス＝６０／９０ｓｃｃｍ、
マイクロ波電力１ｋＷ、高周波電力５０Ｗ、圧力０．０
１６Ｐａのドライエッチングを施して、Ｔｉ膜２５及び
Ａｌ−Ｓｉ膜２６で配線を形成する。そして、更に従来
公知の工程を実行して、ＮＭＯＳトランジスタ２７及び
ＰＭＯＳトランジスタ２８を有するＣＭＯＳトランジス
タ２９を完成させる。
（図示せず）をパターニングし、このレジストをマスク
にして、ＢＣｌ3 ／Ｃｌ2 ガス＝６０／９０ｓｃｃｍ、
マイクロ波電力１ｋＷ、高周波電力５０Ｗ、圧力０．０
１６Ｐａのドライエッチングを施して、Ｔｉ膜２５及び
Ａｌ−Ｓｉ膜２６で配線を形成する。そして、更に従来
公知の工程を実行して、ＮＭＯＳトランジスタ２７及び
ＰＭＯＳトランジスタ２８を有するＣＭＯＳトランジス
タ２９を完成させる。
【００４６】次に、第２実施形態を説明する。この第２
実施形態では、図１に示した第１実施形態と同様にして
ＳｉＯ2 膜１５でゲート電極の側壁スペーサまでを形成
した後、Ｎ2 ガスを４ｓｌｍの割合で供給して８００
℃、１０分の熱処理を施す。そして、ＳｉＨ4 ／Ｏ2 ガ
ス＝０．０３／０．５ｓｌｍ、温度４００℃のＣＶＤ法
で、厚さが１０ｎｍのＳｉＯ2 膜３１をＳｉ基板１１上
の全面に形成する。
実施形態では、図１に示した第１実施形態と同様にして
ＳｉＯ2 膜１５でゲート電極の側壁スペーサまでを形成
した後、Ｎ2 ガスを４ｓｌｍの割合で供給して８００
℃、１０分の熱処理を施す。そして、ＳｉＨ4 ／Ｏ2 ガ
ス＝０．０３／０．５ｓｌｍ、温度４００℃のＣＶＤ法
で、厚さが１０ｎｍのＳｉＯ2 膜３１をＳｉ基板１１上
の全面に形成する。
【００４７】そして、第１実施形態と同様にして拡散層
１６、１７中の不純物を活性化させた後、緩衝弗酸で自
然酸化膜（図示せず）等を除去してから、４０ｋｅＶの
加速エネルギー及び３×１０14ｃｍ-2のドーズ量でＳｉ
基板１１の全面にＡｓをイオン注入して、Ｓｉ基板１１
の表面部を非晶質化する。
１６、１７中の不純物を活性化させた後、緩衝弗酸で自
然酸化膜（図示せず）等を除去してから、４０ｋｅＶの
加速エネルギー及び３×１０14ｃｍ-2のドーズ量でＳｉ
基板１１の全面にＡｓをイオン注入して、Ｓｉ基板１１
の表面部を非晶質化する。
【００４８】この非晶質化によって、Ｓｉ基板１１の表
面に残っている自然酸化膜や吸着酸素等をより完全に剥
離することができる。その後、緩衝弗酸による処理及び
Ｃｏ膜１８の形成よりも後の工程を再び第１実施形態と
同様に行うが、この緩衝弗酸による処理によって、Ｓｉ
基板１１の表面から剥離している自然酸化膜や吸着酸素
等を除去することができる。
面に残っている自然酸化膜や吸着酸素等をより完全に剥
離することができる。その後、緩衝弗酸による処理及び
Ｃｏ膜１８の形成よりも後の工程を再び第１実施形態と
同様に行うが、この緩衝弗酸による処理によって、Ｓｉ
基板１１の表面から剥離している自然酸化膜や吸着酸素
等を除去することができる。
【００４９】次に、第３実施形態を説明する。この第３
実施形態では、上述の第２実施形態と同様にしてＳｉＯ
2 膜１５でゲート電極の側壁スペーサまでを形成した
後、厚さが１０ｎｍのＳｉＯ2 膜３１をＳｉ基板１１上
の全面にＣＶＤ法で形成し、更に、Ｏ2 ガスを４ｓｌｍ
の割合で供給して８５０℃、３０分の熱酸化を施す。
実施形態では、上述の第２実施形態と同様にしてＳｉＯ
2 膜１５でゲート電極の側壁スペーサまでを形成した
後、厚さが１０ｎｍのＳｉＯ2 膜３１をＳｉ基板１１上
の全面にＣＶＤ法で形成し、更に、Ｏ2 ガスを４ｓｌｍ
の割合で供給して８５０℃、３０分の熱酸化を施す。
【００５０】その後、第２実施形態と同様にして拡散層
１６、１７を形成するためのイオン注入に起因する結晶
欠陥の除去までを行った後、Ｎ2 雰囲気中で１０００
℃、１０秒の高速熱処理を施して、拡散層１６、１７中
の不純物を活性化させる。
１６、１７を形成するためのイオン注入に起因する結晶
欠陥の除去までを行った後、Ｎ2 雰囲気中で１０００
℃、１０秒の高速熱処理を施して、拡散層１６、１７中
の不純物を活性化させる。
【００５１】しかし、この第３実施形態では、活性化の
ための高速熱処理において、５００℃までの昇温及び５
００℃からの降温の速さを１００℃／秒に近い値にし、
５００℃から１０００℃までの昇温及び１０００℃から
５００℃までの降温の速さを１０℃／秒にする。
ための高速熱処理において、５００℃までの昇温及び５
００℃からの降温の速さを１００℃／秒に近い値にし、
５００℃から１０００℃までの昇温及び１０００℃から
５００℃までの降温の速さを１０℃／秒にする。
【００５２】このため、昇温及び降温の速さが常に１０
℃／秒である第２実施形態よりもこの第３実施形態の方
がスループットが高い。なお、パイロメータによる温度
モニタは５００℃程度から行うことができる。但し、室
温から５００℃程度までの温度モニタは熱電対で行って
もよい。
℃／秒である第２実施形態よりもこの第３実施形態の方
がスループットが高い。なお、パイロメータによる温度
モニタは５００℃程度から行うことができる。但し、室
温から５００℃程度までの温度モニタは熱電対で行って
もよい。
【００５３】活性化のための高速熱処理の後、再び、Ｎ
2 雰囲気中で８００℃、３０分の炉熱処理を施して、拡
散層１６、１７を形成するためのイオン注入に起因する
結晶欠陥をより完全に除去する。そして、第２実施形態
と同様にして、接続孔２２を介したＳｉ基板１１への不
純物のイオン注入までを行う。
2 雰囲気中で８００℃、３０分の炉熱処理を施して、拡
散層１６、１７を形成するためのイオン注入に起因する
結晶欠陥をより完全に除去する。そして、第２実施形態
と同様にして、接続孔２２を介したＳｉ基板１１への不
純物のイオン注入までを行う。
【００５４】その後、Ｎ2 雰囲気中で８５０℃、３０秒
の熱処理を施して、接続孔２２からＳｉ基板１１にイオ
ン注入した不純物を活性化させる。但し、この第３実施
形態では、この熱処理において、５００℃までの昇温及
び５００℃からの降温を１００℃／秒に近い値にし、５
００℃以上での昇温及び降温の速さを１０℃／秒にす
る。なお、８５０℃程度の温度の熱処理であれば、形成
済のＣｏＳｉ2 膜１９が異常に高抵抗化することはな
い。
の熱処理を施して、接続孔２２からＳｉ基板１１にイオ
ン注入した不純物を活性化させる。但し、この第３実施
形態では、この熱処理において、５００℃までの昇温及
び５００℃からの降温を１００℃／秒に近い値にし、５
００℃以上での昇温及び降温の速さを１０℃／秒にす
る。なお、８５０℃程度の温度の熱処理であれば、形成
済のＣｏＳｉ2 膜１９が異常に高抵抗化することはな
い。
【００５５】次に、誘導結合プラズマ電力１ｋＷ、バイ
アス電圧１００Ｖ、Ａｒの圧力０．２Ｐａのエッチング
で、接続孔２２の底面で露出しているＣｏＳｉ2 膜１９
の表面の自然酸化膜を除去する。このエッチングは低加
速エネルギー及び高イオン密度のソフトエッチングであ
り、ＣｏＳｉ2 膜１９に与える損傷が少ない。その後、
ＴｉＮ／Ｔｉ膜２３の形成よりも後の工程を再び第２実
施形態と同様に行う。
アス電圧１００Ｖ、Ａｒの圧力０．２Ｐａのエッチング
で、接続孔２２の底面で露出しているＣｏＳｉ2 膜１９
の表面の自然酸化膜を除去する。このエッチングは低加
速エネルギー及び高イオン密度のソフトエッチングであ
り、ＣｏＳｉ2 膜１９に与える損傷が少ない。その後、
ＴｉＮ／Ｔｉ膜２３の形成よりも後の工程を再び第２実
施形態と同様に行う。
【００５６】図２が、第４実施形態の途中の工程を示し
ている。この第４実施形態では、図２（ａ）に示す様
に、上述の第３実施形態と同様にしてＣｏ膜１８を形成
した後、引き続き、電力５ｋＷ、Ａｒ／Ｎ2 ＝４０／２
０ｓｃｃｍ、圧力０．４７Ｐａの反応性スパッタ法で、
厚さ２０ｎｍのＴｉＮ膜３１をＣｏ膜１８上の全面に形
成する。
ている。この第４実施形態では、図２（ａ）に示す様
に、上述の第３実施形態と同様にしてＣｏ膜１８を形成
した後、引き続き、電力５ｋＷ、Ａｒ／Ｎ2 ＝４０／２
０ｓｃｃｍ、圧力０．４７Ｐａの反応性スパッタ法で、
厚さ２０ｎｍのＴｉＮ膜３１をＣｏ膜１８上の全面に形
成する。
【００５７】そして、図２（ｂ）に示す様に、ＣｏＳｉ
2 膜１９の形成よりも後の工程を再び第３実施形態と同
様に行う。なお、ＴｉＮ膜３１の代わりにＴｉ膜を形成
してもよく、ＴｉＮ膜３１やＴｉ膜をＣｏ膜１８の下層
に形成してもよい。
2 膜１９の形成よりも後の工程を再び第３実施形態と同
様に行う。なお、ＴｉＮ膜３１の代わりにＴｉ膜を形成
してもよく、ＴｉＮ膜３１やＴｉ膜をＣｏ膜１８の下層
に形成してもよい。
【００５８】この様な第４実施形態では、Ｃｏ膜１８上
のＴｉＮ膜３１またはＴｉ膜が、Ｃｏ膜１８の表面の酸
化を防止してこのＣｏ膜１８の実質的な厚さが減少する
のを防止することができる。また、Ｓｉ基板１１の表面
の自然酸化膜や吸着酸素等をＴｉＮ膜３１またはＴｉ膜
が吸着して、Ｓｉ基板１１とＣｏ膜１８とを均一に反応
させることができる。
のＴｉＮ膜３１またはＴｉ膜が、Ｃｏ膜１８の表面の酸
化を防止してこのＣｏ膜１８の実質的な厚さが減少する
のを防止することができる。また、Ｓｉ基板１１の表面
の自然酸化膜や吸着酸素等をＴｉＮ膜３１またはＴｉ膜
が吸着して、Ｓｉ基板１１とＣｏ膜１８とを均一に反応
させることができる。
【００５９】なお、以上の第１〜第４実施形態はＣＭＯ
Ｓトランジスタの製造に本願の発明を適用したものであ
るが、ＮＭＯＳトランジスタまたはＰＭＯＳトランジス
タのみやバイポーラトランジスタやＣＣＤ撮像素子や液
晶表示素子等の製造にも本願の発明を適用することがで
きる。また、以上の第１〜第４実施形態ではＣｏ膜１８
やＴｉＮ膜３１をスパッタ法で形成しているが、これら
の膜をＣＶＤ法で形成してもよい。
Ｓトランジスタの製造に本願の発明を適用したものであ
るが、ＮＭＯＳトランジスタまたはＰＭＯＳトランジス
タのみやバイポーラトランジスタやＣＣＤ撮像素子や液
晶表示素子等の製造にも本願の発明を適用することがで
きる。また、以上の第１〜第４実施形態ではＣｏ膜１８
やＴｉＮ膜３１をスパッタ法で形成しているが、これら
の膜をＣＶＤ法で形成してもよい。
【００６０】また、以上の第１及び第２実施形態では、
拡散層１６、１７中の不純物を活性化させるための高速
熱処理における昇温及び降温の速さを１０℃／秒にして
いるが、この速さは１００℃／秒未満であればよい。し
かし、この速さを１００℃／秒以上にすると、ＳｉＯ2
膜１２、１５等とＳｉ基板１１との間の熱応力に起因す
る結晶欠陥がＳｉ基板１１に発生する。
拡散層１６、１７中の不純物を活性化させるための高速
熱処理における昇温及び降温の速さを１０℃／秒にして
いるが、この速さは１００℃／秒未満であればよい。し
かし、この速さを１００℃／秒以上にすると、ＳｉＯ2
膜１２、１５等とＳｉ基板１１との間の熱応力に起因す
る結晶欠陥がＳｉ基板１１に発生する。
【００６１】また、以上の第１〜第４実施形態では、拡
散層１６、１７を形成するためのイオン注入に起因する
結晶欠陥を除去するための熱処理の温度と、拡散層１
６、１７中の不純物を活性化させるための熱処理の温度
とを、夫々８００℃及び１０００℃にしているが、これ
らの温度は夫々４００〜９００℃及び９００〜１１００
℃の範囲であればよい。
散層１６、１７を形成するためのイオン注入に起因する
結晶欠陥を除去するための熱処理の温度と、拡散層１
６、１７中の不純物を活性化させるための熱処理の温度
とを、夫々８００℃及び１０００℃にしているが、これ
らの温度は夫々４００〜９００℃及び９００〜１１００
℃の範囲であればよい。
【００６２】また、以上の第２〜第４実施形態では、Ｓ
ｉ基板１１の表面部の非晶質化のためにＡｓをイオン注
入しているが、Ｓｉ基板１１を構成しているＳｉの径以
上の径を有する原子、例えばＳｉ、Ａｒ、Ｋｒ、Ｘｅ、
Ｇｅ、Ｓｂ等のうちの何れかをイオン注入してもよい。
ｉ基板１１の表面部の非晶質化のためにＡｓをイオン注
入しているが、Ｓｉ基板１１を構成しているＳｉの径以
上の径を有する原子、例えばＳｉ、Ａｒ、Ｋｒ、Ｘｅ、
Ｇｅ、Ｓｂ等のうちの何れかをイオン注入してもよい。
【００６３】
【発明の効果】本願の発明による半導体装置の製造方法
では、ＣｏＳｉ2 膜の一部がＳｉ基板と拡散層との接合
に達することによるＣｏＳｉ2 膜とＳｉ基板との短絡を
防止しつつ厚さが均一で且つ低抵抗のＣｏＳｉ2 膜を形
成することができ、また、熱応力に起因する新たな結晶
欠陥の発生をＣｏＳｉ2 膜の形成後においても防止する
ことができるので、高速、低消費電力及び微細な半導体
装置を高い歩留りで製造することができる。
では、ＣｏＳｉ2 膜の一部がＳｉ基板と拡散層との接合
に達することによるＣｏＳｉ2 膜とＳｉ基板との短絡を
防止しつつ厚さが均一で且つ低抵抗のＣｏＳｉ2 膜を形
成することができ、また、熱応力に起因する新たな結晶
欠陥の発生をＣｏＳｉ2 膜の形成後においても防止する
ことができるので、高速、低消費電力及び微細な半導体
装置を高い歩留りで製造することができる。
【図１】本願の発明の第１実施形態を順次に示す側断面
図である。
図である。
【図２】本願の発明の第４実施形態の途中の工程を順次
に示す側断面図である。
に示す側断面図である。
【図３】本願の発明の一従来例を順次に示す側断面図で
ある。
ある。
１１ Ｓｉ基板 １６、１７ 拡散層
１８ Ｃｏ膜 １９ ＣｏＳｉ2 膜 ３１ ＴｉＮ膜（Ｔｉ含有膜）
１８ Ｃｏ膜 １９ ＣｏＳｉ2 膜 ３１ ＴｉＮ膜（Ｔｉ含有膜）
Claims (8)
- 【請求項１】 Ｓｉ基板に不純物をイオン注入して拡散
層を形成し、前記Ｓｉ基板上に形成したＣｏ膜と前記Ｓ
ｉ基板とを反応させて前記拡散層上にＣｏＳｉ2 膜を形
成する半導体装置の製造方法において、 前記反応よりも前に、相対的に低温で且つ相対的に長時
間の第１の熱処理を行って前記イオン注入に起因する前
記Ｓｉ基板の結晶欠陥を除去する工程と、 前記反応よりも前に、相対的に高温で且つ相対的に短時
間の第２の熱処理を行って前記不純物を活性化させる工
程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第２の熱処理における昇温及び降温
の速さを１００℃／秒未満にすることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記昇温及び降温の速さを、前記第２の
熱処理のうちで相対的に高温時には相対的に遅くし相対
的に低温時には相対的に速くすることを特徴とする請求
項２記載の半導体装置の製造方法。 - 【請求項４】 前記第１の熱処理における温度を４００
〜９００℃にし、前記第２の熱処理における温度を９０
０〜１１００℃にすることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項５】 前記Ｃｏ膜の形成前に、Ｓｉの径以上の
径を有する原子を前記Ｓｉ基板にイオン注入して、この
Ｓｉ基板の表面部を非晶質化することを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項６】 前記原子として、Ｓｉ、Ａｒ、Ｋｒ、Ｘ
ｅ、Ａｓ、Ｇｅ、Ｓｂの何れかを用いることを特徴とす
る請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記Ｓｉ基板上の絶縁膜に形成した接続
孔を介して前記Ｓｉ基板に不純物をイオン注入する工程
と、 昇温及び降温の速さが１００℃／秒未満である第３の熱
処理を行って、前記接続孔を介してイオン注入した前記
不純物を活性化させる工程とを具備することを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項８】 Ｔｉ含有膜と前記Ｃｏ膜とを積層させる
ことを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35291496A JP3336604B2 (ja) | 1996-12-13 | 1996-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35291496A JP3336604B2 (ja) | 1996-12-13 | 1996-12-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10172922A true JPH10172922A (ja) | 1998-06-26 |
| JP3336604B2 JP3336604B2 (ja) | 2002-10-21 |
Family
ID=18427323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35291496A Expired - Fee Related JP3336604B2 (ja) | 1996-12-13 | 1996-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3336604B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223178A (ja) * | 2000-02-09 | 2001-08-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置および半導体装置の製造方法 |
| US6544827B2 (en) | 1998-08-24 | 2003-04-08 | Nec Corporation | Metal-gate field effect transistor and method for manufacturing the same |
| JP2004311585A (ja) * | 2003-04-03 | 2004-11-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2006041101A (ja) * | 2004-07-26 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US7300832B2 (en) | 2002-07-25 | 2007-11-27 | Kabushiki Kaisha Toshiba | Semiconductor manufacturing method using two-stage annealing |
| JP2013084901A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
-
1996
- 1996-12-13 JP JP35291496A patent/JP3336604B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544827B2 (en) | 1998-08-24 | 2003-04-08 | Nec Corporation | Metal-gate field effect transistor and method for manufacturing the same |
| JP2001223178A (ja) * | 2000-02-09 | 2001-08-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置および半導体装置の製造方法 |
| US7300832B2 (en) | 2002-07-25 | 2007-11-27 | Kabushiki Kaisha Toshiba | Semiconductor manufacturing method using two-stage annealing |
| JP2004311585A (ja) * | 2003-04-03 | 2004-11-04 | Toshiba Corp | 半導体装置の製造方法 |
| USRE43229E1 (en) | 2003-04-03 | 2012-03-06 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device, including multiple heat treatment |
| USRE43521E1 (en) | 2003-04-03 | 2012-07-17 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device, including multiple heat treatment |
| JP2006041101A (ja) * | 2004-07-26 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP4584645B2 (ja) * | 2004-07-26 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2013084901A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3336604B2 (ja) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2967477B2 (ja) | 半導体装置の製造方法 | |
| JP2877104B2 (ja) | 半導体装置の製造方法 | |
| JPH1117181A (ja) | 半導体装置の製造方法 | |
| US5741725A (en) | Fabrication process for semiconductor device having MOS type field effect transistor | |
| JP2007299899A (ja) | 半導体装置およびその製造方法 | |
| JP2679579B2 (ja) | 半導体装置の製造方法 | |
| JP2001156059A (ja) | 絶縁膜の形成方法および半導体装置の製造方法 | |
| JP3336604B2 (ja) | 半導体装置の製造方法 | |
| JP3612157B2 (ja) | 半導体装置の製造方法 | |
| JP2000315662A (ja) | 半導体装置の製造方法 | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| KR100200184B1 (ko) | 반도체 장치의 제조방법 | |
| JP2827962B2 (ja) | 半導体装置の製造方法 | |
| JP3640079B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JP4909503B2 (ja) | 高融点金属シリサイド膜の製造方法、半導体装置の製造方法 | |
| JP3920959B2 (ja) | 相補型半導体装置の製造方法 | |
| JPH06181219A (ja) | 半導体装置の製造方法 | |
| JPH10172920A (ja) | 半導体装置の製造方法 | |
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JPH10303417A (ja) | 半導体装置の製造方法 | |
| KR100606924B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090809 |
|
| LAPS | Cancellation because of no payment of annual fees |