KR100606924B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100606924B1
KR100606924B1 KR1020040117008A KR20040117008A KR100606924B1 KR 100606924 B1 KR100606924 B1 KR 100606924B1 KR 1020040117008 A KR1020040117008 A KR 1020040117008A KR 20040117008 A KR20040117008 A KR 20040117008A KR 100606924 B1 KR100606924 B1 KR 100606924B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
region
remote plasma
gate electrode
Prior art date
Application number
KR1020040117008A
Other languages
English (en)
Other versions
KR20060078695A (ko
Inventor
신현수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117008A priority Critical patent/KR100606924B1/ko
Publication of KR20060078695A publication Critical patent/KR20060078695A/ko
Application granted granted Critical
Publication of KR100606924B1 publication Critical patent/KR100606924B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 리모트 플라즈마(remote plasma)를 이용한 전처리를 통해 자연 산화막을 제거하여 양질의 게이트 산화막을 형성하도록 한 반도체 소자의 제조방법에 관한 것으로서, 액티브 영역과 소자 분리 영역으로 정의된 반도체 기판의 소자 분리 영역에 소자 격리막을 형성하는 단계와, 상기 반도체 기판에 리모트 플라즈마를 이용한 전처리 공정을 실시하여 상기 반도체 기판의 액티브 영역에 발생된 자연 산화막을 제거하는 단계와, 상기 반도체 기판의 액티브 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
리모트 플라즈마, 자연 산화막, 드라이 에치, 마이크로웨이브, 액티브

Description

반도체 소자의 제조방법{method for manufacturing of semiconductor device}
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
201 : 반도체 기판 202 : 소자 격리막
203 : 게이트 절연막 204 : 게이트 전극
205 : LDD 영역 206 : 절연막 측벽
207 : 소오스/드레인 불순물 영역 300 : 리모트 플라즈마 발생장치
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 리모트 플라즈마를 이용한 전처리를 통해 자연 산화막을 제거하여 양질의 게이트 산화막을 형성하도록 한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 기하학적 크기가 감소함에 따라 게이트, 소오스 및 드레인 영역 등의 면적이 감소하기 때문만 아니라, 소자의 크기를 줄임에 따라 소오스와 드레인 접합을 보다 얇게 할 필요가 있기 때문에 고저항 영역이 초래된다는 사실이 중요하다.
따라서 상기 소오스와 드레인 영역과 다결정 실리콘영역의 저항을 본질적으로 줄이는 방법은 이러한 영역의 접촉에 고융점 금속 실리사이드를 사용하는 것이다.
상기와 같은 공정에서 노출된 실리콘과의 접촉이 일어날 때마다 고융점 금 속의 박막을 증착하고 가열하여 실리사이드를 형성하고 있다. 이 공정에서 백금, 망간, 코발트, 티탄 등을 포함한 여러 가지 실리사이드가 이용되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 액티브 영역과 소자 분리 영역으로 정의된 반도체 기판(21)의 소자 분리 영역에 LOCOS 또는 STI(Shallow Trench Isolation) 공정을 통해 소자 격리막(22)을 형성한다.
이어, 상기 반도체 기판(21)을 고온에서 열산화하여 상기 반도체 기판(21)상에 게이트 산화막(23)을 형성한다.
도 1b에 도시한 바와 같이, 상기 반도체 기판(21)의 액티브 영역에 트랜지스 터의 채널(channel)을 형성하기 위해 n형 또는 p형 불순물 이온을 선택적으로 주입하여 n-웰 또는 p-웰(도시되지 않음)을 형성하고, 약 1050 ~ 1200℃의 온도에서 고온 열처리를 실시한다.
이어, 상기 게이트 산화막(23)상에 폴리 실리콘층을 증착하고, 포토 및 식각 공정을 통해 상기 폴리 실리콘층 및 게이트 산화막(23)을 선택적으로 식각하여 게이트 전극(24)을 형성한다.
그리고, 상기 게이트 전극(24)을 마스크로 이용하여 반도체 기판(21)의 전면에 n형 또는 p형 불순물 이온을 주입하여 상기 게이트 전극(24)의 양측의 반도체 기판(21)의 표면내에 LDD(Lightly Doped Drain) 영역(25)을 형성한다.
도 1c에 도시한 바와 같이, 상기 반도체 기판(21)의 전면에 LPCVD법으로 절연막을 증착하고, 전면에 에치백(etch back) 공정을 실시하여 상기 게이트 전극(24)의 양측면에 절연막 측벽(26)을 형성한다.
이어, 상기 게이트 전극(24) 및 절연막 측벽(26)을 마스크로 이용하여 전면에 n형 또는 p형의 고농도 불순물 이온을 주입하여 상기 게이트 전극(24) 양측의 반도체 기판(21) 표면내에 소오스/드레인 불순물 영역(27)을 형성하고, 약 1000 ~ 1050℃의 온도에서 열처리를 실시한다.
그러나 상기와 같은 종래 기술에 의한 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 반도체 기판의 액티브 영역에 자연 산화막이 형성되고 상기 자연 산화막의 내부에 기생하는 금속(metal) 등의 불순물들이 잔류하여 반도체 기판에 산화 공 정을 실시하여 게이트 산화막을 형성할 때 불안정한 게이트 산화막이 형성되어 소자의 특성을 저하시킨다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 게이트 산화막을 형성할 때 액티브 영역을 리모트 플라즈마(remote plasma) 처리를 통해 전처리(pre-treatment)를 실시하여 소자의 특성을 향상시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 액티브 영역과 소자 분리 영역으로 정의된 반도체 기판의 소자 분리 영역에 소자 격리막을 형성하는 단계와, 상기 반도체 기판에 리모트 플라즈마를 이용한 전처리 공정을 실시하여 상기 반도체 기판의 액티브 영역에 발생된 자연 산화막을 제거하는 단계와, 상기 반도체 기판의 액티브 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 액티브 영역과 소자 분리 영역으로 정의된 반도 체 기판(201)의 소자 분리 영역에 LOCOS 또는 STI(Shallow Trench Isolation) 공정을 통해 소자 격리막(202)을 형성한다.
도 2b에 도시한 바와 같이, 상기 반도체 기판(201)의 액티브 영역에 리모트 플라즈마(remote plasma)를 이용하여 드라이 에치(dry etch)로 전처리(pre-treatment)를 실시한다.
즉, 상기 액티브 영역에 리모트 플라즈마 형태로 H, N, NH를 공급하여 반도체 기판(201) 표면의 자연 산화막(native oxide)을 제거한다. 이때 상기 반도체 기판(201)의 표면에는 SiF4, NH3 등의 부산물이 약한 결합력으로 증착된다. 그러나 상기와 같은 부산물들은 200℃ 이상의 온도에서 기체 형태로 떨어져 나가기 때문에 다음 공정인 게이트 산화 공정 중에 자연스럽게 제거되고 순순하고 안정된 산화 공정을 진행할 수 있다.
한편, 상기 리모트 플라즈마의 공정 조건은 다음과 같다.
즉, 리모트 플라즈마 발생장치(300)의 압력은 10-8Torr ~ 760Torr, 마이크로웨이브 파워는 50 ~ 500W, N2 가스는 0.1 ~ 10slm, H2 가스는 0.1 ~ 10slm, NF3 가스는 0.1 ~ 10slm의 조건으로 리모트 플라즈마를 발생하여 반도체 기판(201)의 액티브 영역을 드라이 에치하여 자연 산화막을 제거하게 된다.
도 2c에 도시한 바와 같이, 상기 반도체 기판(2011)을 약 1050 ~ 1200℃의 고온에서 산화하여 상기 반도체 기판(21)의 표면에 게이트 산화막(203)을 형성한다.
여기서, 상기 게이트 산화막(203)은 약 30 ~ 80Å의 두께로 형성하는데, 전술한 바와 같이 리모트 플라즈마를 통해 반도체 기판(201)에 형성된 자연 산화막을 제거함으로써 산화 공정을 실시할 때 안정적인 산화 공정이 이루어져 양질의 게이트 산화막(203)을 형성할 수 있다.
도 2d에 도시한 바와 같이, 상기 반도체 기판(201)의 액티브 영역에 트랜지스터의 채널(channel)을 형성하기 위해 n형 또는 p형 불순물 이온을 선택적으로 주입하여 n-웰 또는 p-웰(도시되지 않음)을 형성하고, 약 1050 ~ 1200℃의 온도에서 고온 열처리를 실시한다.
이어, 상기 게이트 산화막(203)상에 폴리 실리콘층을 증착하고, 포토 및 식각 공정을 통해 상기 폴리 실리콘층 및 게이트 산화막(203)을 선택적으로 식각하여 게이트 전극(204)을 형성한다.
그리고, 상기 게이트 전극(204)을 마스크로 이용하여 반도체 기판(201)의 전면에 n형 또는 p형 불순물 이온을 주입하여 상기 게이트 전극(204)의 양측의 반도체 기판(201)의 표면내에 LDD(Lightly Doped Drain) 영역(205)을 형성한다.
도 2e에 도시한 바와 같이, 상기 반도체 기판(201)의 전면에 LPCVD법으로 절연막을 증착하고, 전면에 에치백(etch back) 공정을 실시하여 상기 게이트 전극(204)의 양측면에 절연막 측벽(206)을 형성한다.
이어, 상기 게이트 전극(204) 및 절연막 측벽(206)을 마스크로 이용하여 전면에 n형 또는 p형의 고농도 불순물 이온을 주입하여 상기 게이트 전극(204) 양측의 반도체 기판(2011) 표면내에 소오스/드레인 불순물 영역(207)을 형성하고, 약 1000 ~ 1050℃의 온도에서 열처리를 실시한다.
한편, 이후 공정은 도면에 도시하지 않았지만 상기 반도체 기판(201)의 전면에 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 방식으로 코발트, 니켈, 티타늄, 텅스텐, 탄탈륨, 몰리브덴 등의 고융점 금속막을 증착한 후 열처리를 실시하는 실리사이드 공정을 통해 게이트 전극 및 소오스/드레인 불순물 영역이 형성된 반도체 기판에 금속 실리사이드막을 형성할 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 소자 격리막을 형성한 후에 기판에 리모트 플라즈마를 통해 전처리 공정을 실시하여 기판의 표면에 형성된 자연 산화막을 제거하고, 기판을 산화하여 게이트 산화막을 형성함으로써 안정적인 산화 공정을 통해 양질의 게이트 산화막을 얻을 수 있다.
둘째, 리모트 플라즈마를 이용한 전처리에 의해 댕글링 본드에서의 소자 특성을 악화시키는 공기 전파(air-borne)로 인한 자연 산화막에 기생하는 금속 등의 불순물들을 효과적으로 완전하게 처리할 수 있어 안정된 게이트를 형성할 수 있다.

Claims (3)

  1. 액티브 영역과 소자 분리 영역으로 정의된 반도체 기판의 소자 분리 영역에 소자 격리막을 형성하는 단계;
    일정한 압력 및 마이크로웨이퍼 파워를 인가하면서 H2, N2, NF3 가스를 공급하여 H, N, NH의 리모트 플라즈마를 발생하는 단계;
    상기 H, N, NH의 리모트 플라즈마를 이용한 전처리 공정을 실시하여 상기 반도체 기판의 액티브 영역에 발생된 자연 산화막을 제거하는 단계;
    상기 반도체 기판을 산화하여 상기 반도체 기판의 액티브 영역에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막상의 일부에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 리모트 플라즈마의 발생 조건은 압력을 10-8Torr ~ 760Torr, 마이크로웨이브 파워를 50 ~ 500W, N2 가스를 0.1 ~ 10slm, H2 가스를 0.1 ~ 10slm, NF3 가스를 0.1 ~ 10slm의 조건으로 하여 리모트 플라즈마를 발생하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 소오스/드레인 불순물 영역을 형성하기 전에 상기 게이트 전극 양측의 반도체 기판 표면내에 LDD 영역을 형성하는 단계와 상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
KR1020040117008A 2004-12-30 2004-12-30 반도체 소자의 제조방법 KR100606924B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117008A KR100606924B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117008A KR100606924B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060078695A KR20060078695A (ko) 2006-07-05
KR100606924B1 true KR100606924B1 (ko) 2006-08-01

Family

ID=37170550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117008A KR100606924B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100606924B1 (ko)

Also Published As

Publication number Publication date
KR20060078695A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US6707062B2 (en) Transistor in a semiconductor device with an elevated channel and a source drain
JP2008022027A (ja) 半導体装置のセルフアラインシリサイドの形成方法
WO2006118799A1 (en) Methodology for deposition of doped seg for raised source/drain regions
JP2003188274A (ja) 半導体装置及びその製造方法
JP2002198526A (ja) 半導体装置の製造方法
US5972761A (en) Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction
KR100558011B1 (ko) 전체실리사이드 금속게이트전극을 갖는 모스 트랜지스터의제조방법
TWI818928B (zh) 一種製作半導體元件的方法
JP4010724B2 (ja) 半導体装置の製造方法
JP2000133700A (ja) 半導体装置およびその製造方法
JPH11284179A (ja) 半導体装置およびその製造方法
US6855592B2 (en) Method for manufacturing semiconductor device
KR100685898B1 (ko) 반도체 소자의 제조방법
JP3336604B2 (ja) 半導体装置の製造方法
US20110001197A1 (en) Method for manufacturing semiconductor device and semiconductor device
KR100606924B1 (ko) 반도체 소자의 제조방법
JPH10270381A (ja) 半導体装置の製造方法
JP2827962B2 (ja) 半導体装置の製造方法
US20060057853A1 (en) Thermal oxidation for improved silicide formation
JP2000077429A (ja) 半導体装置の製造方法
JPH07161988A (ja) 半導体装置の製造方法
JP2842284B2 (ja) 半導体装置の製造方法
KR20080002602A (ko) 듀얼 게이트를 구비하는 반도체 소자의 게이트 형성방법
KR100486825B1 (ko) 반도체 소자의 제조방법
KR20000054890A (ko) 선택적 에피택셜 성장에 의한 전계효과 트랜지스터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee