JP2005150687A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2005150687A JP2005150687A JP2004222977A JP2004222977A JP2005150687A JP 2005150687 A JP2005150687 A JP 2005150687A JP 2004222977 A JP2004222977 A JP 2004222977A JP 2004222977 A JP2004222977 A JP 2004222977A JP 2005150687 A JP2005150687 A JP 2005150687A
- Authority
- JP
- Japan
- Prior art keywords
- film
- logic circuit
- manufacturing
- semiconductor memory
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims description 84
- 238000002955 isolation Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000001681 protective effect Effects 0.000 claims description 72
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 49
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 49
- 239000012535 impurity Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 53
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 56
- 229920002120 photoresistant polymer Polymers 0.000 description 42
- 239000010410 layer Substances 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 238000002513 implantation Methods 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Abstract
【課題】素子分離領域に残存する保護膜により生じる論理回路部の特性の劣化を防止し、製造工程を複雑化することなく信頼性が高い半導体記憶装置を製造できるようにする。
【解決手段】半導体基板１０１上の所定の領域に素子分離領域１０２を形成した後、不揮発性メモリ部のトラップ膜となるＯＮＯ膜１２１を不揮発性メモリ部及び論理回路部に形成することにより素子分離領域１０２を保護する。続いて、不揮発性メモリ部の形成を行い、さらに論理回路部において周辺トランジスタのウェル形成及びしきい値電圧の調整のためのイオン注入を行った後、ＯＮＯ膜１２１を除去し、所定の位置にゲート電極を形成する。
【選択図】図１
【解決手段】半導体基板１０１上の所定の領域に素子分離領域１０２を形成した後、不揮発性メモリ部のトラップ膜となるＯＮＯ膜１２１を不揮発性メモリ部及び論理回路部に形成することにより素子分離領域１０２を保護する。続いて、不揮発性メモリ部の形成を行い、さらに論理回路部において周辺トランジスタのウェル形成及びしきい値電圧の調整のためのイオン注入を行った後、ＯＮＯ膜１２１を除去し、所定の位置にゲート電極を形成する。
【選択図】図１
Description
本発明は、論理回路部と不揮発性メモリ部が混在する半導体装置の製造方法に関する。
近年、多機能化やデバッグの容易化のために、論理回路部と不揮発性メモリ部とが混在する混載フラッシュメモリが注目されている。このような混載フラッシュメモリの論理回路部は、論理回路部単独の場合と同等の性能を発揮することが必要である。
しかし、混載フラッシュメモリを製造する場合には、通常の論理回路部を製造する工程に加えて不揮発性メモリ部を製造する工程が必要であり、追加された不揮発性メモリ部を製造する工程によって論理回路部単独で製造する場合とは特性が変化してしまう。
このため、通常の論理回路部の製造工程に対して最適化された論理回路部を混載フラッシュメモリの製造工程により製造した場合には、論理回路部の特性が変化してしまい所望の特性が得られない。また、逆に混載フラッシュメモリの製造工程に対して最適化した場合には、将来的に不揮発性メモリ部を除く半導体装置を製造する場合に、所望の特性が得られなくなってしまう。
論理回路部の特性が変化する最大の要因は、トレンチ分離に埋め込まれた埋め込み絶縁膜が不揮発性メモリ部を製造する工程においてエッチングされることである。埋め込み絶縁膜がエッチングされた場合には、トレンチ分離端にゲート電極からの電界が集中しトランジスタのしきい値電圧が減少する逆狭チャネル効果が顕著になる。
埋め込み絶縁膜は、フッ化水素酸を用いる工程や、いわゆるアンモニア酸と呼ばれるアンモニア水と過酸化水素水との混合溶液（ＡＰＭ溶液）を用いる工程において特に大きくエッチングされる。フッ化水素酸を用いる工程には、例えば自然酸化膜を除去する工程があり、ＡＰＭ溶液を用いる工程には、例えば基板の洗浄工程やフォトレジストの除去工程等に代表されるＲＣＡ洗浄工程がある。これらの工程は、論理回路部を製造する工程だけでなく不揮発性メモリ部を製造する工程においても繰り返し行われるため、混載フラッシュメモリの製造工程においては、不揮発性メモリ部を製造する工程が追加されたことにより埋め込み絶縁膜が余分にエッチングされることになる。
さらに混載フラッシュメモリにおいては、書込みや消去を制御するための高耐圧トランジスタが論理回路部に必要となる。この高耐圧トランジスタを形成するためには、トレンチ分離を形成した後に、この高耐圧トランジスタを形成するためのフォトレジストをマスクとしてウェル形成や、しきい値電圧を制御するための注入が必要となり、そのレジストを除去する際に埋め込み絶縁膜が余分にエッチングされることになる。
以上のように、混載フラッシュメモリを形成する場合においては、論理回路部のみを形成する場合と比較して、埋め込み絶縁膜が余分にエッチングされ、結果として論理回路部の特性が変化してしまう。
トレンチ分離に埋め込まれた埋め込み絶縁膜のエッチングを抑制する手段としては、以下のような方法が下記特許文献１に提案されている。図１９は従来の半導体記憶装置の製造方法の各工程における断面状態を工程順に示している。
図１９（ａ）に示すように、まず、シリコン基板２の上に素子分離膜１０とトンネル膜１４とを形成する。次に、図１９（ｂ）に示すようにメモリセル領域Ｍ１内に第１のポリシリコン膜１６を形成した後、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）及び酸化シリコン（ＳｉＯ2）の積層膜であるＯＮＯ膜１８を、周辺トランジスタ領域Ｔ１を含む全表面に形成する。
次に、図１９（ｃ）に示すようにＯＮＯ膜１８をメモリセル領域Ｍ１及び素子分離膜１０の部分を除いて除去する。この後、第２のポリシリコン膜２０を形成し、次に、ゲート電極形成することによりメモリセル領域Ｍ１と周辺トランジスタ領域Ｔ１に素子を設ける。
以上の構成によると、素子分離膜１０の上に形成されたＯＮＯ膜１８は、素子分離膜１０がエッチングされることを防止する保護膜として機能する。従って、メモリセル領域Ｔ１及び周辺トランジスタ領域Ｔ１を形成する工程において繰り返し行われる自然酸化膜の除去工程及びＲＣＡ洗浄工程において、素子分離膜１０がエッチングされて膜減りが発生することを防止できるので、素子分離膜１０の膜減りにより素子の電気的特性が劣化することを防止することが可能となる。
特開平６−１５１８７６号公報
しかしながら、従来の半導体記憶装置の製造方法には、ＯＮＯ膜である保護膜が素子分離領域の上に残存しているため素子分離領域上の保護膜に電荷が捕獲され、素子分離特性が劣化するという問題がある。これは、シリコン窒化膜が電荷を捕獲しやすいため、素子の製造工程等において電気的なストレスが加えられた場合にシリコン窒化膜が容易に電荷をトラップしてしまい、トラップされた電荷が保持され続けるため寄生トランジスタが形成されることによる。
また、保護膜を素子分離領域の上のみに残す構成であるが、実際の製造工程においては必ず保護膜の一部が活性領域の上にはみ出してしまう。この活性領域にはみ出した保護膜はゲート絶縁膜として機能することになるため、マスク合わせズレや寸法ばらつきによって論理回路部における周辺トランジスタの特性が大きく変化してしまうという問題がある。
また、保護膜が残存した状態で論理回路部が最適化されているため、デバッグの終了後に不揮発性メモリ部を除いた製品を製造する際にも論理回路部の特性をそろえるために保護膜を形成する必要が生じたり、別途論理回路部を最適化する必要が生じたりするという問題がある。
本発明は前記従来の問題を解決し、素子分離領域に残存する保護膜により生じる論理回路部の特性の劣化を防止し、製造工程を複雑化することなく信頼性が高い半導体記憶装置を製造できるようにすることを目的とする。
前記目的を達成するため、本発明は論理回路部と不揮発性メモリ部とが設けられた半導体記憶装置の製造方法を、保護膜の形成工程と、保護膜の除去工程とを備える構成とする。
具体的に本発明の半導体記憶装置の製造方法は、半導体基板の上に論理回路部と不揮発性メモリ部とが設けられた半導体記憶装置の製造方法を対象とし、半導体基板にトレンチ溝を形成し、形成したトレンチ溝に絶縁膜を埋め込むことにより、素子分離領域を形成する工程と、半導体基板における論理回路部及び不揮発性メモリ部の上に絶縁性材料からなる保護膜を形成する工程と、半導体基板における論理回路部の所定の領域に不純物イオンを選択的に導入する工程と、論理回路部の上に形成した保護膜を除去する工程とを備え、不純物イオンを導入する工程は、保護膜を除去する工程よりも前に行うことを特徴とする。
本発明の半導体記憶装置の製造方法によれば、素子分離領域を形成した後に論理回路部及び不揮発性メモリ部の上に絶縁性材料からなる保護膜を形成しているため、その後の各工程において素子分離領域の絶縁膜がエッチングされることを防止できるので、素子分離特性の劣化を防止することが可能となる。また、保護膜は、不純物イオンを導入する工程において、表面層のダメージ及びコンタミネーションを防止する表面保護膜として用いることができるため、工程を簡略化することができる。
さらに、不純物イオンの導入を行った後に論理回路部の上に形成した保護膜を除去するため、素子分離領域に残存する保護膜によって寄生トランジスタが形成されることを防止できる。その結果、信頼性が高い半導体記憶装置を製造することが可能になる。また、論理回路部のみを形成する場合と同一の条件で論理回路部を設計することが可能となる。
本発明の半導体記憶装置の製造方法において、保護膜は不揮発性メモリ部において電荷を蓄積するトラップ膜として機能することが好ましい。このような構成とすることにより、保護膜に不揮発性メモリ部における電荷を蓄積するトラップ膜を用いるため、保護膜の製造工程を新たに設ける必要がないので、工程を簡略化することが可能となる。
本発明の半導体記憶装置の製造方法において、素子分離領域を形成する工程よりも後で且つ保護膜を形成する工程よりも前に、半導体基板における不揮発性メモリ部の上に第１の導電性膜を形成する工程と、保護膜を形成する工程よりも後に、保護膜の上に第２の導電性膜を形成する工程とをさらに備え、保護膜は、第１の導電性膜と第２の導電性膜との間を絶縁する絶縁膜として機能することが好ましい。
このような構成とすることにより、第１の導電膜をフローティングゲートとし、第２の導電膜をコントロールゲートとする２重ゲート構造を有する不揮発性メモリ部を形成する場合においても、論理回路部の素子分離領域の劣化を最小限に抑えることができると共に、保護膜にはフローティングゲートとコントロールゲートとの間を絶縁する絶縁膜を用いるため、保護膜の製造工程を新たに設ける必要がないので、工程を簡略化することが可能となる。
本発明の半導体記憶装置の製造方法において、保護膜はトレンチ溝に埋め込まれた絶縁膜と比べてフッ化水素酸に対するエッチングレートが低い材料からなることが好ましい。このような構成とすることにより、特に自然酸化膜の除去工程において素子分離領域を保護することができる。
本発明の半導体記憶装置の製造方法において、トレンチ溝に埋め込まれた絶縁膜と比べてアンモニア水と過酸化水素水との混合溶液に対するエッチングレートが低い材料からなることが好ましい。このような構成とすることにより、特にＲＣＡ洗浄工程において素子分離領域を保護することができる。
本発明の半導体記憶装置の製造方法において、保護膜はシリコン窒化膜又はシリコン酸窒化膜の単層であることが好ましい。このようにすることにより保護膜の形成を簡略化することができる。
本発明の半導体記憶装置の製造方法において、保護膜はリコン窒化膜又はシリコン酸窒化膜を含む複数の絶縁膜からなる積層膜であることが好ましい。このような構成とすることにより、より確実に素子分離領域を保護することができると共に、保護膜を不揮発性メモリ部においてトラップ膜又は絶縁膜として確実に使用することができるようになる。
本発明の半導体記憶装置の製造方法において、積層膜はシリコン酸化膜と、シリコン窒化膜又はシリコン酸窒化膜と、シリコン酸化膜とが順次積層されて構成されていることが好ましい。このような構成とすることにより、より確実に素子分離領域を保護することができると共に、積層膜を不揮発性メモリ部においてより高性能なトラップ膜又は絶縁膜として用いることが可能となる。さらに、積層膜を順次エッチングすることが容易に行えるようになる。
本発明の半導体記憶装置の製造方法において、不純物を導入する工程は、ウェルを形成する第１の不純物導入工程と、しきい値電圧を制御する第２の不純物導入工程とを含み、第２の不純物導入工程よりも前に、複数の絶縁膜のうちの少なくとも１つを選択的に除去する工程を有していることが好ましい。このような構成とすることにより、しきい値電圧を調整する不純物導入工程の際に、保護膜を薄くすることができるため、新たな保護膜を設けることなく、確実に浅い位置にしきい値電圧を調整するための不純物を導入することができる。
本発明の半導体記憶装置の製造方法において、保護膜を選択的に除去する工程よりも後に、論理回路部及び不揮発性メモリ部の上に導電性材料を形成する工程と、導電性材料を選択的にエッチングすることにより論理回路部及び不揮発性メモリ部にゲート電極を形成する工程とをさらに備えていることが好ましい。このような構成とすることにより、保護膜の影響を受けないゲート電極を確実に形成することができる。
本発明の半導体記憶装置の製造方法によれば、素子分離領域に残存する保護膜により生じる論理回路部の特性の劣化を防止し、製造工程を複雑化することなく信頼性が高い半導体記憶装置を製造できる。
（第１の実施形態）
図１〜図３は本発明の第１の実施形態に係る半導体記憶装置の製造方法の各工程における断面構造を示している。なお図１〜図３において左側の領域は不揮発性メモリ部を示し、右側の領域は論理回路部を示す。
図１〜図３は本発明の第１の実施形態に係る半導体記憶装置の製造方法の各工程における断面構造を示している。なお図１〜図３において左側の領域は不揮発性メモリ部を示し、右側の領域は論理回路部を示す。
まず、図１（ａ）に示すように、シリコンからなる半導体基板１０１上の論理回路部に側壁が垂直又は上方にやや開いた順テーパー状の断面形状をしたトレンチ溝を形成した後、トレンチ溝にシリコン酸化膜を埋め込むことによりトレンチ分離による素子分離領域１０２を形成する。
次に、図１（ｂ）に示すように、論理回路部及び不揮発性メモリ部の上に厚さが７ｎｍの酸化シリコン（ＳｉＯ2）からなる下部酸化膜１０３、厚さが７ｎｍの窒化シリコン（ＳｉＮ）からなるシリコン窒化膜１０４及び厚さが１２ｎｍの酸化シリコン（ＳｉＯ2）からなる上部酸化膜１０５を順次形成して、ＯＮＯ（Oxide-Nitride-Oxide）膜１２１を形成する。なお、下部酸化膜１０３は酸素を含む雰囲気中における処理温度が９００℃の熱処理工程により形成し、シリコン窒化膜１０４は処理温度が７００℃の減圧ＣＶＤ（ＬＰＣＶＤ）工程により形成し、上部酸化膜１０５は酸素を含む雰囲気中における処理温度が１０００℃の熱処理工程により形成する。
次に、図１（ｃ）に示すように、不揮発性メモリ部において、フォトレジスト１０６Ａをマスクとして選択的に上部酸化膜１０５、シリコン窒化膜１０４及び下部酸化膜１０３を順次ドライエッチングした後、同じマスクを用いて砒素を注入することによりｎ型不純物拡散層１０７を形成する。次に、図１（ｄ）に示すように、フォトレジスト１０６Ａを除去する。なお、砒素の注入は例えば注入電圧が３０ｋｅＶで密度が３×１０15ｃｍ-2の条件で行えばよい。
その後、図２（ａ）に示すように、例えば酸素雰囲気中において９００℃で１０分間の熱処理を行うことにより、不揮発性メモリ部に拡散層上絶縁膜１０８を形成する。次に、図２（ｂ）に示すようにフォトレジスト１０６Ｂをマスクとして、論理回路部にイオン注入を行うことにより論理回路部に設けるトランジスタのウェル形成及びしきい値電圧の調整を行う。
論理回路部におけるトランジスタのウェルを形成するためのイオン注入は、例えば注入電圧が３００ｋｅＶで密度が１×１０13ｃｍ-2の条件でボロンを注入することにより行う。また、しきい値電圧を制御するためのイオン注入は、例えば注入電圧が３０ｋｅＶで密度が５×１０12ｃｍ-2の条件でボロンを注入することにより行う。ウェル形成及びしきい値電圧の調整を行うイオン注入の際には、ＯＮＯ膜１２１を表面保護膜として用いる。
次に、図２（ｃ）に示すように、フォトレジスト１０６Ｃをマスクとして、論理回路部において、上部酸化膜１０５、シリコン窒化膜１０４及び下部酸化膜１０３を順次選択的に除去する。
次に、図３（ａ）に示すように、酸素を含む雰囲気中において９００℃の温度で熱処理することにより論理回路部に、厚さが１０ｎｍのＳｉＯ2からなるゲート絶縁膜１０９を形成する。次に、図３（ｂ）に示すように、半導体基板１０１の全面に厚さが２００ｎｍの多結晶シリコン膜１１０を処理温度が６００℃のＬＰＣＶＤ法により形成する。
さらにマスクを用いてエッチングすることにより、図３（ｃ）に示すように、不揮発性メモリ部及び論理回路部の所望の位置にそれぞれゲート電極を形成する。なお、図３（ｃ）は、隣接するメモリ部のゲート電極が互いにつながって形成されるワード線方向の断面を示しているため、図面上はパターニング前の図３（ｂ）と同一形状となっている。
続いて、図３（ｄ）に示すように、論理回路部のトランジスタに低濃度拡散層１１２、サイドウォール１１１、高濃度拡散層１１３を既知の方法を用いて形成することにより、半導体記憶装置が完成する。
以上説明したように、本実施形態の半導体記憶装置の製造方法によれば、不揮発性メモリ部が形成される際に、トレンチ構造の素子分離領域１０２がＯＮＯ膜１２１によって保護されているため、素子分離領域の特性が劣化しないので、信頼性の高い半導体記憶装置が得られる。また、ＯＮＯ膜１２１は、不揮発性メモリ部のトラップ膜であるため、保護膜の形成工程を新たに設ける必要がないため、工程を簡略化することが可能となる。
さらに、ＯＮＯ膜１２１をイオン注入の際の表面保護膜として利用するため、イオン注入の工程を簡略化することもできる。
また、イオン注入が終わった後、論理回路部においてはＯＮＯ膜１２１を除去するため、素子分離領域に寄生トランジスタが形成されることはなく、素子分離特性が劣化することはない。さらに、最終的に得られる論理回路部における素子の構造は、通常の論理回路部を単独に形成する工程により得られたものと同一である。このため、不揮発性メモリを混載したデバイスを用いてデバッグを行った後、不揮発性メモリを混載していないデバイスを製品化する場合に、論理回路部の設計変更等をする必要がない。
なお、本実施形態においては、不揮発性メモリ部におけるトラップ膜及び論理回路部における保護膜としてＯＮＯ膜１２１を形成したが、シリコン窒化膜のみの単層膜又は下部酸化膜とシリコン窒化膜からなる積層膜としてもよい。また、シリコン窒化膜に換えてシリコン酸窒化膜（ＳｉＯＮ）を用いてもよい。さらに、ＯＮＯ膜１２１は、半導体基板１０１の全面に形成しても、不揮発性メモリ部並びに論理回路部の素子分離領域１０２の上及びイオン注入を行う領域のみに形成してもよい。
また、本実施形態においては、論理回路部において、ウェルを形成するためのイオン注入としきい値電圧を制御するためのイオン注入とを同一のマスクを用いて行ったが、別々のマスクを用いてもかまわない。
また、本実施形態においては、不揮発性メモリ部において、上部酸化膜１０５、シリコン窒化膜１０４、下部酸化膜１０３を順次エッチングした後、同じマスクを用いてｎ型不純物拡散層１０７を形成したが、ｎ型不純物拡散層１０７を形成した後にＯＮＯ膜１２１のエッチングを行ってもかまわない。
（第２の実施形態）
図４〜図６は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程における断面構造を示している。なお図１〜図３において左側の領域は不揮発性メモリ部を示し、右側の領域は論理回路部を示す。
図４〜図６は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程における断面構造を示している。なお図１〜図３において左側の領域は不揮発性メモリ部を示し、右側の領域は論理回路部を示す。
まず、図４（ａ）に示すように、シリコンからなる半導体基板１０１上の論理回路部に側壁が垂直又は上方にやや開いた順テーパー状の断面形状をしたトレンチ溝を形成した後、トレンチ溝にシリコン酸化膜を埋め込むことによりトレンチ分離による素子分離領域１０２を形成する。
次に、図４（ｂ）に示すように、論理回路部及び不揮発性メモリ部の上に厚さが７ｎｍの酸化シリコン（ＳｉＯ2）からなる下部酸化膜１０３、厚さが７ｎｍの窒化シリコン（ＳｉＮ）からなるシリコン窒化膜１０４及び厚さが１２ｎｍの酸化シリコン（ＳｉＯ2）からなる上部酸化膜１０５を順次形成して、ＯＮＯ膜１２１を形成する。なお、下部酸化膜１０３は酸素を含む雰囲気中における処理温度が９００℃の熱処理工程により形成し、シリコン窒化膜１０４は処理温度が７００℃の減圧ＣＶＤ（ＬＰＣＶＤ）工程により形成し、上部酸化膜１０５は酸素を含む雰囲気中における処理温度が１０００℃の熱処理工程により形成する。
次に、図４（ｃ）に示すように、不揮発性メモリ部において、フォトレジスト１０６Ａをマスクとして選択的に上部酸化膜１０５、シリコン窒化膜１０４及び下部酸化膜１０３を順次ドライエッチングした後、同じマスクを用いて砒素を注入することによりｎ型不純物拡散層１０７を形成する。次に、図４（ｄ）に示すように、フォトレジスト１０６Ａを除去する。なお、砒素の注入は例えば注入電圧が３０ｋｅＶで密度が３×１０15ｃｍ-2の条件で行えばよい。
その後、図５（ａ）に示すように、例えば酸素雰囲気中において９００℃で１０分間の熱処理を行うことにより、不揮発性メモリ部に拡散層上絶縁膜１０８を形成する。次に、図５（ｂ）に示すようにフォトレジスト１０６Ｂをマスクとして、論理回路部にイオン注入を行うことにより論理回路部に設けるトランジスタのウェル形成を行う。
ウェル形成を行った後、図５（ｃ）に示すように、フォトレジスト１０６Ｃをマスクとしてエッチングを行い、論理回路部の上部酸化膜及び１０５シリコン窒化膜１０４を除去し、続いて、図５（ｄ）に示すようにフォトレジスト１０６Ｄをマスクとして論理回路部にイオン注入を行うことによりしきい値電圧の調整を行う。
論理回路部におけるトランジスタのウェルを形成するためのイオン注入は、例えば注入電圧が３００ｋｅＶで密度が１×１０13ｃｍ-2の条件でボロンを注入することにより行う。また、しきい値電圧を制御するためのイオン注入は、例えば注入電圧が３０ｋｅＶで密度が５×１０12ｃｍ-2の条件でボロンを注入することにより行う。
ウェル形成を行うイオン注入の際には、上部酸化膜１０５、シリコン窒化膜１０４及び下部酸化膜１０３の３層からなるＯＮＯ膜１２１を表面保護膜として用い、しきい値電圧の調整を行うイオン注入の際には、下部酸化膜１０３のみを表面保護膜として用いる。
次に、図５（ｃ）に示すように、フォトレジスト１０６Ｅをマスクとして、論理回路部において、下部酸化膜１０３を選択的に除去する。
次に、図６（ａ）に示すように、酸素を含む雰囲気中において９００℃の温度で熱処理することにより論理回路部に、厚さが１０ｎｍのＳｉＯ2からなるゲート絶縁膜１０９を形成する。次に、図６（ｂ）に示すように、半導体基板１０１の全面に厚さが２００ｎｍの多結晶シリコン膜１１０を処理温度が６００℃のＬＰＣＶＤ法により形成する。
さらにマスクを用いてエッチングすることにより、図６（ｃ）に示すように、不揮発性メモリ部及び論理回路部の所望の位置にそれぞれゲート電極を形成する。なお、図６（ｃ）は、隣接するメモリ部のゲート電極が互いにつながって形成されるワード線方向の断面を示しているため、図面上はパターニング前の図６（ｂ）と同一形状となっている。
続いて、図６（ｄ）に示すように、論理回路部のトランジスタに低濃度拡散層１１２、サイドウォール１１１、高濃度拡散層１１３を既知の方法を用いて形成することにより、半導体記憶装置が完成する。
以上説明したように、本実施形態の半導体記憶装置の製造方法によれば、不揮発性メモリ部が形成される際に、トレンチ構造の素子分離領域１０２がＯＮＯ膜１２１によって保護されているため、素子分離領域の特性が劣化しないので、信頼性の高い半導体記憶装置が得られる。また、ＯＮＯ膜１２１は、不揮発性メモリ部のトラップ膜であるため、保護膜の形成工程を新たに設ける必要がないため、工程を簡略化することが可能となる。
さらに、本実施形態においては、ウェル形成の際には上部酸化膜１０５、シリコン窒化膜１０４及び下部酸化膜１０３の３層からなるＯＮＯ膜１２１を表面保護膜として用い、しきい値電圧の調整を行うイオン注入の際には、下部酸化膜１０３のみを表面保護膜として用いる。しきい値電圧の調整は、素子の微細化のためにはできるだけ半導体基板の浅い位置にイオン注入を行う必要がある。本実施形態においては、上部酸化膜１０５及びシリコン窒化膜１０４を除去して、薄い表面保護膜を介してイオン注入を行うため、より浅い位置へのイオン注入を容易に行うことが可能となり、素子の微細化が容易に可能となる。
また、イオン注入が終わった後、論理回路部においてはＯＮＯ膜１２１を除去するため、素子分離領域に寄生トランジスタが形成されることはなく、素子分離特性が劣化することはない。さらに、最終的に得られる論理回路部における素子の構造は、通常の論理回路部を単独に形成する工程により得られたものと同一である。このため、不揮発性メモリを混載したデバイスを用いてデバッグを行った後、不揮発性メモリを混載していないデバイスを製品化する場合に、論理回路部の設計変更等をする必要がない。
なお、本実施形態においては、不揮発性メモリ部におけるトラップ膜及び論理回路部における保護膜としてＯＮＯ膜１２１を形成したが、シリコン窒化膜のみの単層膜又は下部酸化膜とシリコン窒化膜からなる積層膜としてもよい。また、シリコン窒化膜に換えてシリコン酸窒化膜（ＳｉＯＮ）を用いてもよい。さらに、ＯＮＯ膜１２１は、半導体基板１０１の全面に形成しても、不揮発性メモリ部並びに論理回路部の素子分離領域１０２の上及びイオン注入を行う領域のみに形成してもよい。
また、本実施形態においては、論理回路部において、ウェルを形成するためのイオン注入としきい値電圧を制御するためのイオン注入とを同一のマスクを用いて行ったが、別々のマスクを用いてもかまわない。
また、本実施形態においては、不揮発性メモリ部において、上部酸化膜１０５、シリコン窒化膜１０４、下部酸化膜１０３を順次エッチングした後、同じマスクを用いてｎ型不純物拡散層１０７を形成したが、ｎ型不純物拡散層１０７を形成した後にＯＮＯ膜１２１のエッチングを行ってもかまわない。
（第３の実施形態）
図７〜図１１は本発明の第３の実施形態に係る半導体記憶装置の製造方法の各工程における断面構造を示している。なお図７〜図１１において左側の領域は不揮発性メモリ部を示し、右側の領域は論理回路部を示す。
図７〜図１１は本発明の第３の実施形態に係る半導体記憶装置の製造方法の各工程における断面構造を示している。なお図７〜図１１において左側の領域は不揮発性メモリ部を示し、右側の領域は論理回路部を示す。
まず、図７（ａ）に示すように、シリコンからなる半導体基板３０１上の不揮発性メモリ部及び論理回路部にトレンチ溝を形成した後、トレンチ分離３０２を形成する。次に、図７（ｂ）に示すように、半導体基板３０１上の全体に厚さが１０ｎｍのＳｉＯ2からなるトンネル絶縁膜３１４を形成し、不揮発性メモリ部においてフローティングゲートとなる厚さが２００ｎｍの多結晶シリコン膜３１５を形成する。
次に、図７（ｃ）に示すようにフォトレジスト３０６Ａをマスクとして論理回路部において、多結晶シリコン膜３１５及びトンネル絶縁膜３１４を除去する。続いて、図７（ｄ）に示すように厚さが７ｎｍのＳｉＯ2からなる下部酸化膜３０３、厚さが７ｎｍのＳｉＮからなるシリコン窒化膜３０４及び厚さが１２ｎｍのＳｉＯ2からなる上部酸化膜３０５を順次形成してＯＮＯ膜３２１を形成する。
次に、図８（ａ）に示すように、フォトレジスト３０６Ｂをマスクとして用いて、論理回路部にイオン注入を行うことにより論理回路部に設けるトランジスタのウェル形成及びしきい値電圧の調整を行う。
論理回路部におけるトランジスタのウェルを形成するためのイオン注入は、例えば注入電圧が３００ｋｅＶで密度が１×１０13ｃｍ-2の条件でボロンを注入することにより行う。また、しきい値電圧を制御するためのイオン注入は、例えば注入電圧が３０ｋｅＶで密度が５×１０12ｃｍ-2の条件でボロンを注入することにより行う。ウェル形成及びしきい値電圧の調整を行うイオン注入の際には、ＯＮＯ膜３２１を表面保護膜として用いる。
次に、図８（ｂ）に示すように、フォトレジスト３０６Ｃをマスクとして、論理回路部において、上部酸化膜３０５、シリコン窒化膜３０４及び下部酸化膜３０３を順次選択的に除去する。
次に、図９（ａ）に示すように論理回路部に厚さが１０ｎｍのＳｉＯ2からなるゲート絶縁膜３０９を形成し、続いて、図９（ｂ）に示すように論理回路部と不揮発性メモリ部との上に、論理回路部においてゲート電極となり不揮発性メモリ部においてコントロールゲートとなる厚さが２００ｎｍの多結晶シリコン膜３１６を形成する。次に、図１０（ａ）に示すようにフォトレジスト３０６Ｆをマスクとして、不揮発性メモリ部において多結晶シリコン膜３１６、ＯＮＯ膜３２１、多結晶シリコン膜３１５及びトンネル絶縁膜３１４をエッチングすることにより、フローティングゲートとコントロールゲートを備えた２重ゲート構造３２２を形成する。
続いて、図１０（ｂ）に示すようにフォトレジスト３０６Ｇをマスクとして、イオン注入を行うことにより不揮発性メモリ部のソース及びドレイン拡散層３１７を形成する。なお、イオン注入は、例えば不純物イオンとして砒素を用い、注入電圧が３０ｋｅＶで密度が３×１０15ｃｍ-2の条件で行えばよい。
次に、図１０（ｃ）に示すように適当なマスク（図示せず）を用いて、論理回路部において多結晶シリコン膜３１６及びゲート絶縁膜３０９を選択的にエッチングすることによりゲート電極３２３を形成する。
次に、図１１（ａ）に示すように、フォトレジスト３０６Ｈをマスクとしてイオン注入を行うことにより低濃度不純物拡散層３１２を形成する。続いて、図１１（ｂ）に示すようにゲート電極３２２及びゲート電極３２３のそれぞれにサイドウォール３１１を形成する。さらに、図１１（ｃ）に示すようにフォトレジスト３０６Ｉをマスクとして高濃度不純物拡散層３１３を形成することにより半導体記憶装置が完成する。
以上説明したように、本実施形態の半導体記憶装置の製造方法によれば、フローティングゲートを有する不揮発性メモリを混載した半導体記憶装置を製造する場合においても、素子分離領域を適切に保護することができる。このため、信頼性の高い半導体記憶装置が得られる。また、素子分離領域を保護するＯＮＯ膜には不揮発性メモリの容量膜と同一の膜を用いているため、工程を増やすことなく素子分離領域の保護を行うことができる。
さらに、ＯＮＯ膜１２１をイオン注入の際の保護膜として利用するため、イオン注入の工程を簡略化することもできる。
また、イオン注入が終わった後、論理回路部においてはＯＮＯ膜１２１を除去するため、素子分離領域に寄生トランジスタが形成されることはなく、素子分離特性が劣化することはない。さらに、最終的に得られる論理回路部における素子の構造は、通常の論理回路部を単独に形成する工程により得られたものと同一である。このため、不揮発性メモリを混載したデバイスを用いてデバッグを行った後、不揮発性メモリを混載していないデバイスを製品化する場合に、論理回路部の設計変更等をする必要がない。
なお、本実施形態においては、不揮発性メモリ部におけるトラップ膜及び論理回路部における保護膜としてＯＮＯ膜１２１を形成したが、シリコン窒化膜のみ又は下部酸化膜とシリコン窒化膜からなる積層膜としてもよい。またシリコン窒化膜に換えてシリコン酸窒化膜（ＳｉＯＮ）を用いてもよい。さらに、ＯＮＯ膜１２１は、半導体基板１０１の全面に形成しても、不揮発性メモリ部並びに論理回路部の素子分離領域１０２の上及びイオン注入を行う領域のみに形成してもよい。
また、本実施形態においては、論理回路部において、ウェルを形成するためのイオン注入としきい値電圧を制御するためのイオン注入とを同一のマスクを用いて行ったが、別々のマスクを用いてもかまわない。
（第４の実施形態）
図１２〜図１６は本発明の第４の実施形態に係る半導体記憶装置の製造方法の各工程における断面構造を示している。なお図１２〜図１６において左側の領域は不揮発性メモリ部を示し、右側の領域は論理回路部を示す。
図１２〜図１６は本発明の第４の実施形態に係る半導体記憶装置の製造方法の各工程における断面構造を示している。なお図１２〜図１６において左側の領域は不揮発性メモリ部を示し、右側の領域は論理回路部を示す。
まず、図１２（ａ）に示すように、シリコンからなる半導体基板３０１上の不揮発性メモリ部及び論理回路部にトレンチ溝を形成した後、トレンチ分離３０２を形成する。次に、図１２（ｂ）に示すように、半導体基板３０１上の全体に厚さが１０ｎｍのＳｉＯ2からなるトンネル絶縁膜３１４を形成し、不揮発性メモリ部においてフローティングゲートとなる厚さが２００ｎｍの多結晶シリコン膜３１５を形成する。
次に、図１２（ｃ）に示すようにフォトレジスト３０６Ａをマスクとして論理回路部において、多結晶シリコン膜３１５及びトンネル絶縁膜３１４を除去する。続いて、図１２（ｄ）に示すように厚さが７ｎｍのＳｉＯ2からなる下部酸化膜３０３、厚さが７ｎｍのＳｉＮからなるシリコン窒化膜３０４及び厚さが１２ｎｍのＳｉＯ2からなる上部酸化膜３０５を順次形成してＯＮＯ膜３２１を形成する。
次に、図１３（ａ）に示すように、フォトレジスト３０６Ｂをマスクとして用いて、論理回路部にイオン注入を行うことにより論理回路部に設けるトランジスタのウェル形成を行う。
ウェル形成を行った後、図１３（ｂ）に示すように、フォトレジスト３０６Ｃをマスクとしてエッチングを行い、論理回路部の上部酸化膜及び３０５シリコン窒化膜３０４を除去し、続いて、図１３（ｃ）に示すようにフォトレジスト３０６Ｄをマスクとして論理回路部にイオン注入を行うことによりしきい値電圧の調整を行う。
論理回路部におけるトランジスタのウェルを形成するためのイオン注入は、例えば注入電圧が３００ｋｅＶで密度が１×１０13ｃｍ-2の条件でボロンを注入することにより行う。また、しきい値電圧を制御するためのイオン注入は、例えば注入電圧が３０ｋｅＶで密度が５×１０12ｃｍ-2の条件でボロンを注入することにより行う。
ウェル形成を行うイオン注入の際には、上部酸化膜３０５、シリコン窒化膜３０４及び下部酸化膜３０３の３層からなるＯＮＯ膜３２１を表面保護膜として用い、しきい値電圧の調整を行うイオン注入の際には、下部酸化膜３０３のみを表面保護膜として用いる。
次に、図１３（ｄ）に示すように、フォトレジスト３０６Ｅをマスクとして、論理回路部において下部酸化膜３０３を選択的に除去する。
次に、図１４（ａ）に示すように論理回路部に厚さが１０ｎｍのＳｉＯ2からなるゲート絶縁膜３０９を形成し、続いて、図１４（ｂ）に示すように論理回路部と不揮発性メモリ部との上に、論理回路部においてゲート電極となり不揮発性メモリ部においてコントロールゲートとなる厚さが２００ｎｍの多結晶シリコン膜３１６を形成する。次に、図１５（ａ）に示すようにフォトレジスト３０６Ｆをマスクとして、不揮発性メモリ部において多結晶シリコン膜３１６、ＯＮＯ膜３２１、多結晶シリコン膜３１５及びトンネル絶縁膜３１４をエッチングすることにより、フローティングゲートとコントロールゲートを備えた２重ゲート構造３２２を形成する。
続いて、図１５（ｂ）に示すようにフォトレジスト３０６Ｇをマスクとして、イオン注入を行うことにより不揮発性メモリ部のソース及びドレイン拡散層３１７を形成する。なお、イオン注入は、例えば不純物イオンとして砒素を用い、注入電圧が３０ｋｅＶで密度が３×１０15ｃｍ-2の条件で行えばよい。
次に、図１５（ｃ）に示すように適当なマスク（図示せず）を用いて、論理回路部において多結晶シリコン膜３１６及びゲート絶縁膜３０９を選択的にエッチングすることによりゲート電極３２３を形成する。
次に、図１６（ａ）に示すように、フォトレジスト３０６Ｈをマスクとしてイオン注入を行うことにより低濃度不純物拡散層３１２を形成する。続いて、図１６（ｂ）に示すようにゲート電極３２２及びゲート電極３２３のそれぞれにサイドウォール３１１を形成する。さらに、図１６（ｃ）に示すようにフォトレジスト３０６Ｉをマスクとして高濃度不純物拡散層３１３を形成することにより半導体記憶装置が完成する。
以上説明したように、本実施形態の半導体記憶装置の製造方法によれば、フローティングゲートを有する不揮発性メモリを混載した半導体記憶装置を製造する場合においても、素子分離領域を適切に保護することができる。このため、信頼性の高い半導体記憶装置が得られる。また、素子分離領域を保護するＯＮＯ膜には不揮発性メモリの容量膜と同一の膜を用いているため、工程を増やすことなく素子分離領域の保護を行うことができる。
さらに、本実施形態においては、ウェル形成の際には上部酸化膜、シリコン窒化膜及び下部酸化膜の３層からなるＯＮＯ膜を表面保護膜として用い、しきい値電圧の調整を行うイオン注入の際には、下部酸化膜のみを表面保護膜として用いる。しきい値電圧の調整は、素子の微細化のためにはできるだけ半導体基板の浅い位置にイオン注入を行う必要がある。本実施形態においては、上部酸化膜及びシリコン窒化膜を除去して、薄い表面保護膜を介してイオン注入を行うため、より浅い位置へのイオン注入を容易に行うことが可能となり、素子の微細化が容易に可能となる。
また、イオン注入が終わった後、論理回路部においてはＯＮＯ膜１２１を除去するため、素子分離領域に寄生トランジスタが形成されることはなく、素子分離特性が劣化することはない。さらに、最終的に得られる論理回路部における素子の構造は、通常の論理回路部を単独に形成する工程により得られたものと同一である。このため、不揮発性メモリを混載したデバイスを用いてデバッグを行った後、不揮発性メモリを混載していないデバイスを製品化する場合に、論理回路部の設計変更等をする必要がない。
なお、本実施形態においては、不揮発性メモリ部におけるトラップ膜及び論理回路部における保護膜としてＯＮＯ膜１２１を形成したが、シリコン窒化膜のみ又は下部酸化膜とシリコン窒化膜からなる積層膜としてもよい。またシリコン窒化膜に換えてシリコン酸窒化膜（ＳｉＯＮ）を用いてもよい。さらに、ＯＮＯ膜１２１は、半導体基板１０１の全面に形成しても、不揮発性メモリ部並びに論理回路部の素子分離領域１０２の上及びイオン注入を行う領域のみに形成してもよい。
また、本実施形態においては、論理回路部において、ウェルを形成するためのイオン注入としきい値電圧を制御するためのイオン注入とを同一のマスクを用いて行ったが、別々のマスクを用いてもかまわない。
（第５の実施形態）
図１７は、本発明に係る半導体記憶装置の製造方法により製造された半導体記憶装置のゲート絶縁膜の総破壊電荷量（Ｑｂｄ）をワイブルプロットした結果を示している。なお、測定に用いた半導体記憶装置は、第１の実施形態において示した方法により製造し、比較のための従来の半導体記憶装置としては、論理回路部にＯＮＯ膜を設けずに製造した半導体記憶装置を用いた。ただし、いずれもゲート絶縁膜の膜厚は１５ｎｍとしている。また、測定に用いた半導体記憶装置のトランジスタアレイの合計面積は０．０４ｃｍ2であり、測定の際の印加電流は−１００ｍＡ／ｃｍ2とした。
図１７は、本発明に係る半導体記憶装置の製造方法により製造された半導体記憶装置のゲート絶縁膜の総破壊電荷量（Ｑｂｄ）をワイブルプロットした結果を示している。なお、測定に用いた半導体記憶装置は、第１の実施形態において示した方法により製造し、比較のための従来の半導体記憶装置としては、論理回路部にＯＮＯ膜を設けずに製造した半導体記憶装置を用いた。ただし、いずれもゲート絶縁膜の膜厚は１５ｎｍとしている。また、測定に用いた半導体記憶装置のトランジスタアレイの合計面積は０．０４ｃｍ2であり、測定の際の印加電流は−１００ｍＡ／ｃｍ2とした。
図１７に示すように、論理回路部にＯＮＯ膜を設けず素子分離領域を保護しない従来法により製造した半導体記憶装置においては、Ｑｂｄの値が約１Ｃ／ｃｍ2から３０Ｃ／ｃｍ2までの範囲で大きくばらついている。一方、ＯＮＯ膜により素子分離領域を保護する本発明の製造方法により製造した半導体記憶装置においては、Ｑｂｄの値が約５０Ｃ／ｃｍ2と従来法の半導体記憶装置より高い値を示している。また、分布の範囲も狭く高性能で信頼性の高いゲート酸化膜が得られている。
これは、従来法により製造した半導体記憶装置においては、不揮発性メモリ部の形成の際に素子分離領域が保護されていないため、素子分離領域であるトレンチ溝に埋め込まれた絶縁膜が膜減りをしたことによる。図１８に示すように絶縁膜が膜減りした結果、絶縁膜の上端が半導体基板の表面より下側に位置することになり、トレンチ溝の端部に電界が集中するので、ゲート酸化膜の信頼性が低下する。
一方、本発明の製造方法により製造した半導体記憶装置においては、ＯＮＯ膜により素子分離領域が保護されているため、素子分離領域における膜減りがほとんどないので、電界集中は発生しない。従って、本発明の半導体記憶装置の製造方法によれば高性能で信頼性の高い半導体記憶装置が得られる。
本発明の半導体記憶装置の製造方法は、素子分離領域に残存する保護膜により生じる論理回路部の特性の劣化を防止し、製造工程を複雑化することなく信頼性が高い半導体記憶装置を製造できるため、論理回路部と不揮発性メモリ部が混在する半導体装置の製造方法等として有用である。
１０１ 半導体基板
１０２ 素子分離領域
１０３ 下部酸化膜
１０４ シリコン窒化膜
１０５ 上部酸化膜
１０６Ａ フォトレジスト
１０６Ｂ フォトレジスト
１０６Ｃ フォトレジスト
１０６Ｄ フォトレジスト
１０６Ｅ フォトレジスト
１０７ ｎ型不純物拡散層
１０８ 拡散層上絶縁膜
１０９ ゲート絶縁膜
１１１ サイドウォール
１１２ 低濃度拡散層
１１３ 高濃度拡散層
１２１ ＯＮＯ膜
３０１ 半導体基板
３０２ 素子分離領域
３０３ 下部酸化膜
３０４ シリコン窒化膜
３０５ 上部酸化膜
３０６Ａ フォトレジスト
３０６Ｂ フォトレジスト
３０６Ｃ フォトレジスト
３０６Ｄ フォトレジスト
３０６Ｅ フォトレジスト
３０６Ｆ フォトレジスト
３０６Ｇ フォトレジスト
３０６Ｈ フォトレジスト
３０６Ｉ フォトレジスト
３０９ ゲート絶縁膜
３１１ サイドウォール
３１２ 低濃度拡散層
３１３ 高濃度拡散層
３１４ トンネル絶縁膜
３１５ 多結晶シリコン膜
３１６ 多結晶シリコン膜
３１７ ソース及びドレイン拡散層
３２１ ＯＮＯ膜
３２２ ２重ゲート構造
３２３ ゲート電極
１０２ 素子分離領域
１０３ 下部酸化膜
１０４ シリコン窒化膜
１０５ 上部酸化膜
１０６Ａ フォトレジスト
１０６Ｂ フォトレジスト
１０６Ｃ フォトレジスト
１０６Ｄ フォトレジスト
１０６Ｅ フォトレジスト
１０７ ｎ型不純物拡散層
１０８ 拡散層上絶縁膜
１０９ ゲート絶縁膜
１１１ サイドウォール
１１２ 低濃度拡散層
１１３ 高濃度拡散層
１２１ ＯＮＯ膜
３０１ 半導体基板
３０２ 素子分離領域
３０３ 下部酸化膜
３０４ シリコン窒化膜
３０５ 上部酸化膜
３０６Ａ フォトレジスト
３０６Ｂ フォトレジスト
３０６Ｃ フォトレジスト
３０６Ｄ フォトレジスト
３０６Ｅ フォトレジスト
３０６Ｆ フォトレジスト
３０６Ｇ フォトレジスト
３０６Ｈ フォトレジスト
３０６Ｉ フォトレジスト
３０９ ゲート絶縁膜
３１１ サイドウォール
３１２ 低濃度拡散層
３１３ 高濃度拡散層
３１４ トンネル絶縁膜
３１５ 多結晶シリコン膜
３１６ 多結晶シリコン膜
３１７ ソース及びドレイン拡散層
３２１ ＯＮＯ膜
３２２ ２重ゲート構造
３２３ ゲート電極
Claims (10)
- 半導体基板の上に論理回路部と不揮発性メモリ部とが設けられた半導体記憶装置の製造方法であって、
前記半導体基板にトレンチ溝を形成し、形成した前記トレンチ溝に絶縁膜を埋め込むことにより、素子分離領域を形成する工程と、
前記半導体基板における前記論理回路部及び前記不揮発性メモリ部の上に絶縁性材料からなる保護膜を形成する工程と、
前記半導体基板における前記論理回路部の所定の領域に不純物イオンを選択的に導入する工程と、
前記論理回路部の上に形成した保護膜を除去する工程とを備え、
前記不純物イオンを導入する工程は、前記保護膜を除去する工程よりも前に行うことを特徴とする半導体記憶装置の製造方法。 - 前記保護膜は、前記不揮発性メモリ部において電荷を蓄積するトラップ膜として機能することを特徴とする請求項１に記載の半導体記憶装置の製造方法。
- 前記素子分離領域を形成する工程よりも後で且つ前記保護膜を形成する工程よりも前に、前記半導体基板における前記不揮発性メモリ部の上に第１の導電性膜を形成する工程と、
前記保護膜を形成する工程よりも後に、前記保護膜の上に第２の導電性膜を形成する工程とをさらに備え、
前記保護膜は、前記第１の導電性膜と第２の導電性膜との間を絶縁する絶縁膜として機能することを特徴とする請求項１に記載の半導体記憶装置の製造方法。 - 前記保護膜は、前記トレンチ溝に埋め込まれた前記絶縁膜と比べてフッ化水素酸に対するエッチングレートが低い材料からなることを特徴とする請求項１から３のいずれか１項に記載の半導体記憶装置の製造方法。
- 前記保護膜は、前記トレンチ溝に埋め込まれた前記絶縁膜と比べてアンモニア水と過酸化水素水との混合溶液に対するエッチングレートが低い材料からなることを特徴とする請求項１から３のいずれか１項に記載の半導体記憶装置の製造方法。
- 前記保護膜は、シリコン窒化膜又はシリコン酸窒化膜の単層であることを特徴とする請求項１から３のいずれか１項に記載の半導体記憶装置の製造方法。
- 前記保護膜は、シリコン窒化膜又はシリコン酸窒化膜を含む複数の絶縁膜からなる積層膜であることを特徴とする請求項１から３のいずれか１項に記載の半導体記憶装置の製造方法。
- 前記積層膜は、シリコン酸化膜と、シリコン窒化膜又はシリコン酸窒化膜と、シリコン酸化膜とが順次積層されて構成されていることを特徴とする請求項７に記載の半導体記憶装置の製造方法。
- 前記不純物を導入する工程は、ウェルを形成する第１の不純物導入工程と、しきい値電圧を制御する第２の不純物導入工程とを含み、
前記第２の不純物導入工程よりも前に、前記複数の絶縁膜のうちの少なくとも１つを選択的に除去する工程を有していることを特徴とする請求項７又は８に記載の半導体記憶装置の製造方法。 - 前記保護膜を選択的に除去する工程よりも後に、
前記論理回路部及び不揮発性メモリ部の上に導電性材料を形成する工程と、
前記導電性材料を選択的にエッチングすることにより前記論理回路部及び前記不揮発性メモリ部にゲート電極を形成する工程とをさらに備えていることを特徴とする請求項１から９のいずれか１項に記載の半導体記憶装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004222977A JP4117272B2 (ja) | 2003-10-20 | 2004-07-30 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003359641 | 2003-10-20 | ||
| JP2004222977A JP4117272B2 (ja) | 2003-10-20 | 2004-07-30 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005150687A true JP2005150687A (ja) | 2005-06-09 |
| JP4117272B2 JP4117272B2 (ja) | 2008-07-16 |
Family
ID=34703015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004222977A Expired - Fee Related JP4117272B2 (ja) | 2003-10-20 | 2004-07-30 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4117272B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008042170A (ja) * | 2006-08-07 | 2008-02-21 | Samsung Electronics Co Ltd | 非揮発性メモリ素子及びその製造方法 |
| US7799645B2 (en) | 2007-09-17 | 2010-09-21 | Samsung Electronics Co., Ltd | Semiconductor device and method of manufacturing the same |
| JP2012004403A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Semiconductor Ltd | 半導体素子の製造方法、半導体メモリの製造方法、及び半導体素子 |
| JP2015099892A (ja) * | 2013-11-20 | 2015-05-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2004
- 2004-07-30 JP JP2004222977A patent/JP4117272B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008042170A (ja) * | 2006-08-07 | 2008-02-21 | Samsung Electronics Co Ltd | 非揮発性メモリ素子及びその製造方法 |
| US7799645B2 (en) | 2007-09-17 | 2010-09-21 | Samsung Electronics Co., Ltd | Semiconductor device and method of manufacturing the same |
| JP2012004403A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Semiconductor Ltd | 半導体素子の製造方法、半導体メモリの製造方法、及び半導体素子 |
| JP2015099892A (ja) * | 2013-11-20 | 2015-05-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4117272B2 (ja) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7767522B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US6750525B2 (en) | Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure | |
| JP4850174B2 (ja) | 半導体装置及びその製造方法 | |
| US7268042B2 (en) | Nonvolatile semiconductor memory and making method thereof | |
| KR100642898B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조방법 | |
| US20160035739A1 (en) | Semiconductor device and a manufacturing method thereof | |
| US20120108022A1 (en) | Semiconductor device including a p-channel type mos transmitter | |
| JP2006344746A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2005244086A (ja) | 半導体装置及びその製造方法 | |
| KR100766233B1 (ko) | 플래쉬 메모리 소자 및 그의 제조 방법 | |
| JP5047786B2 (ja) | 半導体装置の製造方法 | |
| JP2003332476A (ja) | 平坦しないゲート絶縁膜を具備する不揮発性メモリ装置及びその製造方法 | |
| JPH09116032A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20070126054A1 (en) | Nonvolatile memory devices having insulating spacer and manufacturing method thereof | |
| US9496275B2 (en) | Semiconductor memory device having lowered bit line resistance | |
| JP4117272B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2002141425A (ja) | フラッシュ・メモリセル性能を改良するための側壁プロセス | |
| US8034681B2 (en) | Method of forming flash memory device having inter-gate plug | |
| JP2007165361A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2012049455A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| US20070004122A1 (en) | Method for fabricating semiconductor memory device | |
| JP2006041101A (ja) | 半導体装置及びその製造方法 | |
| JP2007150068A (ja) | 半導体装置及びその製造方法 | |
| CN118019340A (en) | SONOS memory manufacturing method | |
| KR101001445B1 (ko) | 반도체 소자의 이온 주입 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4117272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |