JP2004056071A - 半導体素子の製造方法及びその素子 - Google Patents
半導体素子の製造方法及びその素子 Download PDFInfo
- Publication number
- JP2004056071A JP2004056071A JP2002368428A JP2002368428A JP2004056071A JP 2004056071 A JP2004056071 A JP 2004056071A JP 2002368428 A JP2002368428 A JP 2002368428A JP 2002368428 A JP2002368428 A JP 2002368428A JP 2004056071 A JP2004056071 A JP 2004056071A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- bit line
- charge storage
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Abstract
【解決手段】MONOS構造を二段積層する。半導体基板10上に、第1方向に配列された複数の下部ビットライン12と下部フィールド酸化膜14を形成して活性領域及び素子分離領域を定義し、活性領域上に第1電荷蓄積絶縁膜を形成し、第1方向と交差する第2方向に配列された複数のワードライン18を形成し、全体構造上に酸化膜22を蒸着して平坦化した後、ワードライン上部の酸化膜をエッチング除去し、第1電荷蓄積絶縁膜に相応するワードライン上に第2電荷蓄積絶縁膜を形成し、下部フィールド酸化膜に相応するワードライン上に上部フィールド酸化膜26を形成し、全体構造上にポリシリコンを蒸着してイオン注入を行って上部ビットラインと上部基板を形成し、上部フィールド酸化膜上で上部ビットラインを分離する。
【選択図】図8
Description
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係り、特に、不揮発性半導体記憶素子のMONOS/SONOS構造を有する半導体素子の製造方法に関する。
【0002】
【従来の技術】
現在、工程技術の側面からみて、不揮発性半導体メモリ技術(NVSM:Nonvolatile Semiconductor Memories)は、フローティングゲート系列と2種類以上の誘電膜が二重または三重に積層されるMIS(Metal Insulator Semiconductor)系列に大別される。
【0003】
フローティングゲート系列は、電位井戸(Potential Well)を用いて記憶特性を具現し、現在フラッシュEEPROM(Electrically Erasable Programmable Read Only Memory)として最も広く応用されているETOX(EPROM Tunnel Oxide)構造が代表的である。一方、MIS系列は、誘電膜バルク、誘電膜−誘電膜界面及び誘電膜−半導体界面に存在するトラップ(trap)を用いて記憶機能を行い、現在、フラッシュEEPROMとして主に応用されているMONOS(Metal−Oxide−Nitride−Oxide Semiconductor)またはSONOS(Semiconductor−Oxide−Nitride−Oxide Semiconductor)構造が代表的な例である。
【0004】
以下、添付図を参照して従来のMONOS/SONOS構造を有する半導体素子を説明する。
【0005】
図10は従来のMIS系列不揮発性半導体記憶素子のMONOS/SONOSメモリ素子の断面図である。図10に示すように、P型半導体基板101上の一定の領域に第1酸化膜102、窒化膜103、第2酸化膜104、ゲート電極105が順次積層され、前記積層された構造体の両側の半導体基板101の表面内にはソース領域106とドレイン領域107が形成されている。ここで、前記第1酸化膜102はトンネリング酸化膜として用いられ、第2酸化膜104はブロッキング酸化膜として用いられる。
【0006】
このような半導体素子の製造方法は、半導体基板101上に第1酸化膜102を形成し、前記第1酸化膜102上に窒化膜103と第2酸化膜104を順次形成してONO構造を形成する。次いで、前記ONO構造が形成された半導体基板101上に不純物のドープされたポリシリコンを形成し、フォト及びエッチング工程によってゲート電極105を形成する。そして、前記選択的に除去されたゲート電極105をマスクとしてN型不純物イオンを注入して半導体基板101の表面内にソース領域106とドレイン領域107を形成する。
【0007】
このような構造において、プログラミングはチャネルホットエレクトロンインジェクション(Channel Hot Electron Injection)方法を用いる。すなわち、ゲート電極105に十分大きい陽(+)の電圧を印加すると、半導体基板101から電子が半導体基板の真上の第1酸化膜102をトンネリングして窒化膜103に注入される。この際、窒化膜103上の第2酸化膜104は、窒化膜103に注入された電子がゲート電極105に漏洩されることを防止すると同時に、ゲート電極105から窒化膜103へ正孔が注入されることを防止する。このような意味で半導体基板101上の第1酸化膜102をトンネリング酸化膜と称し、前記窒化膜103上の第2酸化膜104をブロッキング酸化膜(blocking oxide)と称する。第1酸化膜102をトンネリングして窒化膜103に注入された電子は窒化膜バルクトラップ及び窒化膜の両側縁部の各界面トラップにトラッピング(trapping)され、しきい値電圧は増加する。
【0008】
一方、消去のためにはホットホールインジェクション(Hot Hole Injection)方式を用いるが、ゲート電極105に陰(−)の電圧を印加して、トラッピングされた電子を半導体基板101に放出させ、しきい値電圧をプログラムする前の値に減少させる。ここで、第1酸化膜102の厚さは、プログラム及び消去の側面では減少させるほど有利であるが、記憶維持特性の側面では増加させるほど有利である。
【0009】
このようなMONOS/SONOS構造を有する不揮発性メモリ素子は、それぞれ一つのセルに2ビットの情報を格納することができる。ところで、最近はメモリ半導体素子がコンピュータまたは携帯電話を含んだ各種情報処理装置に広範囲にわたって用いられており、大量の情報を記憶しなければならないので、一つのセルに2ビットの情報を格納する方式はメモリ素子の情報格納能力において問題になる。
【0010】
【発明が解決しようとする課題】
本発明の目的は、積層構造を用いて一つのセルに4ビットの情報を格納することにより、データ格納能力を向上させることが可能な半導体素子の製造方法を提供することにある。
【0011】
本発明の他の目的は、積層構造を用いて一つのセルに4ビットの情報を格納することにより、データ格納能力を向上させることが可能な半導体素子を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体素子の製造方法は、半導体基板上に、下部ビットラインを定義するマスクを用いたイオン注入を行って、第1方向に平行に配列された複数の下部ビットラインを形成する段階と、下部ビットラインが形成された領域の内部に下部フィールド酸化膜を形成して活性領域及び素子分離領域を定義する段階と、活性領域上に第1電荷蓄積絶縁膜を形成する段階と、下部ビットラインの第1方向に対して交差する第2方向に平行に配列された複数のワードラインを形成する段階と、下部ビットライン及びワードラインを含んだ半導体基板の全体構造上に酸化膜を蒸着し平坦化した後、ワードライン上部の酸化膜をエッチングして除去する段階と、第1電荷蓄積絶縁膜に相応するワードライン上に第2電荷蓄積絶縁膜を形成し、下部フィールド酸化膜に相応するワードライン上に上部フィールド酸化膜を形成する段階と、半導体基板の全体構造上にポリシリコンを蒸着し、ポリシリコン上に上部ビットラインを定義するマスクを用いたイオン注入を行って上部ビットラインを形成し、上部基板を定義するマスクを用いたイオン注入によって上部基板を形成する段階と、上部フィールド酸化膜上に形成された上部ビットラインの所定の部分を除去して上部ビットラインを分離する段階とを含むことが好ましい。
【0013】
前記他の目的を達成するために、本発明に係る半導体素子は、半導体基板上に第1方向に平行に配列された複数の下部ビットラインと、下部ビットライン内に形成され、活性領域及び素子分離領域を定義する下部フィールド酸化膜と、活性領域上に形成され、酸化膜上に窒化膜と酸化膜を順次積層した構造を有する第1電荷蓄積絶縁膜と、下部ビットラインの第1方向に対して交差する第2方向に平行に配列された複数のワードラインと、第1電荷蓄積絶縁膜に対応するワードライン上に形成され、酸化膜上に窒化膜と酸化膜を順次積層した構造を有する第2電荷蓄積絶縁膜と、下部フィールド酸化膜に対応するワードライン上に形成される上部フィールド酸化膜と、下部ビットラインに対応する上部フィールド酸化膜及び第2電荷蓄積絶縁膜上に第1方向に平行に配列された複数の上部ビットラインと、第2電荷蓄積絶縁膜上の複数の上部ビットラインの間に形成された上部基板とを備えることが好ましい。
【0014】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は当技術分野で通常の知識を有する者が本発明を十分理解し得るように提供されるもので、いろいろの形に変形することができ、本発明の範囲を限定するものではない。
【0015】
図1ないし図8は本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【0016】
まず、図1を参照すると、半導体基板10上にビットライン12を形成する。
これはビットラインのそれぞれに対応する開口部を有するマスクとなるフォトレジストパターンを形成し、前記フォトレジストパターンの開口部を介してイオン注入を行うことによりなされる。イオン注入は砒素Asなどを用いて実施することができる。したがって、前記基板内にはビットラインに対応したn型拡散領域が多数、平行に形成される。
【0017】
図2を参照すると、所定のアイソレーション(Isolation)工程を用いてビットライン拡散領域12の内部に(素子分離領域となる)下部フィールド酸化膜14を形成する。次に、しきい値電圧イオン注入工程(Vtadjust Implantation)を行って不純物領域(図示せず)を形成する。
【0018】
図3を参照すると、活性領域上に第1電荷蓄積絶縁膜となる第1ONO膜16を形成する。より具体的には、活性領域において露出された基板上に酸化膜を形成し、前記酸化膜上に窒化膜を形成し、前記窒化膜上に再び酸化膜を形成して酸化膜−窒化膜−酸化膜の構造を有するONO膜を形成する。この際、酸化膜及び窒化膜は化学気相蒸着法CVDなどを用いて形成することができる。
【0019】
その後、図4(a)を参照すると、ビットライン12が延長している方向にワードライン18を形成する。ワードライン18は所定のマスクを用いてポリシリコンで形成する。図4(b)は半導体基板10上にビットライン12及びワードライン18が形成された形態を示す半導体素子の平面図である。ビットラインBLi−1、BLi、BLi+1)とワードライン(WLi、WLi+1)が互いに直交しながら多数配列されていることが分かる。結局、図4(b)のX−X′部分に沿った断面図が図4(a)である。また、図4(b)のY−Y′部分に沿った断面図が図4(c)であり、半導体基板上10にビットライン12及び下部フィールド酸化膜14が形成されており、その上部にビットライン12と直交する方向にワードライン18が多数形成されていることが分かる。
【0020】
次に、ワードライン及びビットラインを含んだ半導体基板の全体構造上に酸化膜を蒸着し、化学機械的研磨(Chemical mechanical polishing;CMP)工程を用いて平坦化する。この際、酸化膜は7000Å以下の厚さに形成することが好ましい。その後、所定のマスクを用いたエッチング工程によってワードラインの上部にある酸化膜を除去する。したがって、図5を参照すると、それぞれのワードライン18の間に酸化膜20が形成されている構造になる。ここで、図5は酸化膜20を形成した後、図4(b)のY−Y′部分を切断した断面図である。
【0021】
図6を参照すると、第2電荷蓄積絶縁膜となる第2ONO膜を形成するために、半導体基板10の全体構造上に第1酸化膜22を蒸着した後、第1酸化膜22上に窒化膜24を蒸着する。この際、第1酸化膜22は50Å以下の厚さに形成し、室化膜24は60Å以下の厚さに形成することが好ましい。窒化膜を蒸着した後、第1電荷蓄積絶縁膜となる第1ONO膜16が形成された領域を除いた全ての部分を開放するフォトレジストパターンを用いて、第2電荷蓄積絶縁膜となる第2ONO膜が形成される領域を除いた全ての部分の窒化膜を除去する。
【0022】
図7を参照すると、全体構造上に酸化膜を蒸着し、所定のマスクを用いたエッチング工程によって、ビットライン12の下部フィールド酸化膜14に対応する上部フィールド酸化膜26を形成する。その後、フォトレジストパターン形成の誤差(ミスアライン)によってワードライン上の酸化膜が除去できるので、これを防止するために酸化膜を蒸着し、スペーサ(図示せず)を形成する。この際、酸化膜は500Å以下の厚さに蒸着することが好ましい。
【0023】
図8を参照すると、半導体基板10の全体構造上に50Å以下の厚さに第2酸化膜28を蒸着する。これにより、第2ONO膜22、24及び28の形成が完了する。
【0024】
次いで、半導体基板10の全体構造上にポリシリコンを蒸着する。その後、所定のマスクを用いたイオン注入を行って、ビットラインとして用いられるN+領域30と基板として用いられるP+領域32を定義する。次に、所定のマスクを用いたエッチング工程を行って、上部フィールド酸化膜26上に形成されたN+領域を所定の部分除去して各ビットライン30を分離する。
【0025】
次に、前記製造方法で形成された半導体素子の動作を図9に基づいて説明する。図9は本発明の一実施例に係る積層構造を有する半導体素子の動作を説明するための素子の断面図である。第1ないし第4ビットライン90、91、92及び93、共通ワードライン94、第1及び第2ONO膜95及び96、下部基板97及び上部基板98、下部フィールド酸化膜99及び上部フィールド酸化膜100からなる。ここで、第1ビットライン90は第1ソースとして用いられ、第2ビットライン91は第1ドレインとして用いられる。また、第3ビットライン92は第2ソースとして用いられ、第4ビットライン93は第2ドレインとして用いられる。共通ゲートとして用いられるワードライン94は上部及び下部構造が共通として使用し、電子をトラッピングするためのONO膜95及び96は上部及び下部構造に形成されている。
【0026】
まず、上部のプログラム過程について説明する。プログラムを行うために、第1ソース90は接地され、第1ドレイン91には大きい正電圧+Vw1が、また共通ゲート94には大きい正電圧+Vg1がそれぞれ印加される。その結果、チャネル領域の第1ドレイン91において電子の加速によってチャネル内にホットエレクトロンが発生し、このようにして形成されたホットエレクトロンが第1ONO膜95内に注入される。注入されたホットエレクトロンは、第1ONO膜95内で第1ドレイン91近傍の部分に保管維持される。第1ドレイン91と第1ソース90に印加される駆動電圧を変えて印加することにより、同一のホットエレクトロンの注入を第1ONO膜95の第1ソース90近傍において行うことも可能である。したがって、第1ONO膜95を有する下部トランジスタには、1セル2ビットプログラムが可能になる。同一の方法で第2ソース92、第2ドレイン93及び共通ゲート94にそれぞれ接地、+Vw2及び+Vg2を印加すると、第2ONO膜96にホットエレクトロンがトラッピングされて2ビット書き込みが可能になり、結局1セル4ビットプログラムが可能になる。
【0027】
次いで、プログラムされた情報を消去する際には、第1ドレイン91に大きい正電圧+Veを印加し、また共通ゲート94に大きい負電圧−Vg3を印加することにより、第1ドレイン91から第1ONO膜95へホールを注入し、第1ONO膜95内で第1ドレイン91近傍領域に蓄積されていた電子を消滅させる。電子が第1ONO膜95内の第1ソース90近傍領域に蓄積されている場合には、このようなホール注入を第1ソース90から行えばよい。また、第2ONO膜96に格納された情報を消去するときにも同一の方法で実施する。
【0028】
そして、第1ONO膜95の第1ドレイン91領域にプログラムされた情報を読み出す場合には、共通ゲート電極94に所定のゲート電圧Vg4を印加し、第1ドレイン91は接地し、第1ソース90に読み出し電圧Vrを印加する。その結果、第1ONO膜95の第1ドレイン91の近傍領域に電子が蓄積されていない場合には、半導体基板97内を第1ゲート電極94の真下に形成されたチャネルを介してキャリアが第1ドレイン91から第1ソース90へ流れることが可能である。逆に、第1ONO膜95の第1ドレイン91の近傍領域に電子が蓄積されている場合には、共通ゲート電極94の真下のチャネルが第1ドレイン91において遮断される。一方、第1ONO膜95の第1ソース90の近傍領域にプログラムされた情報を読み出す場合には、第1ソース90は接地し、第1ドレイン91には読み出し電圧Vrを印加して実施する。また、第2ONO膜96に格納された情報を読み出すときにも同一の方法で実施する。
【0029】
【発明の効果】
以上述べたように、本発明に係る半導体素子の製造方法は、MONOS/SONOS構造を有する半導体素子のセル上部にONO層及びビットラインを積層構造で形成するので、一つのセルに4ビットの情報を格納することにより、データ格納容量を増加させ、セルの密度を向上させて、結果としてメモリチップのサイズを減らすことができ、生産コストを減らすことができるという効果を奏する。
【0030】
以上、本発明の好適な実施例によって詳細に説明したが、本発明は、前記実施例に限定されるものではなく、本発明の技術的思想から外れない範囲内で、当分野で通常の知識を有する者によって様々な変形が可能である。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【図2】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【図3】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【図4】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【図5】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【図6】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【図7】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【図8】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図及び平面図である。
【図9】本発明の一実施例に係る積層構造を有する半導体素子の動作を説明するための素子の断面図である。
【図10】従来の技術に係るMONOS/SONOSメモリ素子の断面図である。
【符号の説明】
10…半導体基板
12…ビットライン(ビットライン拡散領域)
14…下部フィールド酸化膜
16…第1ONO膜
18…ワードライン
20…酸化膜
22…第1酸化膜
24…窒化膜
26…上部フィールド酸化膜
28…第2酸化膜
30…ビットライン
90、91、92及び93…第1ないし第4ビットライン
94…共通ワードライン
95及び96…第1及び第2ONO膜
97…下部基板
98…上部基板
99…下部フィールド酸化膜
100…上部フィールド酸化膜
Claims (7)
- (a)半導体基板上に下部ビットラインを定義するマスクを用いたイオン注入を行って、第1方向に平行に配列された複数の下部ビットラインを形成する段階と、
(b)前記下部ビットラインが形成された領域の内部に下部フィールド酸化膜を形成して活性領域及び素子分離領域を定義する段階と、
(c)前記活性領域上部に第1電荷蓄積絶縁膜を形成する段階と、
(d)前記下部ビットラインの第1方向に対して交差する第2方向に平行に配列された複数のワードラインを形成する段階と、
(e)前記下部ビットライン及びワードラインを含んだ前記半導体基板の全体構造上に酸化膜を蒸着し平坦化した後、前記ワードライン上の酸化膜をエッチングして除去する段階と、
(f)前記第1電荷蓄積絶縁膜に相応する前記ワードライン上に第2電荷蓄積絶縁膜を形成し、前記下部フィールド酸化膜に相応する前記ワードライン上に上部フィールド酸化膜を形成する段階と、
(g)前記半導体基板の全体構造上にポリシリコンを蒸着し、該ポリシリコンに上部ビットラインを定義するマスクを用いたイオン注入によって上部ビットラインを形成し、上部基板を定義するマスクを用いたイオン注入を行って上部基板を形成する段階と、
(h)前記上部フィールド酸化膜上に形成された前記上部ビットラインの所定の部分を除去して前記上部ビットラインを分離する段階とを含むことを特徴とする半導体素子の製造方法。 - 前記(c)段階は、
前記活性領域上に第1酸化膜を形成する段階と、
前記第1酸化膜上に窒化膜を形成する段階と、
前記窒化膜上に第2酸化膜を形成する段階とを含んでなることを特徴とする請求項1記載の半導体素子の製造方法。 - 前記(e)段階の前記酸化膜は、7000Å以下の厚さに形成することを特徴とする請求項1記載の半導体素子の製造方法。
- 前記(f)段階は、
前記半導体基板の全体構造上に第1酸化膜及び窒化膜を順次蒸着する段階と、前記第1電荷蓄積絶縁膜が形成された部分を除いた全ての部分の前記窒化膜を除去する段階と、
前記半導体基板の全体構造上に酸化膜を蒸着しエッチングして、前記下部フィールド酸化膜に対応する上部フィールド酸化膜を形成する段階と、
前記半導体基板の全体構造上に第2酸化膜を蒸着する段階とを含むことを特徴とする請求項1記載の半導体素子の製造方法。 - 前記第1酸化膜は、50Å以下の厚さに形成し、前記窒化膜は60Å以下の厚さに形成し、前記第2酸化膜は50Å以下の厚さに形成することを特徴とする請求項4記載の半導体素子の製造方法。
- 半導体基板上に第1方向に平行に配列された複数の下部ビットラインと、
前記下部ビットライン内に形成され、活性領域及び素子分離領域を定義する下部フィールド酸化膜と、
前記活性領域上に形成され、酸化膜上に窒化膜と酸化膜を順次積層した構造を有する第1電荷蓄積絶縁膜と、
前記下部ビットラインの前記第1方向に対して交差する第2方向に平行に配列された複数のワードラインと、
前記第1電荷蓄積絶縁膜に対応する前記ワードライン上に形成され、酸化膜上に窒化膜と酸化膜を順次積層した構造を有する第2電荷蓄積絶縁膜と、
前記下部ビットラインに対応するワードライン上に形成される上部フィールド酸化膜と、
前記下部ビットラインに対応する前記上部フィールド酸化膜及び第2電荷蓄積絶縁膜上に第1方向に平行に配列された複数の上部ビットラインと、
前記第2電荷蓄積絶縁膜上の複数の上部ビットライン間に形成された上部基板とを備えることを特徴とする半導体素子。 - 前記第2電荷蓄積絶縁膜の酸化膜は50Å以下の厚さに形成し、前記第2電荷蓄積絶縁膜の前記窒化膜は60Å以下の厚さに形成することを特徴とする請求項6記載の半導体素子。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0042164A KR100452037B1 (ko) | 2002-07-18 | 2002-07-18 | 반도체 소자의 제조방법 및 그 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004056071A true JP2004056071A (ja) | 2004-02-19 |
JP4443108B2 JP4443108B2 (ja) | 2010-03-31 |
Family
ID=30439339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002368428A Expired - Fee Related JP4443108B2 (ja) | 2002-07-18 | 2002-12-19 | 半導体素子の製造方法及びその素子 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6830969B2 (ja) |
JP (1) | JP4443108B2 (ja) |
KR (1) | KR100452037B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008004934A (ja) * | 2006-06-22 | 2008-01-10 | Macronix Internatl Co Ltd | 積層型不揮発性メモリデバイスおよびその製造方法 |
JP2008098602A (ja) * | 2006-10-13 | 2008-04-24 | Macronix Internatl Co Ltd | 積層型薄膜トランジスタ型不揮発性メモリ装置、およびその製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4051175B2 (ja) * | 2000-11-17 | 2008-02-20 | スパンション エルエルシー | 不揮発性半導体メモリ装置および製造方法 |
KR100520681B1 (ko) * | 2002-12-23 | 2005-10-11 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
US7029976B1 (en) | 2005-01-21 | 2006-04-18 | Chartered Semiconductor Manufacturing. Ltd | Method for SONOS EFLASH integrated circuit |
US7091551B1 (en) * | 2005-04-13 | 2006-08-15 | International Business Machines Corporation | Four-bit FinFET NVRAM memory device |
KR100751680B1 (ko) * | 2006-09-29 | 2007-08-23 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 |
US8642441B1 (en) * | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
KR101087830B1 (ko) * | 2009-01-05 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 레이아웃 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088313B2 (ja) * | 1989-07-25 | 1996-01-29 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
US5151375A (en) * | 1990-06-13 | 1992-09-29 | Waferscale Integration, Inc. | EPROM virtual ground array |
JP2817500B2 (ja) * | 1992-02-07 | 1998-10-30 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US5385856A (en) * | 1993-12-02 | 1995-01-31 | United Microelectronics Corporation | Manufacture of the fieldless split-gate EPROM/Flash EPROM |
US5418175A (en) * | 1994-05-06 | 1995-05-23 | United Microelectronics Corporation | Process for flat-cell mask ROM integrated circuit |
JP2877103B2 (ja) * | 1996-10-21 | 1999-03-31 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US6144064A (en) * | 1996-12-24 | 2000-11-07 | Samsung Electronics Co., Ltd. | Split-gate EEPROM device having floating gate with double polysilicon layer |
KR100232200B1 (ko) * | 1997-05-26 | 1999-12-01 | 김영환 | 비휘발성 메모리 소자 및 제조 방법 |
JP3524793B2 (ja) * | 1998-03-17 | 2004-05-10 | 三洋電機株式会社 | 不揮発性半導体記憶装置とその製造方法 |
US6211074B1 (en) * | 1998-05-12 | 2001-04-03 | Advanced Micro Devices, Inc. | Methods and arrangements for reducing stress and preventing cracking in a silicide layer |
JP3430084B2 (ja) * | 1999-10-22 | 2003-07-28 | 富士通株式会社 | 不揮発性半導体記憶装置の製造方法 |
US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
KR100356468B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
JP3930256B2 (ja) * | 2001-02-07 | 2007-06-13 | スパンション エルエルシー | 半導体装置及びその製造方法 |
DE10110150A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
US6689658B2 (en) * | 2002-01-28 | 2004-02-10 | Silicon Based Technology Corp. | Methods of fabricating a stack-gate flash memory array |
US6677199B1 (en) * | 2002-07-02 | 2004-01-13 | Macronix International Co., Ltd. | Structure for preventing salicide bridging and method thereof |
-
2002
- 2002-07-18 KR KR10-2002-0042164A patent/KR100452037B1/ko not_active IP Right Cessation
- 2002-12-18 US US10/321,631 patent/US6830969B2/en not_active Expired - Fee Related
- 2002-12-19 JP JP2002368428A patent/JP4443108B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-02 US US10/882,325 patent/US7064370B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008004934A (ja) * | 2006-06-22 | 2008-01-10 | Macronix Internatl Co Ltd | 積層型不揮発性メモリデバイスおよびその製造方法 |
JP2008098602A (ja) * | 2006-10-13 | 2008-04-24 | Macronix Internatl Co Ltd | 積層型薄膜トランジスタ型不揮発性メモリ装置、およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7064370B2 (en) | 2006-06-20 |
KR100452037B1 (ko) | 2004-10-08 |
US20040266091A1 (en) | 2004-12-30 |
KR20040008525A (ko) | 2004-01-31 |
US6830969B2 (en) | 2004-12-14 |
US20040014289A1 (en) | 2004-01-22 |
JP4443108B2 (ja) | 2010-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7999295B2 (en) | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same | |
US7517757B2 (en) | Non-volatile memory device having dual gate and method of forming the same | |
US7238569B2 (en) | Formation method of an array source line in NAND flash memory | |
KR100634266B1 (ko) | 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법 | |
TWI408800B (zh) | 非揮發性記憶體單元及其製造方法 | |
US6818944B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
JP2004015051A (ja) | 不揮発性メモリセル、メモリ素子、及び不揮発性メモリセルの製造方法 | |
US7190021B2 (en) | Non-volatile memory device having improved programming and erasing characteristics and method of fabricating the same | |
US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
US20090098721A1 (en) | Method of fabricating a flash memory | |
US7563676B2 (en) | NOR-type flash memory cell array and method for manufacturing the same | |
US7741179B2 (en) | Method of manufacturing flash semiconductor device | |
JP2000286349A (ja) | 半導体装置およびその製造方法 | |
JP4443108B2 (ja) | 半導体素子の製造方法及びその素子 | |
US20080080249A1 (en) | Non-volatile memory, fabricating method and operating method thereof | |
US7227216B2 (en) | Mono gate memory device and fabricating method thereof | |
US7537992B2 (en) | Method for manufacturing flash memory device | |
JP2003078045A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
KR20060079693A (ko) | 2-비트 불휘발성 메모리 장치 및 이를 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |