TWI408800B - 非揮發性記憶體單元及其製造方法 - Google Patents

非揮發性記憶體單元及其製造方法 Download PDF

Info

Publication number
TWI408800B
TWI408800B TW098134425A TW98134425A TWI408800B TW I408800 B TWI408800 B TW I408800B TW 098134425 A TW098134425 A TW 098134425A TW 98134425 A TW98134425 A TW 98134425A TW I408800 B TWI408800 B TW I408800B
Authority
TW
Taiwan
Prior art keywords
volatile memory
region
floating gate
gate
substrate
Prior art date
Application number
TW098134425A
Other languages
English (en)
Other versions
TW201030945A (en
Inventor
Tae-Ho Choi
Jung-Hwan Lee
Heung-Gee Hong
Jeong-Ho Cho
Min-Wan Choo
Il-Seok Han
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW201030945A publication Critical patent/TW201030945A/zh
Application granted granted Critical
Publication of TWI408800B publication Critical patent/TWI408800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Description

非揮發性記憶體單元及其製造方法
本發明係關於一種非揮發性記憶體裝置及其製造方法，且特定言之，係關於一種非揮發性記憶體單元及其製造方法。
本發明主張2009年2月13日申請之韓國專利申請案第10-2009-0011908號之優先權，其全文以引用的方式併入本文中。
因為非揮發性記憶體裝置即使當關閉該裝置之電源時也保持儲存在記憶體單元中之資料，所以它被用於各種應用且其也越來越重要。作為代表性非揮發性記憶體裝置，一快閃記憶體裝置及一電可擦除可程式化唯讀記憶體(EEPROM)裝置是眾所周知的。
該非揮發性記憶體裝置之一單元(即，一非揮發性記憶體單元)可被分類為一分裂閘結構及一稱為電子穿隧氧化物(ETOX)之堆疊閘結構。該堆疊閘結構包含相繼堆疊一浮動閘及一控制閘的一堆疊結構。該分裂閘結構係由一浮動閘及一結構構成，該結構具有與該浮動閘重疊之一部分及沿著一基板之一表面水平放置之其他另一部分。
圖1說明一包含根據先前技術之該堆疊閘結構之非揮發性記憶體單元的橫截面圖。
參考圖1，該習知非揮發性記憶體單元包含一由一堆疊結構構成之閘。即，在一基板10之上相繼形成一隧道絕緣層12、一浮動閘14、一介電層16及一控制閘18。此外，在該基板10之與該控制閘18之兩側對準且暴露在該兩側之部分中形成一汲極區域20及一源極區域22。
該堆疊閘因其構造簡單及製造程序簡單而被廣泛使用。特別是，它在製造高密度產品時被廣泛使用。然而，該堆疊閘由於其構造簡單而在實施一複雜操作時可能產生若干個問題。為了解決該等問題，需要各種設計技術或測試技術。此外，需要一額外區域以將該等技術應用至該晶片構造。因此，在低密度產品中，該記憶體單元之小尺寸可能不再是一個優勢。
圖2說明一包含根據先前技術之該分裂閘結構之非揮發性記憶體單元的橫截面圖。
參考圖2，在該非揮發性記憶體單元中，在一介電層36上形成一控制閘38以與一浮動閘34之該頂部及一側壁部分重疊。在一基板30之上相繼形成一隧道絕緣層32及該浮動閘34。此外，一汲極區域40與該控制閘38之一側對準及一源極區域42與該浮動閘34之一側對準，其中在該基板30之暴露的部分中形成該汲極區域40及該源極區域42。
雖然該分裂閘因其大的單元尺寸而不適合高密度記憶體裝置，但是其因其操作可靠性之優點而被廣泛使用。例如，因為該分裂閘可防止過擦除，該過擦除是該堆疊結構之一個問題，所以它被用於該等低密度產品或嵌入式記憶體裝置中。該分裂閘能夠防止過擦除的原因是它可恒定地保持一記憶體單元之一臨限電壓。
如上所述，在該操作可靠性之一態樣中，該分裂閘顯示比該堆疊閘更優異的性能。然而，因為包含該分裂閘之一單元的尺寸很大，所以很難將該分裂閘應用至該高密度記憶體裝置。因此，需要提供一非揮發性記憶體單元，其藉由穩定地保證該操作可靠性且完成高整合度而適用於該高密度記憶體裝置，且藉由降低一驅動電壓而可操作於低電壓。
本發明之一實施例係針對提供一種能夠保證穩定的操作可靠性以及減少一單元尺寸之非揮發性記憶體單元及其製造方法。
本發明之另一實施例係針對提供一種能夠增加一耦合率且因此減少一驅動電壓之非揮發性記憶體單元及其製造方法。
本發明之其他目的及優點可藉由以下描述而理解，且參考本發明之該等實施例而變得顯而易見。此外，對於熟習本發明附屬之該技術的技術者顯而易見的是，本發明之該等目的及優點可藉由如申明之該等方法及其組合而實現。
根據本發明之一態樣，提供一非揮發性記憶體單元，其包含：一形成在一基板中之汲極區域；一形成在該基板中以與該汲極區域分隔之源極區域；一形成在該汲極區域與該源極區域之間之該基板之上之一浮動閘；一在形成該汲極區域的一方向上形成在該基板中之暈狀區域；一形成在該浮動閘之側壁上之介電層；及一形成在該介電層之上以與該浮動閘之至少一側壁重疊之控制閘。
根據本發明之另一態樣，提供一製造一非揮發性記憶體單元之方法，該方法包含：在一基板之上形成一浮動閘；在該浮動閘之上形成一硬遮罩；在該硬遮罩及該浮動閘之側壁上形成一介電層；在該介電層之上形成一控制閘以與該浮動閘之至少一側壁重疊；在該基板中形成一暈狀區域；在該基板之朝著該介電層之一側暴露的一部分中形成一汲極區域，其中該暈狀區域被形成在該基板之該部分中；及在該基板中形成一源極區域。
本發明之該等優點、特徵及態樣藉由參考附加圖式之該等實施例之以下描述將變得顯而易見，其係闡述於下文中。
參考該等圖式，所說明之層及區域的厚度被放大以易於解釋。當一第一層被稱為係在一第二層上或在一基板上時，其可意謂著該第一層直接形成於該第二層或該基板上，或其亦可意謂著在該第一層與該基板之間可能存在一第三層。此外，雖然它們出現在本發明之不同實施例或圖式中，但是相同或類似的參考數字表示相同或類似的組成元件。
在本發明之該描述中，術語「一側壁」是指一目標層之一左側壁或一右側壁，且術語「兩個側壁」是指該左側壁及該右側壁之全部。此外，術語「鄰近」是指該目標層在沒有直接與一特定層接觸的情況下與該特定層部分重疊，或該目標層之一部分直接與該特定層接觸。此外，術語「一側」是指該目標層之一左側或一右側，且術語「兩側」是指該左側及該右側之全部。
首先，將描述一非揮發性記憶體裝置之一記憶體單元陣列結構，該記憶體單元陣列結構包含根據本發明之實施例的非揮發性記憶體單元。圖3說明包含根據本發明之該等實施例之該等非揮發性記憶體單元之該記憶體單元陣列結構之一等效電路圖。
參考圖3，根據本發明之該非揮發性記憶體裝置之該記憶體單元陣列具有一NOR型結構，且因此包含在行方向上擴展之複數個字線WL及在列方向上擴展以垂直於該等字線WL之複數個位元線BL。此外，該記憶體單元陣列包含放置在該等字線WL及該等位元線BL彼此垂直的點之複數個非揮發性記憶體單元MC，及選擇性連接該等非揮發性記憶體單元MC之選擇電晶體ST及一共源極線CSL。該非揮發性記憶體單元MC包含一連接至該字線WL之控制閘、一連接至該位元線BL之汲極區域及一連接至該選擇電晶體ST之一汲極區域之源極區域。
參考具有以上該單元陣列結構之該非揮發性記憶體裝置之操作特性，該非揮發性記憶體單元之程式化操作係藉由一通道熱電子注入(CHEI)方法而執行，以及其擦除操作藉由一Fouler Nordheim穿隧方法而執行。
表1顯示根據各個操作之偏壓情況。
例如，在該程式化操作中，一選定字線WL被供應有大約9V且其相應位元線BL被供應有大約5V。一相應記憶體單元MC之一源極區域係藉由開啟該選擇電晶體ST而經由該共源極線CSL接地。一基板(即，一井區域)接地。根據該偏壓情況，產生在一通道區域中之熱載子(即，熱電子)被注入至該記憶體單元MC之一浮動閘且因此完成該程式化操作。
在該擦除操作中，該選定字線WL接地且該位元線BL接地或浮動。因此，該記憶體單元MC之該源極區域係藉由關閉該選擇電晶體ST而浮動。該基板被供應有一大約14V之高電壓。根據該偏壓情況，注入至該浮動閘之該等電子被出射至該基板且因此該浮動閘處於一電子空乏狀態。因此，完成該擦除操作。
一讀取操作為讀取出儲存在該記憶體單元MC中之資料的一操作。在該讀取操作中，該選定字線WL被供應有大約2.5V且該位元線BL被供應有大約1V。該記憶體單元MC之該源極區域係藉由開啟該選擇電晶體ST而經由該共源極線CSL接地。該基板保持其接地狀態。
若該記憶體單元MC處於一程式化狀態中，則該記憶體單元MC在沒有藉由供應至該字線WL之大約2.5V之該電壓而開啟的情況下保持其關閉狀態。因此，自該位元線BL供應之大約1V之該電壓沒有被放電至該共源極線CSL。同樣，若該記憶體單元MC處於一擦除狀態中，則該記憶體單元MC係藉由供應至該字線WL之大約2.5V之該電壓而開啟且因此自該位元線BL供應之大約1V之該電壓經由開啟之該記憶體單元MC被放電至該共源極線CSL。如上所述，有可能根據自該位元線BL供應之該電壓是否被放電而判斷該記憶體單元MC處於該程式化狀態或該擦除狀態中。
在下文中，將描述根據本發明之特定實施例之非揮發性記憶體單元。
圖4說明根據本發明之一第一實施例之一非揮發性記憶體單元的平面圖。圖5說明沿著圖4中所述之一線I-I'切開的一橫截面圖。儘管在圖4中所述之該控制閘124上也形成在圖5中所示之一控制閘124上形成之一矽化物層133，但是為了簡化解釋，它在圖4中不作說明。
參考圖4及5，根據本發明之該第一實施例之該非揮發性記憶體單元包含該控制閘124，其係形成在一介電層120上以覆蓋一浮動閘106之至少一側壁。較佳地，該控制閘124被形成在該介電層120上以覆蓋存在於該浮動閘106之一單軸平面上(例如，在圖4中之一Y軸方向上)之兩個側壁其中之一。此外，在形成一源極區域132的一方向上形成該控制閘124。
根據本發明之該第一實施例之該非揮發性記憶體單元進一步包含一暈狀區域129，其形成在一基板100中以與一汲極區域130接觸。該暈狀區域129經形成具有一不同於該汲極及源極區域130及132之導電類型的導電類型。該暈狀區域129在利用該CHEI方法之該單元之一程式化操作中增加在該汲極區域130與該暈狀區域129之間之一接面區域中之熱載子的產生，使得可改良該程式化操作的效率。換言之，在該汲極區域130與一井區域之間之一接面區域(即，一通道區域(未顯示))中產生該等熱載子，且因此在形成該暈狀區域129的情況下，該等熱載子額外地由該汲極區域130與該暈狀區域129之間之該接面區域產生。因此，有可能與額外產生該等熱載子一樣多地提高該程式化操作的效率。
根據本發明之該第一實施例之該非揮發性記憶體單元包含形成在該基板100中之該汲極區域130及該源極區域132，其中在該汲極區域130與該源極區域132之間放置該浮動閘106。該汲極區域130經形成以與該介電層120之不會形成該控制閘124的一較低部分接觸或與該較低部分對準，其中在該浮動閘106之兩個側壁上形成該介電層120。在形成該控制閘124的一方向上形成該源極區域132。此外，該源極區域132經形成以與該控制閘124分隔一特定距離。該汲極區域130及該源極區域132具有相同摻雜濃度及相同深度。
根據本發明之該第一實施例之該非揮發性記憶體單元進一步包含一輕摻雜汲極(LDD)區域128，其形成在該控制閘124與該源極區域132之間之該基板100的一部分中。該LDD區域128經形成具有比該汲極及源極區域130及132之摻雜濃度更低的摻雜濃度，且自該基板100之該上表面具有一小深度。僅在以該浮動閘106為基礎而形成該源極區域132的該方向上形成該LDD區域128。因此，根據本發明之該第一實施例之該非揮發性記憶體單元在以該浮動閘106為基礎之該Y軸方向上具有一非對稱結構，如圖5中所示。
如上所述，在根據本發明之該第一實施例之該非揮發性記憶體單元中，該LDD區域128經形成為具有該非對稱結構的原因是為了實現有利的操作特性。
圖6A至6C說明解釋根據本發明之該第一實施例之該非揮發性記憶體單元之該等操作特性的圖。在該程式化、擦除及讀取操作中之操作條件係與表1中所述之該等條件相同。
如圖6A至6C中所示，在根據本發明之該第一實施例之該非揮發性記憶體單元中，該程式化操作係藉由該CHEI方法而執行以及該擦除操作係藉由該Fouler Nordheim穿隧方法而執行。
根據該等操作特性，最好是根據本發明之該第一實施例之該非揮發性記憶體單元僅在以該浮動閘106為基礎而形成該源極區域132的該方向上形成該LDD區域128，使得該記憶體單元之該等接面區域具有該非對稱結構。
例如，將描述根據本發明之該第一實施例之該非揮發性記憶體單元具有一N通道的該情況。即，該汲極及源極區域130及132經形成具有一N+ 類型；該LDD區域128經形成具有一N- 類型；且該基板(即，該井區域(未顯示))經形成具有一P類型。
為了改良該程式化操作，應產生很多熱電子。為了增加該等熱電子之產生，該汲極區域130之摻雜濃度與該井區域之摻雜濃度之間的差應很大。因此，最好是在形成該汲極區域130的一方向上形成利用高濃度摻雜之一單接面結構而不是一緩變接面結構。在本文中，該緩變接面結構是指該接面區域在形成該控制閘124的該方向上形成有該LDD區域128及該源極區域132，如圖5中所示，且因此該接面區域之摻雜濃度逐漸增加。該緩變接面結構可藉由形成一漂移區域替代該LDD區域128而實施。即，有可能藉由在該漂移區域中形成該源極區域而實施該緩變接面結構。利用該漂移區域之該緩變接面結構可為本發明之另一實施例。
在形成該汲極區域130的該方向上形成該緩變接面區域的情況下，該N型摻雜濃度隨著靠近該井區域(即，該浮動閘106)而逐漸降低。因此，該等熱電子之產生在該汲極區域130及其鄰近區域中減少，且因此惡化該程式化操作。因此，最好是在沒有形成該LDD區域的情況下在形成該汲極區域130的該方向上形成該單接面結構，如圖5中所示。
同樣，最好是在藉由形成該LDD區域128而形成該源極區域132的該方向上形成該緩變接面結構。因此，在形成該源極區域132的該方向上形成該LDD區域128的情況下，有可能穩定地保證一通道長度。此外，因為該源極區域132扮演在該讀取操作中提供一電流流過的一路徑的角色，所以該緩變接面結構不會影響該程式化操作。
圖7及8說明對於在表1及圖6A至6C中所述之該等操作條件下之該脈衝應力的根據本發明之該第一實施例之該非揮發性記憶體單元之一程式化操作特性及一擦除操作特性。如圖7及8中所說明，根據本發明之該第一實施例之該非揮發性記憶體單元在執行該程式化操作及該擦除操作之後顯示一穩定的臨限電壓特性。
如圖5中所示，根據本發明之該第一實施例之該非揮發性記憶體單元包含形成在該浮動閘106之兩個側壁上之該介電層120。該介電層120可形成在該浮動閘106與該控制閘124之間，或不論該控制閘124而包圍該浮動閘106之該等側壁。該介電層120可包含交替堆疊一氧化物層及一氮化物層之一堆疊結構。例如，該介電層120包含一氧化物-氮化物-氧化物層。此外，該介電層120可由金屬氧化物形成，該金屬氧化物具有一比氧化矽層之介電常數更高的介電常數。例如，該金屬氧化物包含氧化鉿(HfO2 )、氧化鋁(Al2 O3 )、氧化鋯(ZrO2 )、氧化鉭(Ta2 O5 )等。
此外，根據本發明之該第一實施例之該非揮發性記憶體單元包含一閘絕緣層122，其形成在該控制閘124與該基板100之間以電氣隔離該控制閘124與該基板100。該閘絕緣層122經形成以具有一比形成在該浮動閘106之下之一隧道絕緣層104之厚度更大的厚度，使得在該程式化操作中不會發生該電子穿隧。
圖9A至9E說明一製造根據本發明之該第一實施例之該非揮發性記憶體單元之方法。
參考圖9A，在該基板100中形成該井區域(未顯示)。例如，該井區域係藉由利用一P型摻雜物而形成有一大約1×1011 至大約1×1013 個原子/平方公分之劑量，最好大約1×1012 個原子/平方公分。
之後，在該基板100中形成一隔離層102。該隔離層102係藉由執行一局部矽氧化(LOCOS)程序或一淺溝槽絕緣(STI)程序而形成。
在包含該隔離層102之該基板100之上形成一隧道絕緣層104。該隧道絕緣層104可包含一純氧化物層或一由下列具有一高介電常數之金屬氧化物層組成之群中選出的金屬氧化物層。此外，該隧道絕緣層104可由一氮氧化物層形成。該氮氧化物層可包含一氧化物層，該氧化物層在其中含有一特定數量的氮元素。該隧道絕緣層104可經形成以具有一小於100埃之厚度，最好在大約50埃至大約80埃之一範圍中。例如，在該隧道絕緣層104是由該純氧化物層形成的情況下，它可藉由執行一乾氧化程序、一濕氧化程序及一利用自由基離子之氧化程序其中之一而形成。
在該隧道絕緣層104上形成一對應於該浮動閘106之浮動閘層。該浮動閘層係利用一多晶矽層形成，該多晶矽層摻雜或未摻雜有雜質離子。該浮動閘層可經形成以具有一等於或大於1000埃之厚度，對於其耦合率而言，最好在大約1000埃至大約5000埃之一範圍中。例如，在該浮動閘層是由該摻雜之多晶矽層形成的情況下，其係藉由執行一利用SiH4 及PH3 氣體或Si2 H6 及PH3 氣體之低壓化學氣相沈積(LPCVD)程序而形成。另一方面，在該浮動閘層是由該未摻雜之多晶矽層形成的情況下，其係藉由執行利用一SiH4 氣體或一Si2 H6 氣體之該低壓化學氣相沈積程序且接著經由一離子植入程序摻雜雜質離子而形成。在本文中，執行該離子植入程序以形成該源極區域及該汲極區域。
接著，在該浮動閘層上形成一對應於一硬遮罩112的硬遮罩層。該硬遮罩112補償因隨後一用於界定該浮動閘106之蝕刻程序中用作一蝕刻遮罩之一光阻圖案之一厚度的不足而導致的蝕刻邊際，且作為一用於保護該浮動閘106的保護層。該硬遮罩112是由一氧化物層或一氮化物層形成，或可包含一氧化物層108及一氮化物層110之一堆疊結構，如圖9A中所述。
隨後，具有圖9A中所述之一輪廓的該浮動閘106係藉由相繼蝕刻該硬遮罩層、該浮動閘層及該隧道絕緣層104而形成。同時，該蝕刻程序係藉由利用一乾蝕刻程序而執行以形成一垂直輪廓。
參考圖9B，在該浮動閘106之兩個側壁上形成該介電層120。較佳地，該介電層120經形成以覆蓋該隧道絕緣層104、該硬遮罩112及該浮動閘106之兩個側壁。該介電層120可由交替堆疊一氧化物層及一氮化物層之一堆疊結構形成。例如，該介電層120係由相繼堆疊一氧化物層114、一氮化物層116及一氧化物層118之一堆疊結構形成。此外，該介電層120可由一具有一高介電常數之金屬氧化物層形成。該介電層120具有一大約50埃至大約300埃之厚度以保證一電氣特性。
參考圖9C，在該基板100之暴露在該介電層120之兩側的部分之上形成該閘絕緣層122。該閘絕緣層122可藉由一沈積程序或熱氧化程序而形成。該閘絕緣層122具有一比該隧道絕緣層104之厚度更大的厚度。
在該介電層120之兩個側壁上形成具有一間隔物形狀的該控制閘124。同時，該控制閘124之該底部係藉由該閘絕緣層122而與該基板100分隔。該控制閘124係藉由沿著包含該介電層120之該基板100之該整個表面沈積一導電層且在該沈積的導電層上執行一回蝕程序以暴露該硬遮罩112之該上表面而形成。在本文中，該導電層可由一過渡金屬層或一多晶矽層形成。
參考圖9D，在形成一光阻圖案126之後，該光阻圖案覆蓋將形成該源極區域的一區域且打開將藉由利用該浮動閘106作為一邊界而形成該汲極區域的一區域，該控制閘124之一暴露部分係藉由利用該光阻圖案126作為一蝕刻遮罩而去除。因此，去除對應於將形成該汲極區域的該區域之該控制閘124之該暴露部分且該控制閘124僅保留在對應於將形成該源極區域之該區域的一區域中。
參考圖9E，在該基板100之暴露在該控制閘124之一側的一部分中形成該LDD區域128。該LDD區域128經形成具有相對低濃度以自該基板100之該上表面具有一小深度。該LDD區域128經形成以具有與該源極及汲極區域之導電類型相同的導電類型。該LDD區域128形成在該浮動閘106之一側而不是對稱地形成在該浮動閘106之右及左側。即，以該浮動閘106為基礎而非對稱地形成該LDD區域128。例如，該LDD區域128經形成具有一大約1×1011 至大約1×1013 個原子/平方公分之劑量，最好大約1×1012 個原子/平方公分。
在形成該LDD區域128之前或之後，朝著將形成該汲極區域的該方向形成該暈狀區域129。該暈狀區域129經形成而具有比該井區域之濃度更高的濃度且具有與該井區域之導電類型相同的導電類型。因此，該汲極區域130之摻雜濃度與該暈狀區域129之摻雜濃度之間的差變得比該汲極區域130之摻雜濃度與該井區域之摻雜濃度之間的差更大，從而增加在該汲極區域130與該暈狀區域129之間之該接面區域的熱電子之產生。例如，該暈狀區域129係利用一P型摻雜物而形成有一大約1×1012 至大約1×1014 個原子/平方公分之劑量，最好大約1×1013 個原子/平方公分。同時，在一離子植入能量係在大約20KeV至大約30KeV之一範圍中且該傾斜度係在大約15度至大約60度之一範圍中的情況下執行形成該暈狀區域129之該程序。
之後，在該基板100之未被該介電層120覆蓋之一部分中形成該汲極區域130。形成該暈狀區域129及該汲極區域130之該離子植入程序可在沒有限制其執行順序的情況下而執行。即，可在圖9B中之形成該介電層120之該程序或圖9D中之選擇性去除朝著將形成該汲極區域的該方向形成之該控制閘124之後執行該離子植入程序。例如，該汲極區域130係利用一N型摻雜物而形成有一大約1×1014 至大約1×1015 個原子/平方公分之劑量。
隨後，在該介電層120及該控制閘124之側壁上形成一間隔物131。該間隔物131可包含一氧化物層、一氮化物層或該氧化物層及該氮化物層之一堆疊結構。該間隔物131係藉由執行一沈積程序且接著一回蝕程序而形成。在該回蝕程序之後，該硬遮罩112被暴露且該控制閘124之一部分也被暴露。
接著，在該基板100之在未被該間隔物131覆蓋的情況下暴露的一部分中形成該源極區域132。該源極區域132經形成具有較高濃度以具有一比該LDD區域128之深度更大的深度。此外，該源極區域132具有與該汲極區域130之導電類型相同的導電類型。該汲極區域130經形成以與該介電層120接觸，且該源極區域130經形成以與該控制閘124之一側分隔該特定距離。例如，該源極區域132係利用一N型摻雜物而形成有一大約1×1014 至大約1×1015 個原子/平方公分之劑量。
在形成該源極區域132之後，可在該控制閘124、該汲極區域130及該源極區域132之藉由一自行對準的矽化程序而暴露的部分中形成一矽化物層133。該矽化物層133扮演降低該控制閘124、該汲極區域130及該源極區域132之電阻率的角色。該矽化物層133係由一過渡金屬形成，如鈷(Co)及鈦(Ti)。
作為另一實例，圖10A至10E說明另一製造圖4及5中所述之根據本發明之該第一實施例之該非揮發性記憶體單元之方法。
參考圖10A，以與圖9A及9B中所述相同的方式形成該隧道絕緣層104、該浮動閘106、該硬遮罩112及該介電層120。
在形成該介電層120之後，如圖10B中所說明，在該基板100之暴露在該介電層120之兩側的一部分中形成該閘絕緣層122。該閘絕緣層122可藉由執行一沈積程序或一熱氧化程序而形成。在本文中，該沈積程序可藉由一化學氣相沈積(CVD)程序而執行以及該熱氧化程序可藉由一乾性程序或一濕性程序而執行。此外，該閘絕緣層122可具有一比該隧道絕緣層104之厚度更大的厚度，使得不會導致經由該閘絕緣層122之電子穿隧。較佳地，該閘絕緣層122之厚度係在大約100埃至大約300埃之一範圍中。
在包含該閘絕緣層122之該基板100的該整個表面上形成一導電層123。該導電層123可由一過渡金屬層或一多晶矽層形成。
參考圖10C，在該導電層123上形成一光阻圖案125以覆蓋包含將形成該源極區域的一區域之一區域且打開將藉由利用該浮動閘106作為一邊界而形成該汲極區域的一區域之後，該導電層123之一暴露部分係利用該光阻圖案125作為一蝕刻遮罩而去除，以僅將一導電圖案123A保留在將形成該源極區域的該區域中。在該程序中，形成在將形成該汲極區域的該區域中之該閘絕緣層122也被去除。
在形成該導電圖案123A之後，在該導電圖案123A上執行一回蝕程序使得僅保留該導電圖案123A，以在該介電層120之該側壁上形成具有一間隔物形狀之該控制閘124，如圖10D中所述。
隨後，如圖10E中所說明，在分別在該基板100之暴露在該控制閘124及該介電層120之一側的該等部分中形成該LDD區域128、該暈狀區域129及該汲極區域130之後，形成該間隔物131。接著，在該基板100之在未被該間隔物131覆蓋的情況下暴露之該部分中形成該源極區域132，以及在該汲極區域130、該源極區域132及該控制閘124之該等暴露部分上形成該矽化物層133。
同時，描述在藉由圖10E中之該回蝕程序形成該控制閘124之後形成該暈狀區域129及該汲極區域130。然而，在另一實例中，有可能在形成圖10C中之該導電圖案123A之後藉由利用一離子植入遮罩執行一離子植入程序而形成該光阻圖案125以縮短一遮罩程序。
圖11說明根據本發明之一第二實施例之一非揮發性記憶體單元的平面圖。圖12說明沿著圖11中所述之一線I-I'切開的一橫截面圖。儘管在圖11中所述之該控制閘224A上也形成在圖12中所示之一控制閘224A上形成之一矽化物層228，但是為了簡化解釋，在圖11中不作說明。
參考圖11及12，與本發明之該第一實施例不同，根據本發明之該第二實施例之該非揮發性記憶體單元包含該控制閘224A，其經形成以在一Y軸方向上與一浮動閘206之兩個側壁重疊。如本發明之該第一實施例中所述，若該控制閘經形成以在該Y軸方向上與該浮動閘之一側壁重疊，則有利於增加該裝置之一整合度，而限制增加一耦合率。因此，在本發明之該第二實施例中，該控制閘224A經形成以在該Y軸方向上與該浮動閘206之兩個側壁重疊以增加該耦合率。即，在圖11中所述之該平面圖中，該控制閘224A經形成以與該浮動閘206之該等側壁之全部重疊。
根據本發明之該第二實施例之該非揮發性記憶體單元進一步包含在該浮動閘206之兩側之一基板200中彼此分隔地形成之一汲極區域220及一源極區域227。該汲極區域220經形成以與該浮動閘206分隔一特定距離，且該汲極區域220之一部分與該控制閘224A重疊。該源極區域227形成在一漂移區域225中且與該控制閘224A分隔一特定距離。
此外，根據本發明之該第二實施例之該非揮發性記憶體單元包含該漂移區域225，其中該源極區域227經形成以實施一緩變接面區域。該漂移區域225經形成以穩定地保證該單元之一通道長度。因此，它經形成以具有一比具有低濃度之該源極區域227之深度更大的深度。同時，雖然未顯示，但是根據本發明之該第二實施例之該非揮發性記憶體單元可包含替代該第一實施例中之該漂移區域225的一LDD區域。
與在該第一實施例中一樣，根據本發明之該第二實施例之該非揮發性記憶體單元包含一暈狀區域219，其形成在該基板200中以鄰近於該汲極區域220。
此外，根據本發明之該第二實施例之該非揮發性記憶體單元包含一介電層218以覆蓋該浮動閘206之側壁。與在該第一實施例中一樣，該介電層218被形成在該浮動閘206與該控制閘224A之間。根據本發明之該第二實施例之該非揮發性記憶體單元額外地包含一形成在該介電層218與該控制閘224A之間的閘絕緣層222A。同時，該閘絕緣層222A經形成以擴展至該控制閘224A與該基板200之間的一空間。
圖13A至13D說明一製造根據本發明之該第二實施例之該非揮發性記憶體單元之方法。
參考圖13A，在以與圖9A中所述相同的方式在該基板200中形成一隔離層202之後，形成一隧道絕緣層204、該浮動閘206及一硬遮罩212。該硬遮罩212係由一氧化物層、一氮化物層或該氧化物層及該氮化物層之一堆疊結構形成。例如，該硬遮罩212係由一氧化物層208及一氮化物層210之一堆疊結構形成。
在沿著包含該硬遮罩212之該基板200之該上表面之一輪廓相繼沈積一氧化物層214及一氮化物層216之後，在該氧化物層214及該氮化物層216上執行一回蝕程序以在該浮動閘206之兩個側壁上形成具有一間隔物形狀之該介電層218。
在該基板200之暴露在該介電層218之一側的一部分中形成該暈狀區域219。在本文中，藉由利用一P型摻雜物執行具有一大約1×1012 至大約1×1014 個原子/平方公分之劑量(最好大約1×1013 個原子/平方公分)的一形成該暈狀區域219之離子植入程序。同時，在一離子植入能量係在大約20KeV至大約30KeV之一範圍中且該傾斜度係在大約15度至大約60度之一範圍中的情況下執行形成該暈狀區域219之該程序。
在該基板200之暴露在該介電層218之一側的一部分中形成該汲極區域220，使得該汲極區域220鄰近於該暈狀區域219。該汲極區域220經形成為具有高濃度且鄰近於該介電層218。例如，該汲極區域220係利用一N型摻雜物而形成有一大約1×1014 至大約1×1015 個原子/平方公分之劑量。
參考圖13B，在形成該汲極區域220之後，沿著該基板200之該上表面之一輪廓形成一閘絕緣層222。接著，在該閘絕緣層222上形成一導電層224。在本文中，該導電層224可由一過渡金屬層或一多晶矽層形成。
參考圖13C，藉由在該導電層224上執行一回蝕程序而在該閘絕緣層222之兩個側壁上形成具有該間隔物形狀之該控制閘224A。在該程序中，該閘絕緣層222也被蝕刻且因此該蝕刻的閘絕緣層222之端部與該控制閘224A之端部對準。
參考圖13D，在形成一光阻圖案(未顯示)之後，其中該光阻圖案打開包含將藉由利用該浮動閘206作為一邊界而形成該源極區域的一區域之一區域，藉由利用該光阻圖案作為一離子植入遮罩而執行一離子植入程序，以在將形成該源極區域的該區域中形成該漂移區域225。該漂移區域225經形成為其端部鄰近於該控制閘224A之端部。例如，該漂移區域225經形成為具有一大約1×1011 至大約1×1013 個原子/平方公分之劑量，最好大約1×1012 個原子/平方公分。
在形成該漂移區域225之後，在該控制閘224A上形成一間隔物226。
之後，在該漂移區域225中形成該源極區域227。該源極區域227經形成為具有與該汲極區域220之導電類型相同的導電類型。該源極區域227與該間隔物226之一側對準且與該控制閘224A之一側分隔一特定距離。此外，該源極區域227經形成為具有比該漂移區域225之濃度更高的濃度。例如，該源極區域227藉由利用一N型摻雜物而形成有一大約1×1014 至大約1×1015 個原子/平方公分之劑量。
在形成該源極區域227之後，可藉由在該控制閘224A、該汲極區域220及該源極區域227之暴露部分上執行一矽化程序而形成該矽化物層228。在本文中，該矽化物層228係由一過渡金屬形成，如Co及Ti。
圖14說明根據本發明之一第三實施例之一非揮發性記憶體單元的平面圖。
參考圖14，根據該第三實施例之該非揮發性記憶體單元包含一凹凸部分307，其形成在一浮動閘306之一表面(即，該外周圍)上，以藉由增加該浮動閘306與一控制閘324之間之一接面區域而增加該單元之一耦合率。較佳地，該凹凸部分307經形成以與該控制閘324重疊。因為除了該浮動閘306以外的其他元件，例如一汲極區域、一源極區域等係以與根據本發明之該第一及第二實施例之方式相同的方式形成，所以此處將省略其詳細描述。同時，一參考數字328表示一矽化物層且一參考數字318描繪一介電層。
根據本發明之該第三實施例，該凹凸部分307係藉由各種方法而形成在該浮動閘308之該表面上。最簡單的方法是形成在一蝕刻該浮動閘306之程序中所使用的一與該浮動閘306之形狀相同的遮罩圖案。即，在形成與該浮動閘306之形狀相同的該遮罩圖案之後，利用該遮罩圖案作為一蝕刻遮罩而蝕刻該浮動閘306以從而形成該凹凸部分307。
根據本發明之該等實施例，有可能保證以下效果。
首先，有可能藉由形成該控制閘以與該浮動閘之該等側壁重疊且因此相較於該典型分裂閘結構減少一單元尺寸而改良該裝置之一整合度。此外，有可能藉由增加該控制閘與該浮動閘重疊處之一區域且因此增加該耦合率以及減少該單元尺寸而減少該單元之一驅動電壓。
其次，有可能藉由選擇性形成鄰近於該汲極區域之該暈狀區域且因此增加熱載子之產生而改良該單元之該程式化操作的效率。
第三，在增加熱載子產生的同時可藉由非對稱地形成包含該汲極及源極區域之該非揮發性記憶體單元之該接面區域來保證該穩定的通道長度，其導致改良該非揮發性記憶體單元之該操作性能。
雖然本發明已經參考該等特定實施例描述，但是對於熟習此項技術者而言顯而易見的是，在不偏離本發明在以下技術方案中所界定之該精神及範圍的情況下可作各種改變及修飾。
10．．．基板
12．．．隧道絕緣層
14．．．浮動閘
16．．．介電層
18．．．控制閘
20．．．汲極區域
22．．．源極區域
30．．．基板
32．．．隧道絕緣層
34．．．浮動閘
36．．．介電層
38．．．控制閘
40．．．汲極區域
42．．．源極區域
100．．．基板
102．．．隔離層
104．．．隧道絕緣層
106．．．浮動閘
108．．．氧化物層
110．．．氮化物層
112．．．硬遮罩
114．．．氧化物層
116．．．氮化物層
118．．．氧化物層
120．．．介電層
122．．．閘絕緣層
123．．．導電層
123A．．．導電圖案
124．．．控制閘
125．．．光阻圖案
126．．．光阻圖案
128．．．LDD區域
129．．．暈狀區域
130．．．汲極區域
131．．．間隔物
132．．．源極區域
133．．．矽化物層
200．．．基板
204．．．隧道絕緣層
206．．．浮動閘
208．．．氧化物層
210．．．氮化物層
212．．．硬遮罩
214．．．氧化物層
216．．．氮化物層
218．．．介電層
219．．．暈狀區域
220．．．汲極區域
222．．．閘絕緣層
222A．．．控制閘
224．．．導電層
224A．．．控制閘
225．．．漂移區域
226．．．間隔物
227．．．源極區域
228．．．矽化物層
306．．．浮動閘
307．．．凹凸部分
324．．．控制閘
326．．．邊界
328．．．參考數字
圖1說明一包含根據先前技術之一堆疊閘結構之非揮發性記憶體單元的橫截面圖；
圖2說明一包含根據先前技術之一分裂閘結構之非揮發性記憶體單元的橫截面圖；
圖3說明一單元陣列結構，其包含根據本發明之實施例的非揮發性記憶體單元；
圖4說明根據本發明之一第一實施例之一非揮發性記憶體單元的平面圖；
圖5說明沿著圖4中所述之一線I-I'切開之一橫截面圖；
圖6A至6C為解釋根據本發明之該第一實施例之該非揮發性記憶體單元之操作特性的圖；
圖7為顯示根據本發明之該第一實施例之該非揮發性記憶體單元之一程式化操作特性的圖；
圖8為顯示根據本發明之該第一實施例之該非揮發性記憶體單元之一擦除操作特性的圖；
圖9A至9E說明一製造根據本發明之該第一實施例之該非揮發性記憶體單元的方法；
圖10A至10E說明另一製造根據本發明之該第一實施例之該非揮發性記憶體單元的方法；
圖11說明根據本發明之一第二實施例之一非揮發性記憶體單元的平面圖；
圖12說明沿著圖11中所述之一線I-I'切開之一橫截面圖；
圖13A至13D說明一製造根據本發明之該第二實施例之一非揮發性記憶體單元的方法；及
圖14說明根據本發明之一第三實施例之一非揮發性記憶體單元的平面圖。
(無元件符號說明)

Claims (22)

  1. 一種非揮發性記憶體單元，其包括：一汲極區域，該汲極區域形成於一基板中；一源極區域，該源極區域形成於該基板中且與該汲極區域分隔；一浮動閘，該浮動閘形成於該汲極區域與該源極區域之間之該基板之上；一輕摻雜汲極區域或一漂移區域，該輕摻雜汲極區域或該漂移區域在形成該源極區域之方向上形成於該基板中；一介電層，該介電層形成於該浮動閘之複數個側壁上；一控制閘，該控制閘形成於該介電層之上以與該浮動閘之至少一側壁重疊；及一硬遮罩，該硬遮罩形成於該浮動閘之上，該硬遮罩之一側壁對準該浮動閘之側壁之一者。
  2. 如請求項1之非揮發性記憶體單元，該輕摻雜汲極區域或該漂移區域形成於該控制閘與該源極區域之間之該基板中，且具有比該源極區域之濃度更低的濃度。
  3. 如請求項1之非揮發性記憶體單元，其中該汲極區域經形成以比該源極區域更接近該浮動閘。
  4. 如請求項1之非揮發性記憶體單元，其中該源極區域經形成以與該控制閘分隔。
  5. 如請求項1之非揮發性記憶體單元，其中該介電層包含 交替堆疊一氧化物層及一氮化物層之一結構。
  6. 如請求項1之非揮發性記憶體單元，其中該汲極區域之一部分與該控制閘重疊。
  7. 如請求項1之非揮發性記憶體單元，進一步包括：一隧道絕緣層，該隧道絕緣層形成於該浮動閘與該基板之間；及一閘絕緣層，該閘絕緣層形成於該控制閘與該基板之間，且具有一比該隧道絕緣層之厚度更大的厚度。
  8. 如請求項1之非揮發性記憶體單元，其中該硬遮罩包含以下其中之一：一氧化物層、一氮化物層、及該氧化物層和該氮化物層之一堆疊結構。
  9. 如請求項1之非揮發性記憶體單元，其中該控制閘係以一間隔物形狀形成於該介電層之上。
  10. 如請求項1之非揮發性記憶體單元，其中該介電層係形成於該浮動閘與該控制閘之間，或經形成以包圍該浮動閘之該等側壁。
  11. 如請求項1之非揮發性記憶體單元，進一步包括一形成於該介電層及該控制閘之上的間隔物。
  12. 如請求項1之非揮發性記憶體單元，其中該浮動閘在其表面上包含一凹凸部分，且該凹凸部分經形成以與該控制閘重疊。
  13. 如請求項1之非揮發性記憶體單元，其進一步包含一暈狀區域，該暈狀區域在形成該汲極區域之方向上形成於該基板中。
  14. 如請求項13之非揮發性記憶體單元，其中該暈狀區域經形成以與該介電層重疊。
  15. 如請求項1之非揮發性記憶體單元，其中該控制閘在該介電層上延伸至該浮動閘之至少二個相對側。
  16. 如請求項15之非揮發性記憶體單元，其中該控制閘係放置在該浮動閘及該源極區域之間。
  17. 如請求項15之非揮發性記憶體單元，進一步包括：一隧道絕緣層，該隧道絕緣層形成於該浮動閘與該基板之間；及一閘絕緣層，該閘絕緣層形成於該控制閘與該基板之間，且具有一比該隧道絕緣層之厚度更大的厚度。
  18. 如請求項15之非揮發性記憶體單元，其進一步包含一暈狀區域，該暈狀區域在形成該汲極區域之方向上形成於該基板中。
  19. 如請求項1之非揮發性記憶體單元，其中該硬遮罩係一經圖案化硬遮罩且該硬遮罩實質上覆蓋該浮動閘之一全部上表面。
  20. 一種非揮發性記憶體單元，其包括：一汲極區域，該汲極區域形成於一基板中；一源極區域，該源極區域形成於該基板中且與該汲極區域分隔；一浮動閘，該浮動閘形成於該汲極區域與該源極區域之間之該基板之上；一硬遮罩，該硬遮罩形成於該浮動閘之上； 一介電層，該介電層形成於該浮動閘之側壁上；及一控制閘，該控制閘形成於該浮動閘之僅一側壁上的該介電層之上且具有一間隔物形狀，該硬遮罩之一側壁對準該浮動閘之側壁之一者。
  21. 如請求項20之非揮發性記憶體單元，其中該硬遮罩包含以下其中之一：一氧化物層、一氮化物層、及該氧化物層和該氮化物層之一堆疊結構。
  22. 如請求項20之非揮發性記憶體單元，其中該硬遮罩係一經圖案化硬遮罩且該硬遮罩實質上覆蓋該浮動閘之一全部上表面。
TW098134425A 2009-02-13 2009-10-09 非揮發性記憶體單元及其製造方法 TWI408800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090011908A KR101024336B1 (ko) 2009-02-13 2009-02-13 비휘발성 메모리 셀 및 그의 제조방법

Publications (2)

Publication Number Publication Date
TW201030945A TW201030945A (en) 2010-08-16
TWI408800B true TWI408800B (zh) 2013-09-11

Family

ID=42757408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134425A TWI408800B (zh) 2009-02-13 2009-10-09 非揮發性記憶體單元及其製造方法

Country Status (4)

Country Link
US (1) US9281202B2 (zh)
JP (1) JP5781733B2 (zh)
KR (1) KR101024336B1 (zh)
TW (1) TWI408800B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2495762B1 (en) * 2011-03-03 2017-11-01 IMEC vzw Method for producing a floating gate semiconductor memory device
TWI440142B (zh) 2011-04-08 2014-06-01 Nat Univ Tsing Hua 非揮發性記憶體元件及其操作方法
KR101648594B1 (ko) * 2011-10-19 2016-09-02 매그나칩 반도체 유한회사 비휘발성 메모리 소자 및 그의 제조 방법
US8674422B2 (en) 2012-01-30 2014-03-18 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
US8853761B2 (en) 2012-01-30 2014-10-07 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
US8575683B1 (en) * 2012-05-16 2013-11-05 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US9520404B2 (en) * 2013-07-30 2016-12-13 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
US9263551B2 (en) 2013-10-11 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Simultaneous formation of source/drain openings with different profiles
JP2015159145A (ja) * 2014-02-21 2015-09-03 旭化成エレクトロニクス株式会社 不揮発性記憶素子及び不揮発性記憶装置
KR101977999B1 (ko) * 2014-04-23 2019-05-14 매그나칩 반도체 유한회사 비휘발성 메모리 소자 및 그 제조방법
KR102234266B1 (ko) * 2014-07-23 2021-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9570457B2 (en) 2014-08-26 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method to control the common drain of a pair of control gates and to improve inter-layer dielectric (ILD) filling between the control gates
JP6416595B2 (ja) * 2014-11-14 2018-10-31 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US9343468B1 (en) * 2015-03-26 2016-05-17 Texas Instruments Incorporated Feed-forward bidirectional implanted split-gate flash memory cell
KR102521722B1 (ko) * 2021-07-27 2023-04-17 주식회사 키파운드리 균일한 유전막 프로파일을 갖는 비휘발성 메모리 소자 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051860A (en) * 1998-01-16 2000-04-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
US20080093647A1 (en) * 2005-03-07 2008-04-24 Kang Sung-Taeg Split gate non-volatile memory devices and methods of forming the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
JPH1167941A (ja) 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 不揮発性半導体記憶装置及びその製造方法
JPH11284087A (ja) 1998-03-31 1999-10-15 Sanyo Electric Co Ltd 不揮発性半導体記憶装置及びその製造方法
KR100270958B1 (ko) * 1998-07-10 2000-11-01 윤종용 비휘발성 반도체 소자 및 그 제조방법
US6074914A (en) * 1998-10-30 2000-06-13 Halo Lsi Design & Device Technology, Inc. Integration method for sidewall split gate flash transistor
US6284596B1 (en) * 1998-12-17 2001-09-04 Taiwan Semiconductor Manufacturing Company Method of forming split-gate flash cell for salicide and self-align contact
JP2001230330A (ja) 2000-02-18 2001-08-24 Sanyo Electric Co Ltd 不揮発性半導体記憶装置とその製造方法
KR100937651B1 (ko) * 2002-12-31 2010-01-19 동부일렉트로닉스 주식회사 반도체 장치 및 이의 제조 방법
US6737700B1 (en) * 2003-05-13 2004-05-18 Powerchip Semiconductor Corp. Non-volatile memory cell structure and method for manufacturing thereof
JP2005057106A (ja) 2003-08-06 2005-03-03 Sony Corp 不揮発性半導体メモリ装置およびその電荷注入方法
JP2005243948A (ja) 2004-02-26 2005-09-08 Nec Electronics Corp 不揮発性記憶素子およびその製造方法
US7425482B2 (en) 2004-10-13 2008-09-16 Magna-Chip Semiconductor, Ltd. Non-volatile memory device and method for fabricating the same
KR20060097884A (ko) 2005-03-07 2006-09-18 삼성전자주식회사 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법
JP2007184323A (ja) 2006-01-04 2007-07-19 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5061480B2 (ja) 2006-03-22 2012-10-31 富士通株式会社 半導体記憶装置、および半導体記憶装置の製造方法
JP2008251825A (ja) * 2007-03-30 2008-10-16 Nec Electronics Corp 半導体記憶装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051860A (en) * 1998-01-16 2000-04-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
US20080093647A1 (en) * 2005-03-07 2008-04-24 Kang Sung-Taeg Split gate non-volatile memory devices and methods of forming the same

Also Published As

Publication number Publication date
TW201030945A (en) 2010-08-16
JP2010192895A (ja) 2010-09-02
US20100270605A1 (en) 2010-10-28
JP5781733B2 (ja) 2015-09-24
KR20100092666A (ko) 2010-08-23
KR101024336B1 (ko) 2011-03-23
US9281202B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
TWI408800B (zh) 非揮發性記憶體單元及其製造方法
JP5191633B2 (ja) 半導体装置およびその製造方法
JP2017123398A (ja) 半導体装置およびその製造方法
KR20060021054A (ko) 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법
US7692233B2 (en) Semiconductor device and manufacturing method thereof
JP2005514769A (ja) 不揮発性メモリ及びその形成方法
JP2009094170A (ja) 不揮発性半導体メモリ及びその製造方法
JP2009188293A (ja) 不揮発性半導体記憶装置及びその製造方法
US6326660B1 (en) Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash
US7378706B2 (en) Semiconductor device and method of manufacturing the same
US10192879B2 (en) Semiconductor device and manufacturing method thereof
US7741179B2 (en) Method of manufacturing flash semiconductor device
US7408219B2 (en) Nonvolatile semiconductor memory device
US6998669B2 (en) Memory cells with nonuniform floating gate structures
US20080080249A1 (en) Non-volatile memory, fabricating method and operating method thereof
US7186615B2 (en) Method of forming a floating gate for a split-gate flash memory device
US7611946B2 (en) Method of fabricating a non-volatile memory device
JP2009289949A (ja) 不揮発性半導体記憶装置
JP2005026696A (ja) Ｅｅｐｒｏｍ素子およびその製造方法
JP2004056071A (ja) 半導体素子の製造方法及びその素子
JP2007067043A (ja) 半導体装置およびその製造方法
KR100685880B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
US8039889B2 (en) Non-volatile memory devices including stepped source regions and methods of fabricating the same
JP2009188292A (ja) 不揮発性半導体記憶装置及びその製造方法
CN105990365B (zh) 存储元件及其制造方法