JP5781733B2 - 不揮発性メモリセル及びその製造方法 - Google Patents
不揮発性メモリセル及びその製造方法 Download PDFInfo
- Publication number
- JP5781733B2 JP5781733B2 JP2010025773A JP2010025773A JP5781733B2 JP 5781733 B2 JP5781733 B2 JP 5781733B2 JP 2010025773 A JP2010025773 A JP 2010025773A JP 2010025773 A JP2010025773 A JP 2010025773A JP 5781733 B2 JP5781733 B2 JP 5781733B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- memory cell
- nonvolatile memory
- substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000007667 floating Methods 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 46
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 125000001475 halogen functional group Chemical group 0.000 claims 6
- 230000003247 decreasing effect Effects 0.000 claims 2
- 125000005843 halogen group Chemical group 0.000 description 22
- 125000004429 atom Chemical group 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 13
- 239000012535 impurity Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- 150000003624 transition metals Chemical class 0.000 description 4
- 238000005019 vapor deposition process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 150000005837 radical ions Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Description
図4は、本発明の実施形態1に係る不揮発性メモリセルを示す平面図であり、図5は、図4に示されたI−I’の切取線に沿って示す不揮発性メモリセルの断面図である。参考までに、図5のコントロールゲート124上に形成されたシリサイド層133は、図4に示されたコントロールゲート124の上部にも形成されるが、説明の便宜のために図示しなかった。
図11は、本発明の実施形態2に係る不揮発性メモリセルを示す平面図であり、図12は、図11に示されたI−I’の切取線に沿って示す不揮発性メモリセルの断面図である。参考までに、図12のコントロールゲート224A上に形成されたシリサイド層228は、図11において示されたコントロールゲート124の上部にも形成されるが、説明の便宜のために図示しなかった。
図14は、本発明の実施形態3に係る不揮発性メモリセルを示す平面図である。
102、202 素子分離膜
104、204 トンネル絶縁膜
106、206、306 フローティングゲート
108、114、118、208、214 酸化膜
110、116、210、216 窒化膜
112 ハードマスク
120、218、318 誘電膜
122、222、222A ゲート絶縁膜
124、224A、324 コントロールゲート
125、126 感光膜パターン
128 LDD領域
130、220 ドレイン領域
132、227 ソース領域
225 ドリフト領域
224 導電膜
307 凹凸部
131、226 スペーサ
129、219 ハロー領域
133、228、328 シリサイド層
Claims (19)
- 基板内に形成されたドレイン領域と、
前記ドレイン領域と離隔され前記基板内に形成されたソース領域と、
前記ドレイン領域と前記ソース領域との間の前記基板上に形成されたフローティングゲートと、
前記フローティングゲートの側壁に形成された誘電膜と、
前記フローティングゲートの少なくとも一側壁と重なり、前記フローティングゲートの短縮面の両側壁を部分的に覆い、前記フローティングゲートをコの字状に囲むように前記誘電膜上に形成されたコントロールゲートと、を備え、
前記ドレイン領域は、段階的にドーピング濃度を低下させた接合領域を有さず、単一の領域の構造で形成され、
前記ドレイン領域に接するように前記基板内に形成されたハロー領域を有することを特徴とする不揮発性メモリセル。 - 前記コントロールゲートと前記ソース領域との間の前記基板内に形成され、前記ソース領域よりも濃度が低いLDD(Lightly Doped Drain)領域、またはドリフト領域をさらに備えることを特徴とする請求項1に記載の不揮発性メモリセル。
- 前記ドレイン領域は、前記ソース領域よりも前記フローティングゲートに近接して形成されたことを特徴とする請求項1に記載の不揮発性メモリセル。
- 前記ソース領域は、前記コントロールゲートと離隔され形成されたことを特徴とする請求項1に記載の不揮発性メモリセル。
- 前記誘電膜は、酸化膜と窒化膜とが交互に積層された積層膜で形成されたことを特徴とする請求項1に記載の不揮発性メモリセル。
- 前記ドレイン領域は、一部が前記コントロールゲートと重なるように形成されたことを
特徴とする請求項1に記載の不揮発性メモリセル。 - 前記フローティングゲートと前記基板との間に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜よりも厚く前記コントロールゲートと前記基板との間に形成されたゲート絶縁膜と、
をさらに備えることを特徴とする請求項1に記載の不揮発性メモリセル。 - 前記フローティングゲートの上部に形成されたハードマスクをさらに備え、
前記ハードマスクは、酸化膜、窒化膜、及びこれらの積層膜のうちの選択されたいずれか1つで形成されたことを特徴とする請求項1に記載の不揮発性メモリセル。 - 前記ハロー領域は、前記誘電膜と重なるように形成されたことを特徴とする請求項1に記載の不揮発性メモリセル。
- 前記コントロールゲートは、前記誘電膜上にスペーサ形態で形成されたことを特徴とする請求項1に記載の不揮発性メモリセル。
- 前記誘電膜は、前記フローティングゲートと前記コントロールゲートとの間に形成され、または前記フローティングゲートの側壁を取り囲むように形成されたことを特徴とする請求項1に記載の不揮発性メモリセル。
- 前記コントロールゲート及び前記誘電膜の側壁に形成されたスペーサをさらに備えることを特徴とする請求項1に記載の不揮発性メモリセル。
- 前記フローティングゲートは、表面に凹凸部を有し、
前記凹凸部は、前記コントロールゲートと重なるように形成されたことを特徴とする請求項1に記載の不揮発性メモリセル。
独立項 - 基板上にフローティングゲートを形成するステップと、
前記フローティングゲートの上部にハードマスクを形成するステップと、
前記フローティングゲート及び前記ハードマスクの側壁に誘電膜を形成するステップと、
前記フローティングゲートの少なくとも一側壁と重なり、前記フローティングゲートの短縮面の両側壁を部分的に覆い、前記フローティングゲートをコの字状に囲むように前記誘電膜上にコントロールゲートを形成するステップと、
前記フローティングゲートを基準にしてドレイン領域が形成される方向の前記基板内にハロー領域を形成するステップと、
前記ハロー領域が形成された前記誘電膜の一方側に露出した前記基板内にハロー領域と接するようにドレイン領域を形成するステップと、
前記基板内にソース領域を形成するステップと、を含み、
前記ドレイン領域は、段階的にドーピング濃度を低下させた接合領域を有さず、単一の領域の構造で形成され、
前記ドレイン領域に接するように前記基板内にハロー領域が形成されることを特徴とする不揮発性メモリセルの製造方法。 - 前記ドレイン領域を形成するステップの後、前記ソース領域が形成された方向に形成されたコントロールゲートの一方側に露出した前記基板内に、前記ソース領域よりも濃度が低いLDD領域またはドリフト領域を形成するステップをさらに含むことを特徴とする請求項14に記載の不揮発性メモリセルの製造方法。
- 前記コントロールゲートを形成するステップの前に、前記基板上にゲート絶縁膜を形成するステップをさらに含むことを特徴とする請求項14に記載の不揮発性メモリセルの製造方法。
- 前記コントロールゲートを形成するステップは、
前記誘電膜を含む前記基板のプロファイルに沿って導電膜を形成するステップと、
前記ハードマスクの上部が露出するよう前記導電膜に対してエッチバック工程を実施するステップと、
前記ソース領域が形成された方向にスペーサ形態で残留するように前記導電膜を選択的にエッチングするステップと、
を含むことを特徴とする請求項14に記載の不揮発性メモリセルの製造方法。 - 前記コントロールゲートを形成するステップは、
前記誘電膜を含む前記基板のプロファイルに沿って導電膜を形成するステップと、
前記フローティングゲートを基準にして前記ドレイン領域が形成された方向に形成された導電膜を選択的にエッチングし、前記ソース領域が形成された方向に残留する導電膜パターンを形成するステップと、
前記ハードマスクの上部が露出するよう、前記導電膜パターンに対してエッチバック工程を実施してスペーサ形態を有する前記コントロールゲートを形成するステップと、
を含むことを特徴とする請求項14に記載の不揮発性メモリセルの製造方法。 - 前記ソース領域を形成するステップの前に、前記コントロールゲート及び前記誘電膜の側壁にスペーサを形成するステップをさらに含むことを特徴とする請求項14に記載の不揮発性メモリセルの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0011908 | 2009-02-13 | ||
KR1020090011908A KR101024336B1 (ko) | 2009-02-13 | 2009-02-13 | 비휘발성 메모리 셀 및 그의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192895A JP2010192895A (ja) | 2010-09-02 |
JP5781733B2 true JP5781733B2 (ja) | 2015-09-24 |
Family
ID=42757408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010025773A Active JP5781733B2 (ja) | 2009-02-13 | 2010-02-08 | 不揮発性メモリセル及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9281202B2 (ja) |
JP (1) | JP5781733B2 (ja) |
KR (1) | KR101024336B1 (ja) |
TW (1) | TWI408800B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2495762B1 (en) * | 2011-03-03 | 2017-11-01 | IMEC vzw | Method for producing a floating gate semiconductor memory device |
TWI440142B (zh) | 2011-04-08 | 2014-06-01 | Nat Univ Tsing Hua | 非揮發性記憶體元件及其操作方法 |
KR101648594B1 (ko) * | 2011-10-19 | 2016-09-02 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자 및 그의 제조 방법 |
US8674422B2 (en) | 2012-01-30 | 2014-03-18 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
US8853761B2 (en) * | 2012-01-30 | 2014-10-07 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
US8575683B1 (en) * | 2012-05-16 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
US9520404B2 (en) * | 2013-07-30 | 2016-12-13 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
US9263551B2 (en) | 2013-10-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Simultaneous formation of source/drain openings with different profiles |
JP2015159145A (ja) * | 2014-02-21 | 2015-09-03 | 旭化成エレクトロニクス株式会社 | 不揮発性記憶素子及び不揮発性記憶装置 |
KR101977999B1 (ko) * | 2014-04-23 | 2019-05-14 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자 및 그 제조방법 |
KR102234266B1 (ko) * | 2014-07-23 | 2021-04-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9570457B2 (en) | 2014-08-26 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to control the common drain of a pair of control gates and to improve inter-layer dielectric (ILD) filling between the control gates |
JP6416595B2 (ja) * | 2014-11-14 | 2018-10-31 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
US9343468B1 (en) * | 2015-03-26 | 2016-05-17 | Texas Instruments Incorporated | Feed-forward bidirectional implanted split-gate flash memory cell |
KR102521722B1 (ko) * | 2021-07-27 | 2023-04-17 | 주식회사 키파운드리 | 균일한 유전막 프로파일을 갖는 비휘발성 메모리 소자 제조 방법 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5780341A (en) * | 1996-12-06 | 1998-07-14 | Halo Lsi Design & Device Technology, Inc. | Low voltage EEPROM/NVRAM transistors and making method |
JPH1167941A (ja) | 1997-08-26 | 1999-03-09 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
US6051860A (en) * | 1998-01-16 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit |
JPH11284087A (ja) | 1998-03-31 | 1999-10-15 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
KR100270958B1 (ko) * | 1998-07-10 | 2000-11-01 | 윤종용 | 비휘발성 반도체 소자 및 그 제조방법 |
US6074914A (en) * | 1998-10-30 | 2000-06-13 | Halo Lsi Design & Device Technology, Inc. | Integration method for sidewall split gate flash transistor |
US6284596B1 (en) * | 1998-12-17 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | Method of forming split-gate flash cell for salicide and self-align contact |
JP2001230330A (ja) | 2000-02-18 | 2001-08-24 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
KR100937651B1 (ko) * | 2002-12-31 | 2010-01-19 | 동부일렉트로닉스 주식회사 | 반도체 장치 및 이의 제조 방법 |
US6737700B1 (en) * | 2003-05-13 | 2004-05-18 | Powerchip Semiconductor Corp. | Non-volatile memory cell structure and method for manufacturing thereof |
JP2005057106A (ja) | 2003-08-06 | 2005-03-03 | Sony Corp | 不揮発性半導体メモリ装置およびその電荷注入方法 |
JP2005243948A (ja) | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 不揮発性記憶素子およびその製造方法 |
US7425482B2 (en) * | 2004-10-13 | 2008-09-16 | Magna-Chip Semiconductor, Ltd. | Non-volatile memory device and method for fabricating the same |
KR20060097884A (ko) * | 2005-03-07 | 2006-09-18 | 삼성전자주식회사 | 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법 |
JP2006253685A (ja) | 2005-03-07 | 2006-09-21 | Samsung Electronics Co Ltd | スプリットゲート不揮発性メモリ装置及びそれの形成方法 |
JP2007184323A (ja) * | 2006-01-04 | 2007-07-19 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP5061480B2 (ja) | 2006-03-22 | 2012-10-31 | 富士通株式会社 | 半導体記憶装置、および半導体記憶装置の製造方法 |
JP2008251825A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | 半導体記憶装置の製造方法 |
-
2009
- 2009-02-13 KR KR1020090011908A patent/KR101024336B1/ko active IP Right Grant
- 2009-10-09 TW TW098134425A patent/TWI408800B/zh active
- 2009-10-23 US US12/604,757 patent/US9281202B2/en active Active
-
2010
- 2010-02-08 JP JP2010025773A patent/JP5781733B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR101024336B1 (ko) | 2011-03-23 |
US9281202B2 (en) | 2016-03-08 |
TWI408800B (zh) | 2013-09-11 |
KR20100092666A (ko) | 2010-08-23 |
TW201030945A (en) | 2010-08-16 |
JP2010192895A (ja) | 2010-09-02 |
US20100270605A1 (en) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5781733B2 (ja) | 不揮発性メモリセル及びその製造方法 | |
JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
US20090050956A1 (en) | Semiconductor memory device and method of manufacturing the same | |
US9231115B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5629120B2 (ja) | 半導体装置 | |
JP5521555B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
JP2009158857A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP6778607B2 (ja) | 半導体装置の製造方法 | |
JP6688698B2 (ja) | 半導体装置およびその製造方法 | |
JP2011114048A (ja) | 半導体装置およびその製造方法 | |
US9230971B2 (en) | NAND string containing self-aligned control gate sidewall cladding | |
US10217759B2 (en) | Semiconductor device | |
US10090399B2 (en) | Semiconductor device and a manufacturing method thereof | |
JP6998267B2 (ja) | 半導体装置およびその製造方法 | |
US11302791B2 (en) | Semiconductor device including a fin-type transistor and method of manufacturing the same | |
JP2012244008A (ja) | 半導体装置およびその製造方法 | |
US10192879B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4093965B2 (ja) | メモリセルを製作する方法 | |
KR101188551B1 (ko) | 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법 | |
US20060006453A1 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
JP2015026870A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012069652A (ja) | 半導体装置およびその製造方法 | |
US7718491B2 (en) | Method for making a NAND Memory device with inversion bit lines | |
KR20100078876A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110218 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5781733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |