CN102651333B - 沟槽隔离结构的制造方法 - Google Patents

沟槽隔离结构的制造方法 Download PDF

Info

Publication number
CN102651333B
CN102651333B CN 201110049457 CN201110049457A CN102651333B CN 102651333 B CN102651333 B CN 102651333B CN 201110049457 CN201110049457 CN 201110049457 CN 201110049457 A CN201110049457 A CN 201110049457A CN 102651333 B CN102651333 B CN 102651333B
Authority
CN
China
Prior art keywords
lining
mask layer
patterned mask
isolation structure
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110049457
Other languages
English (en)
Other versions
CN102651333A (zh
Inventor
倪志荣
吕珈宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN 201110049457 priority Critical patent/CN102651333B/zh
Publication of CN102651333A publication Critical patent/CN102651333A/zh
Application granted granted Critical
Publication of CN102651333B publication Critical patent/CN102651333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种浅沟槽隔离结构的制造方法。于一基底上依序形成一图案化垫层与一图案化掩膜层,其中基底包括一存储单元区与一外围区。以图案化掩膜层为掩膜,移除部分基底,以形成多个沟槽。于基底上形成一第一衬层,以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。移除覆盖外围区的图案化掩膜层、图案化垫层以及沟槽的表面的第一衬层。在移除外围区的第一衬层后,对图案化掩膜层进行一内缩工艺,使得外围区的图案化掩膜层的内缩量大于存储单元区的图案化掩膜层的内缩量。于沟槽中形成绝缘层,以形成多个浅沟槽隔离结构。本发明可使存储器元件具有较佳的元件特性与信赖度。

Description

沟槽隔离结构的制造方法
技术领域
本发明涉及一种隔离结构的制造方法,且特别涉及一种浅沟槽隔离结构的制造方法。
背景技术
随着半导体技术的进步,元件的尺寸也不断地缩小。因此,为了防止相邻的元件发生短路的现象,元件与元件间的隔离变得相当重要。现今较常使用的方法则为浅沟槽隔离结构(Shallow Trench Isolation,STI)工艺。
一般来说,浅沟槽隔离结构的形成步骤包括于基底上形成垫氧化层与图案化掩膜层,接着以图案化掩膜层为掩膜移除部分基底,以于基底中形成浅沟槽。然后,于浅沟槽中填入绝缘材料以形成浅沟槽隔离结构,再以蚀刻等方式移除垫氧化层与图案化掩膜层。其中,移除垫氧化层的步骤可能会移除部分浅沟槽隔离结构,特别是移除浅沟槽隔离结构的上转角处而产生凹陷(Divot)。如此一来,会导致后续形成于浅沟槽隔离结构边的穿隧氧化层(Tunnel Oxide)或栅极氧化层在浅沟槽隔离结构的上转角处有厚度过薄的问题,使得闪存的元件特性受到影响。
为了避免穿隧氧化层或栅极氧化层发生上述的“角薄化(CornerThinning)”现象,公知的解决方法之一是在形成浅沟槽之后,对浅沟槽进行修补蚀刻损伤与降低应力的热氧化工艺前,使图案化掩膜层侧向后退。详言之,在形成浅沟槽之后,蚀刻部分图案化掩膜层,使得图案化掩膜层相对浅沟槽的边缘内缩(Pull Back)。由于图案化掩膜层内缩所遗留下来的空间后续便会填入用以形成浅沟槽隔离结构的绝缘材料,因此该部分的绝缘材料能用来迟滞蚀刻垫氧化层时对浅沟槽隔离结构的上转角处所造成的伤害,以避免浅沟槽隔离结构的上转角处产生凹陷。如此一来,于浅沟槽隔离结构边形成穿隧氧化层与栅极氧化层时,穿隧氧化层与栅极氧化层在转角处能具有与主体一致的厚度且不会有角薄化现象。
在存储器元件尺寸的日益微缩下,上述的图案化掩膜层在存储单元区的内缩量也必须随之降低。然而,栅极氧化层形成前,存储器元件的外围区通常承受较存储单元区为多的湿蚀刻量,加上受限于操作电压的限制,使得高压栅极氧化层的厚度较难缩减或缩减量相当有限,导致外围区面临图案化掩膜层有内缩量不足的问题。换言之,浅沟槽隔离结构的上转角处可能会因为裸露过深而产生凹陷,使得形成于浅沟槽隔离结构边的栅极氧化层有角薄化问题,甚至成长于凹陷处。如此一来,严重劣化存储器元件的元件特性与信赖度。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制造方法,使得存储器元件具有较佳的元件特性。
本发明提出一种浅沟槽隔离结构的制造方法。首先,于一基底上依序形成一图案化垫层与一图案化掩膜层,其中基底包括一存储单元区与一外围区。接着,以图案化掩膜层为掩膜,移除部分基底,以形成多个沟槽。然后,于基底上形成一第一衬层,以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。接着,移除覆盖外围区的图案化掩膜层、图案化垫层以及沟槽的表面的第一衬层。然后,对图案化掩膜层进行一内缩工艺,使得外围区的图案化掩膜层的内缩量大于存储单元区的图案化掩膜层的内缩量。而后,于沟槽中形成绝缘层,以形成多个浅沟槽隔离结构。
在本发明的一实施例中,上述的第一衬层包括一氧化层。
在本发明的一实施例中,上述的第一衬层的材料包括高温氧化物(HighTemperature Oxide,HTO)或以四乙氧基硅烷(tetraethosiloxane,TEOS)形成的氧化物。
在本发明的一实施例中,还包括在氮气中以及高温下对第一衬层进行一致密化工艺。
在本发明的一实施例中,上述的移除覆盖外围区的图案化掩膜层、图案化垫层以及沟槽的表面的第一衬层的步骤包括:于存储单元区上形成一光阻层,以覆盖存储单元区的第一衬层;以及移除外围区的第一衬层。
在本发明的一实施例中,上述的移除第一衬层的方法包括湿式蚀刻工艺。
在本发明的一实施例中,上述的内缩工艺包括湿式蚀刻工艺。
在本发明的一实施例中,在形成第一衬层之前,还包括于基底上形成一第二衬层,以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。
在本发明的一实施例中,上述的第二衬层的材料包括氮化硅。
在本发明的一实施例中,还包括在氮气或氧气中以及高温下对第一衬层进行一致密化工艺。
在本发明的一实施例中,上述的在进行内缩工艺时,存储单元区的图案化掩膜层上依序覆盖有第二衬层与第一衬层,以及外围区的图案化掩膜层上覆盖有第二衬层。
本发明的有益效果在于,基于上述,本发明的浅沟槽隔离结构的制造方法使得图案化掩膜层在外围区与存储单元区分别具有适当的内缩量。如此一来,能避免浅沟槽隔离结构的上转角处产生凹陷,使得后续形成于浅沟槽隔离结构边的穿隧氧化层与栅极氧化层在转角处能具有与主体一致的厚度而不会有角薄化现象。因此,存储器元件具有较佳的元件特性与信赖度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A至图1F是依照本发明的一第一实施例的一种浅沟槽隔离结构的制造方法的流程剖面示意图。
图2A至图2E是依照本发明的一第二实施例的一种浅沟槽隔离结构的制造方法的流程剖面示意图。
图3A至图3D是依照本发明的一第三实施例的一种浅沟槽隔离结构的制造方法的流程剖面示意图。
图4A与图4B分别为公知的高压区与低压区的局部示意图,以及图4C与图4D分别为本发明的高压区与低压区的局部示意图。
其中,附图标记说明如下:
100:基底
102:存储单元区
104:外围区
110:图案化垫层
120:图案化掩膜层
130:沟槽
138:氧化层
140、142:衬层
150:光阻层
160:氧化层
170:浅沟槽隔离结构
170a:上转角处
180:栅极氧化层
190:控制栅极
C1、C2:内缩量
具体实施方式
一般来说,由于外围区通常用以形成高压元件与低压元件,栅极氧化层形成前,外围区通常承受较存储单元区为多的湿蚀刻量,加上外围区的高压栅极氧化层的厚度较难缩减或缩减量相当有限,因此高压栅极氧化层的角薄化问题在外围区中也较为严重,低压栅极氧化层甚至会成长于凹陷处。如此一来,导致存储器元件的元件特性与信赖度下降。因此,本发明针对存储器元件的外围区与存储单元区的特性来形成浅沟槽隔离结构,以避免后续形成于浅沟槽隔离结构边的穿隧氧化层与栅极氧化层发生角薄化等问题。
图1A至图1F是依照本发明的一第一实施例的一种浅沟槽隔离结构的制造方法的流程剖面示意图。请参照图1A,首先,于一基底100上依序形成一图案化垫层110与一图案化掩膜层120,其中基底100包括一存储单元区102与一外围区104。基底100例如是P型掺杂硅基底、N型掺杂硅基底、外延硅基底、砷化镓基底、磷化铟基底或硅化锗基底。图案化垫层110的材质例如是氧化硅,其形成方法例如是热氧化法或化学气相沉积法。图案化掩膜层120的材质例如是氮化硅,其形成方法例如是化学气相沉积法。
请参照图1B,接着,以图案化掩膜层120为掩膜,移除部分基底100,以形成多个沟槽130。在本实施例中,移除部分基底100的方法例如是反应性离子蚀刻法。然后,在本实施例中,于形成沟槽130之后,还包括对基底100及图案化掩膜层120进行一快速热氧化工艺(Rapid Thermal Oxidation,RTO)。
请参照图1C,然后,于基底100上形成一第一衬层140,以覆盖图案化掩膜层120、图案化垫层110以及沟槽130的表面。换言之,第一衬层140同时覆盖位于存储单元区102与外围区104的图案化掩膜层120、图案化垫层110以及沟槽130的表面。在本实施例中,第一衬层140例如是包括一氧化层,其中氧化层例如是包括高温氧化物(HTO)或以四乙氧基硅烷(tetraethosiloxane,TEOS)形成的氧化物。第一衬层140的厚度例如是约150埃。第一衬层140的形成方法例如是低压化学气相沉积工艺。
在本实施例中,在形成第一衬层140之后,还包括对第一衬层140进行一致密化工艺。在本实施例中,致密化工艺例如是在氮气以及高温下进行,其中高温例如是约900℃。特别是,在一实施例中,第一衬层140的材料例如是包括氧化硅,以及进行致密化工艺能使第一衬层140在氢氟酸/乙二醇或氢氟酸/丙三醇的蚀刻液中的蚀刻率尽可能趋近于氮化硅。
请参照图1D,接着,移除覆盖外围区104的图案化掩膜层120、图案化垫层110以及沟槽130的表面的第一衬层140。详言之,在本实施例中,例如是先于存储单元区102上形成一光阻层150,以覆盖存储单元区102的第一衬层140,接着再移除外围区104的第一衬层140。如此一来,由于位于存储单元区102的第一衬层140被光阻层150覆盖而保护住,因此能保留下来,而位于外围区104的第一衬层140则会被移除。移除第一衬层140的方法例如是包括湿式蚀刻工艺,诸如使用包括缓冲氢氟酸(Buffer HydrofluoricAcid,BHF)的蚀刻液。
请参照图1E,然后,移除光阻层150并进行清洗工艺,以移除残余物。接着,对图案化掩膜层120进行一内缩工艺,使得外围区104的图案化掩膜层120的内缩量C1大于存储单元区102的图案化掩膜层120的内缩量C2。在本实施例中,内缩工艺例如是包括湿式蚀刻工艺,诸如使用包括氢氟酸/乙二醇或氢氟酸/丙三醇的蚀刻液。其中,相较于外围区104的图案化掩膜层120,存储单元区102的图案化掩膜层120上有第一衬层140的覆盖保护,因此存储单元区102的图案化掩膜层120的内缩量C2会小于外围区104的图案化掩膜层120的内缩量C1。特别是,可以通过控制衬层厚度与内缩工艺中的蚀刻时间等参数使得外围区104与存储单元区102的图案化掩膜层120分别具有适当的内缩量C1、C2。此外,外围区104的图案化掩膜层120的厚度会小于存储单元区102的图案化掩膜层120的厚度。
请参照图1F,而后,于沟槽130中形成绝缘层,以形成多个浅沟槽隔离结构170。在本实施例中,例如是先对基底100进行氧化工艺,以于沟槽130表面形成一氧化层160,然后再于沟槽130中形成绝缘层,以形成浅沟槽隔离结构170。绝缘层的材质例如是氧化硅,其形成方法例如是等离子体增强型化学气相沉积法(PECVD)、常压化学气相沉积法(APCVD)或高密度等离子体化学气相沉积法(HDPCVD)。沉积绝缘层后,以化学机械研磨(chemicalmechanical polishing,CMP)加以平坦化。
在形成浅沟槽隔离结构170之后,继续进行移除图案化掩膜层120与图案化垫层110、于存储单元区102形成穿隧氧化层以及形成浮置栅极以及于外围区104形成栅极氧化层与控制栅极等步骤,以完成存储器元件的制作,其中这些步骤为所属技术领域技术人员所周知,因此于此不赘述。特别一提的是,一般来说,由于外围区104通常用以形成高压元件与低压元件,栅极氧化层形成前,外围区通常承受较存储单元区为多的湿蚀刻量,加上外围区104的高压栅极氧化层的厚度较难缩减或缩减量相当有限,因此高压栅极氧化层的角薄化问题在外围区104中也较为严重。
然而,在本实施例中,利用第一衬层140使得外围区104与存储单元区102的图案化掩膜层120在进行内缩工艺后具有不同的内缩量C1、C2,且使得外围区104的图案化掩膜层120的内缩量C1大于存储单元区102的图案化掩膜层120的内缩量C2。如此一来,图案化掩膜层120内缩所遗留下来的空间能填入绝缘材料,以避免移除图案化垫层110等的蚀刻液伤害浅沟槽隔离结构170的上转角处,进而避免后续形成于浅沟槽隔离结构170边的穿隧氧化层与栅极氧化层发生角薄化现象或形成于凹陷处等问题。详言之,请同时参照图4A至图4D,图4A与图4B分别为公知的高压区与低压区的局部示意图,以及图4C与图4D分别为本发明的高压区与低压区的局部示意图,其中基底100上已形成有栅极氧化层180以及控制栅极190。由图4C与图4D可知,相较于以公知方法所形成的浅沟槽隔离结构170,以本实施例的方法所形成的浅沟槽隔离结构170的上转角处170a不会产生凹陷,因此形成于浅沟槽隔离结构170上的栅极氧化层180具有均匀的厚度且不会有角薄化现象或形成于凹陷处等问题。特别是,由于外围区104的图案化掩膜层120的内缩量C1较大,因此后续形成于外围区104的浅沟槽隔离结构170边的栅极氧化层180能具有较公知技术为大的厚度,以提供良好的栅极氧化层绝缘特性。
图2A至图2E是依照本发明的一第二实施例的一种浅沟槽隔离结构的制造方法的流程剖面示意图。请参照图2A,首先,于一基底100上依序形成一图案化垫层110与一图案化掩膜层120,其中基底100包括一存储单元区102与一外围区104。接着,以图案化掩膜层120为掩膜,移除部分基底100,以形成多个沟槽130。上述步骤可以参照第一实施例中所述,于此不赘述。
请参照图2B,然后,于基底100上形成一第二衬层142,以覆盖图案化掩膜层120、图案化垫层110以及沟槽130的表面。在本实施例中,第二衬层142例如是包括一氮化层,该氮化层的材料例如是氮化硅。第二衬层142的形成方法例如是低压化学气相沉积工艺,以及第二衬层142的厚度例如是约100埃。特别一提的是,在一实施例中(未示出),在形成第二衬层142之前,可以于基底100上形成一薄氧化层,其中薄氧化层的厚度例如是约10埃。
接着,于第二衬层142上形成一第一衬层140。在本实施例中,第一衬层140例如是包括一氧化层,其材料例如是包括高温氧化物或以四乙氧基硅烷形成的氧化物。第一衬层140的厚度例如是约150埃。第一衬层140的形成方法例如是低压化学气相沉积工艺。在本实施例中,在形成第一衬层140之后,还包括对第一衬层140进行一致密化工艺。致密化工艺例如是在氮气或氧气中以及高温下进行,其中高温例如是约900℃。特别一提的是,进行致密化工艺能使第一衬层140在氢氟酸/乙二醇或氢氟酸/丙三醇的蚀刻液中的蚀刻率尽可能趋近于氮化硅。特别一提的是,在本实施例中是以依序于基底100上形成材料为氮化物的第二衬层142以及材料为氧化硅的第一衬层140为例,然而在另一实施例中,亦可在形成材料为氮化物的第二衬层142后,对第二衬层142进行诸如临场蒸气产生(In Situ Steam Generation,ISSG)氧化等氧化技术,以将部分第二衬层142转换成氧化层,以形成材料为氧化物的第一衬层140。或例如是先以低压化学气相沉积法沉积第一氧化层于第二衬层142的表面后,再进行诸如临场蒸气产生氧化等氧化技术,使氧化气体穿透第一氧化层以将部分第二衬层142转换成第二氧化层,此第一氧化层与第二氧化层组合,以形成材料为氧化物的第一衬层140。如此一来,亦可形成如图2B所示的第二衬层142与第一衬层140。
请参照图2C,接着,移除覆盖外围区104的图案化掩膜层120、图案化垫层110以及沟槽130的表面的第一衬层140。详言之,在本实施例中,例如是先于存储单元区102上形成一光阻层150,以覆盖存储单元区102的第一衬层140,接着再移除外围区104的第一衬层140。如此一来,由于位于存储单元区102的第一衬层140被光阻层150覆盖保护住,因此能保留下来,而位于外围区104的第一衬层140则会被移除而暴露出第二衬层142。移除第一衬层140的方法例如是包括湿式蚀刻工艺,诸如使用包括缓冲氢氟酸的蚀刻液。
请参照图2D,然后,移除光阻层150并进行清洗工艺,以移除残余物。在移除光阻层150后,存储单元区102覆盖有第一衬层140与第二衬层142,而外围区104仅覆盖有第二衬层142。
接着,对图案化掩膜层120进行一内缩工艺,使得外围区104的图案化掩膜层120的内缩量C1大于存储单元区102的图案化掩膜层120的内缩量C2。在本实施例中,内缩工艺例如是包括湿式蚀刻工艺,诸如使用包括氢氟酸/乙二醇或氢氟酸/丙三醇的蚀刻液。其中,相较于外围区104的图案化掩膜层120上仅有第二衬层142覆盖保护,存储单元区102的图案化掩膜层120上有第一衬层140与第二衬层142的覆盖保护,因此存储单元区102的图案化掩膜层120的内缩量C2会小于外围区104的图案化掩膜层120的内缩量C1。特别是,可以通过控制衬层厚度与内缩工艺中的蚀刻时间等参数使得外围区104与存储单元区102的图案化掩膜层120具有适当的内缩量C1、C2。此外,外围区104的图案化掩膜层120的厚度会小于存储单元区102的图案化掩膜层120的厚度。
请参照图2E,而后,于沟槽130中形成绝缘层160,然后形成多个浅沟槽隔离结构170。其中,绝缘层160例如是一氧化层。此步骤可以参照第一实施例中所述,于此不赘述。
在形成浅沟槽隔离结构170之后,继续进行移除图案化掩膜层120与图案化垫层110、于存储单元区102形成穿隧氧化层以及形成浮置栅极以及于外围区104形成栅极氧化层与控制栅极等步骤,以完成存储器元件的制作,其中这些步骤为所属技术领域技术人员所周知,因此于此不赘述。特别一提的是,一般来说,由于外围区104通常用以形成高压元件与低压元件,栅极氧化层形成前,外围区通常承受较存储单元区为多的湿蚀刻量,加上外围区104的高压栅极氧化层的厚度较难缩减或缩减量相当有限,因此高压栅极氧化层的角薄化问题在外围区104中也较为严重。
然而,在本实施例中,利用第一衬层140使得外围区104与存储单元区102的图案化掩膜层120在进行内缩工艺后具有不同的内缩量C1、C2,且使得外围区104的图案化掩膜层120的内缩量C1大于存储单元区102的图案化掩膜层120的内缩量C2。如此一来,图案化掩膜层120内缩所遗留下来的空间能填入绝缘材料,以避免移除图案化垫层110等的蚀刻液伤害浅沟槽隔离结构170的上转角处,进而避免后续形成于浅沟槽隔离结构170边的穿隧氧化层与栅极氧化层发生角薄化现象或形成于凹陷处等问题。举例来说,如图4C与图4D所示,以本实施例的方法所形成的浅沟槽隔离结构170的上转角处170a不会产生凹陷,因此形成于浅沟槽隔离结构170上的栅极氧化层180具有均匀的厚度且不会有角薄化现象或形成于凹陷处等问题。特别是,由于外围区104的图案化掩膜层120的内缩量C1较大,因此后续形成于外围区104的浅沟槽隔离结构170边的栅极氧化层180能具有较公知技术为大的厚度,以提供良好的栅极氧化层绝缘特性。
特别一提的是,在上述的实施例中,是以直接于基底100上形成第二衬层142为例,然而,在其他实施例中,可先于基底100上形成一氧化层,再于氧化层上形成材料为氮化物的第二衬层142。图3A至图3D依照本发明的一第三实施例的一种浅沟槽隔离结构的制造方法的流程剖面示意图,此实施例的制造流程与图2A至图2E所述的流程大致相同,以下就其不同处进行说明。请参照图3A,首先,基底100上形成一氧化层138,氧化层138的形成方法例如是低压化学气相沉积法。接着,在氮气及高温下对氧化层138进行一致密化工艺,使氧化层138在氢氟酸/乙二醇或氢氟酸/丙三醇的蚀刻液中的蚀刻率尽可能趋近于氮化硅。然后,依序于氧化层138上形成第二衬层142与第一衬层140。在本实施例中,第二衬层142的形成方法例如是以低压化学气相沉积法形成一氮化硅层。第一衬层140的形成方法例如是对第二衬层142进行诸如临场蒸气产生(In Situ Steam Generation,ISSG)氧化等氧化技术,以将部分第二衬层142转换成氧化层,以形成材料为氧化物的第一衬层140。如此一来,在此实施例中,基底100上依序形成有氧化层138、材料为氮化物的第二衬层142以及材料为氧化物的第一衬层140。
请参照图3B,接着,移除覆盖外围区104的图案化掩膜层120、图案化垫层110以及沟槽130的表面的第一衬层140与第二衬层142。详言之,在本实施例中,例如是先于存储单元区102上形成一光阻层(未示出),以覆盖存储单元区102的第一衬层140,接着再移除外围区104的第一衬层140。然后,移除光阻层并进行清洗工艺,以移除残余物。而后,移除外围区104的第二衬层142。其中,移除第一衬层140的方法例如是包括湿式蚀刻工艺,诸如使用包括缓冲氢氟酸的蚀刻液。移除第二衬层142的方法例如是包括湿式蚀刻工艺,诸如使用包括热磷酸的蚀刻液。在移除外围区104的第一衬层140、移除存储单元区102的光阻层以及移除外围区104的第二衬层142后,暴露出存储单元区102的第一衬层140与外围区104的氧化层138。
请参照图3C,然后,移除存储单元区102的第一衬层140与外围区104的氧化层138。移除第一衬层140与氧化层138的方法例如是包括湿式蚀刻工艺,诸如使用包括缓冲氢氟酸的蚀刻液。特别一提的是,在一实施例中,也可以省略此步骤,使得外围区104的图案化掩膜层120上有氧化层138的保护,以及存储单元区102的图案化掩膜层120上有第一衬层140、第二衬层142以及氧化层138的覆盖保护。
请参照图3D,接着,对图案化掩膜层120进行一内缩工艺,使得外围区104的图案化掩膜层120的内缩量C1大于存储单元区102的图案化掩膜层120的内缩量C2。在本实施例中,内缩工艺例如是包括湿式蚀刻工艺,诸如使用包括氢氟酸/乙二醇或氢氟酸/丙三醇的蚀刻液。其中,相较于外围区104的图案化掩膜层120是暴露出来的,存储单元区102的图案化掩膜层120上有第二衬层142与氧化层138的覆盖保护,因此存储单元区102的图案化掩膜层120的内缩量C2会小于外围区104的图案化掩膜层120的内缩量C1。此外,外围区104的图案化掩膜层120的厚度会小于存储单元区102的图案化掩膜层120的厚度。特别是,可以通过控制衬层厚度与内缩工艺中的蚀刻时间等参数使得外围区104与存储单元区102的图案化掩膜层120具有适当的内缩量C1、C2。完成此步骤后,形成多个浅沟槽隔离结构的后续工艺可以参照前一实施例所述,于此不赘述。
综上所述,本发明的浅沟槽隔离结构的制造方法是根据外围区与存储单元区的元件特性,使得图案化掩膜层在外围区与存储单元区具有不同的内缩量。如此一来,能避免浅沟槽隔离结构的上转角处因图案化垫层等的移除工艺而产生凹陷,因此后续形成于浅沟槽隔离结构边的穿隧氧化层与栅极氧化层在转角处能具有与主体一致的厚度而不会有角薄化现象。因此,存储器元件能具有较佳的元件特性。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种浅沟槽隔离结构的制造方法,包括步骤:
于一基底上依序形成一图案化垫层与一图案化掩膜层,其中该基底包括一存储单元区与一外围区;
以该图案化掩膜层为掩膜,移除部分该基底,以形成多个沟槽;
于该基底上形成一第一衬层,以覆盖该图案化掩膜层、该图案化垫层以及所述多个沟槽的表面;
移除覆盖该外围区的该图案化掩膜层、该图案化垫层以及所述多个沟槽的表面的该第一衬层;
对该图案化掩膜层进行一内缩工艺,使得该外围区的该图案化掩膜层的内缩量大于该存储单元区的该图案化掩膜层的内缩量;以及
于所述多个沟槽中形成绝缘层,以形成多个浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,该第一衬层包括一氧化层。
3.如权利要求2所述的浅沟槽隔离结构的制造方法,其特征在于,该第一衬层的材料包括高温氧化物或以四乙氧基硅烷形成的氧化物。
4.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,该浅沟槽隔离结构的制造方法还包括在氮气中以及900℃下对该第一衬层进行一致密化工艺的步骤。
5.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,移除覆盖该外围区的该图案化掩膜层、该图案化垫层以及所述多个沟槽的表面的该第一衬层的步骤包括:
于该存储单元区上形成一光阻层,以覆盖该存储单元区的该第一衬层;以及
移除该外围区的该第一衬层。
6.如权利要求5所述的浅沟槽隔离结构的制造方法,其特征在于,移除该第一衬层的方法包括湿式蚀刻工艺。
7.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,该内缩工艺包括湿式蚀刻工艺。
8.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,在形成该第一衬层之前,于该基底上形成一第二衬层,以覆盖该图案化掩膜层、该图案化垫层以及所述多个沟槽的表面。
9.如权利要求8所述的浅沟槽隔离结构的制造方法,其特征在于,该第二衬层的材料包括氮化硅。
10.如权利要求8所述的浅沟槽隔离结构的制造方法,其特征在于,还包括在氮气或氧气中以及900℃下对该第一衬层进行一致密化工艺的步骤。
11.如权利要求8所述的浅沟槽隔离结构的制造方法,其特征在于,在进行该内缩工艺时,该存储单元区的该图案化掩膜层上依序覆盖有该第二衬层与该第一衬层,以及该外围区的该图案化掩膜层上覆盖有该第二衬层。
CN 201110049457 2011-02-28 2011-02-28 沟槽隔离结构的制造方法 Active CN102651333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110049457 CN102651333B (zh) 2011-02-28 2011-02-28 沟槽隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110049457 CN102651333B (zh) 2011-02-28 2011-02-28 沟槽隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN102651333A CN102651333A (zh) 2012-08-29
CN102651333B true CN102651333B (zh) 2013-12-25

Family

ID=46693307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110049457 Active CN102651333B (zh) 2011-02-28 2011-02-28 沟槽隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN102651333B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594414B (zh) * 2012-08-17 2016-05-04 华邦电子股份有限公司 沟槽隔离结构及其形成方法
CN104517890A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 快闪存储器的浅沟槽隔离结构的形成方法
CN104952806B (zh) * 2014-03-26 2018-01-05 华邦电子股份有限公司 存储元件及其制造方法
CN105355586B (zh) * 2014-08-21 2018-07-03 中芯国际集成电路制造(上海)有限公司 隔离结构的制作方法及半导体器件
CN105826268B (zh) * 2015-01-07 2019-01-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN106298629A (zh) * 2015-05-29 2017-01-04 旺宏电子股份有限公司 半导体元件及其制造方法
CN110364476B (zh) * 2018-04-09 2022-03-22 无锡华润上华科技有限公司 一种半导体器件的制造方法
WO2020098738A1 (en) * 2018-11-16 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device and fabricating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963819A (en) * 1998-01-26 1999-10-05 United Silicon Incorporated Method of fabricating shallow trench isolation
US6417047B1 (en) * 1999-09-20 2002-07-09 Kabushiki Kaisha Toshiba Manufacturing method of a non-volatile semiconductor memory device having isolation regions
CN1395306A (zh) * 2001-07-04 2003-02-05 株式会社东芝 半导体存储器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963819A (en) * 1998-01-26 1999-10-05 United Silicon Incorporated Method of fabricating shallow trench isolation
US6417047B1 (en) * 1999-09-20 2002-07-09 Kabushiki Kaisha Toshiba Manufacturing method of a non-volatile semiconductor memory device having isolation regions
CN1395306A (zh) * 2001-07-04 2003-02-05 株式会社东芝 半导体存储器件及其制造方法

Also Published As

Publication number Publication date
CN102651333A (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
CN102651333B (zh) 沟槽隔离结构的制造方法
CN101236902B (zh) 去除氧化物的方法和使用它填充沟槽的方法
US8242574B2 (en) Method for forming isolation layer of semiconductor device
CN105702736A (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
US20070164391A1 (en) Trench isolation type semiconductor device and related method of manufacture
CN103377912B (zh) 浅沟槽隔离化学机械平坦化方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN101515585B (zh) 快闪存储器件及其制造方法
KR20070011828A (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN100449729C (zh) 浅沟槽隔离结构的形成方法
CN105977207A (zh) 快闪存储器的制造方法
TWI415215B (zh) 淺溝渠隔離結構的製造方法
CN105633021A (zh) 半导体元件的制造方法
CN101673702A (zh) 浅槽隔离结构的制作方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN104716035A (zh) 化学机械抛光的方法
CN102201360A (zh) 沟槽隔离结构及其形成方法
CN102956535A (zh) 半导体器件及其制造方法
CN110120364A (zh) 浅沟槽隔离结构的制备方法
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
US8133796B1 (en) Method for fabricating shallow trench isolation structures
CN103594412A (zh) 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
CN104517886A (zh) 一种浅沟槽隔离结构的形成方法
CN102263052B (zh) 浅沟槽隔离形成方法
KR20100074668A (ko) 반도체 소자의 소자 분리 구조 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant