CN103594414B - 沟槽隔离结构及其形成方法 - Google Patents

沟槽隔离结构及其形成方法 Download PDF

Info

Publication number
CN103594414B
CN103594414B CN201210294451.1A CN201210294451A CN103594414B CN 103594414 B CN103594414 B CN 103594414B CN 201210294451 A CN201210294451 A CN 201210294451A CN 103594414 B CN103594414 B CN 103594414B
Authority
CN
China
Prior art keywords
insulating barrier
groove
groove isolation
isolation construction
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210294451.1A
Other languages
English (en)
Other versions
CN103594414A (zh
Inventor
卓旭棋
蔡耀庭
廖修汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201210294451.1A priority Critical patent/CN103594414B/zh
Publication of CN103594414A publication Critical patent/CN103594414A/zh
Application granted granted Critical
Publication of CN103594414B publication Critical patent/CN103594414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明一实施例提供一种沟槽隔离结构及其形成方法，该方法包括：提供一基板；在基板中形成一沟槽；在沟槽中顺应性地形成一第一绝缘层覆盖沟槽；在第一绝缘层上顺应性地形成一氮化物衬层；在氮化物衬层上形成一第二绝缘层，且填满沟槽；蚀刻第二绝缘层，使得第二绝缘层的上表面低于或等于基板的上表面；以及在第二绝缘层上形成一第三绝缘层覆盖第二绝缘层，其与第一绝缘层、氮化物衬层及第二绝缘层形成一沟槽隔离结构。本发明的沟槽隔离结构及其形成方法，能避免在沟槽隔离结构中形成空隙，可降低漏电流的发生。

Description

沟槽隔离结构及其形成方法
技术领域
本发明是关于沟槽隔离结构及其形成方法，且特别是有关于一种避免在沟槽隔离结构中形成空隙的方法。
背景技术
随着半导体技术的进步及应用上的需求，非挥发性记忆体技术已迅速发展成为生活中常见且不可或缺的电子产品。相较于过去只需储存少量启动程式码，非挥发性记忆体装置在现在的应用中常需要储存数千兆位元(GB)的音乐和视频数据，也因此为非挥发性记忆体的发展带来革命性的变化。
在非挥发性记忆体装置中，浅沟槽隔离结构(STI)为隔离相邻半导体装置的重要元件之一。然而，在目前的制程中，所形成的浅沟槽隔离结构的隔离效果仍不尽理想，使得非挥发性记忆体装置可能会有漏电流、写入速率低等问题。
发明内容
本发明的目的是在于提供一种沟槽隔离结构及其形成方法，以避免在沟槽隔离结构中形成空隙，可降低漏电流的发生。
为此，在本发明一实施例中，提供一种沟槽隔离结构及其形成方法，该方法包括：提供一基板；在该基板中形成一沟槽；在该沟槽中顺应性地形成一第一绝缘层覆盖该沟槽；在该第一绝缘层上顺应性地形成一氮化物衬层；在该氮化物衬层上形成一第二绝缘层，且填满该沟槽；蚀刻该第二绝缘层，使得该第二绝缘层的上表面低于或等于该基板的上表面；以及在该第二绝缘层上形成一第三绝缘层覆盖第二绝缘层，其与该第一绝缘层、该氮化物衬层及该第二绝缘层形成一沟槽隔离结构。
在本发明另一实施例中，提供一种沟槽隔离结构，包括：一基板，该基板中具有一沟槽；以及一隔离结构，位于该沟槽中，该隔离结构包括：一第一绝缘层，顺应性地覆盖该沟槽；一氮化物衬层，顺应性地覆盖该第一绝缘层；一第二绝缘层，位于该氮化物衬层上，且填入该沟槽；以及一第三绝缘层，位于该第二绝缘层上，其中该第二绝缘层的上表面低于或等于该基板的上表面。
本发明提供的沟槽隔离结构及其形成方法，可避免位元线短路，进而改善低写入速率的问题，以及降低漏电流的发生，提高了整体上的优良率。
附图说明
以下附图仅旨在于对本发明做示意性说明和解释，并不限定本发明的范围。其中：
图1显示在本发明一实施例的沟槽隔离结构的形成方法的流程图。
图2～9显示在一实施例中根据图1的方法所形成的沟槽隔离结构在各个制造阶段的剖面图。
图10显示在不同的实施例中的沟槽隔离结构中的孔洞数量。
主要元件标号说明：
102、104、106、108、110、112、114～步骤；
200～基板；
202～沟槽；
204～硬罩幕层；
206～第一绝缘层；
208～氮化物衬层；
210～第二绝缘层；
210a～第二绝缘层的上表面；
200a～基板的上表面；
212～第三绝缘层；
214～通道氧化物层；
216～浮动闸极层。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。
以下依本发明的不同特征举出数个不同的实施例。本发明中特定的元件及安排为了简化，但本发明并不以这些实施例为限。举例而言，于第二元件上形成第一元件的描述可包括第一元件与第二元件直接接触的实施例，亦包括具有额外的元件形成在第一元件与第二元件之间、使得第一元件与第二元件并未直接接触的实施例。此外，为简明起见，本发明在不同例子中以重复的元件符号及/或字母表示，但不代表所述各实施例及/或结构间具有特定的关系。
图1显示在本发明一实施例中，形成沟槽隔离结构的方法流程图。
图2至9则显示在一实施例中根据图1的方法所形成的沟槽隔离结构在各个制造阶段的剖面图。
参照图1、2，在步骤102中，提供基板200。基板200例如包括硅基板。参照图1、3，在步骤104中，在基板200中形成沟槽202。在一实施例中，可先在基板200上形成硬罩幕层204，而后依序蚀刻硬罩幕层204及基板200，以形成沟槽202。上述蚀刻制程可为干蚀刻制程，如电浆蚀刻制程或反应性离子蚀刻制程。硬罩幕层204例如为氮化硅层。硬罩幕层204下可更包括一垫氧化层(图中未显示)。
参照图1、4，在步骤106中，在沟槽202中顺应性地形成第一绝缘层206覆盖沟槽202。在一实施例中，第一绝缘层206的形成可利用热氧化制程或化学气相沉积制程，例如以高温氧化(hightemperatureoxidation；HTO)法所形成的氧化硅层。第一绝缘层的厚度可为沟槽宽度的0.5％至30％。
参照图1、5，在步骤108中，在第一绝缘层206上顺应性地形成氮化物衬层208。在一实施例中，氮化物衬层208是以去耦合电浆氮化法(decoupled-plasma-nitridation)形成，其厚度可为沟槽宽度的1％至5％。参照图1、6，在步骤110中，在氮化物衬层208上形成第二绝缘层210且填满沟槽202。在一实施例中，第二绝缘层210包括旋涂玻璃(spinonglass；SOG)层。第二绝缘层210的形成例如包括利用沉积制程、回火制程、及化学机械研磨制程。第二绝缘层210的厚度可为沟槽深度的60％至100％。
参照图1、7，在步骤112中，蚀刻第二绝缘层210。应注意的是，蚀刻后的第二绝缘层210的上表面210a低于或等于基板200的上表面200a。在一较佳实施例中，第二绝缘层的上表面低于基板的上表面。上述蚀刻的步骤可利用湿蚀刻制程，如浸洗蚀刻(immersionetching)或喷洒蚀刻(sprayetching)。
参照图1、8，在步骤114中，在第二绝缘层210上形成第三绝缘层212，其与第一绝缘层206、氮化物衬层208及第二绝缘层210形成沟槽隔离结构。在一实施例中，第三绝缘层212包括沉积高密度电浆(highdensityplasma；HDP)氧化物层，以及对该HDP层进行化学机械研磨制程，以暴露出硬罩幕层204。第三绝缘层的厚度D例如可为沟槽深度的30％至100％。在上述沟槽隔离结构中，由于氮化物衬层208形成于第一绝缘层206(例如为HTO层)及第二绝缘层210(例如为SOG层)之间，故可减少第一绝缘层206及第二绝缘层210之间的应力，因而减少沟槽隔离结构中的孔洞。
参照图9，以例如湿蚀刻的方式移除图8的硬罩幕层204后，对第三绝缘层212进行回蚀刻(pullbacketching)步骤，以减少其尺寸。回蚀刻的步骤例如为：在氢氟酸(HF)中加入铵而形成缓冲容易(BHF)，借此对第三绝缘层进行蚀刻。此制程的优点包刻蚀刻步骤较稳定且易于控制。在回蚀刻步骤中，第三绝缘层212的体积会向内、向下减少，但仍位于基板200的沟槽上方。在一些实施例中，可重复进行多次回蚀刻步骤，以达到欲得的第三绝缘层212的尺寸。回蚀刻步骤后的第三绝缘层的厚度例如介于70埃至150埃，但并非以此为限。而后，在沟槽202以外的基板200的上表面200a形成通道氧化物层214。通道氧化物层的形成例如利用常压或低压化学气相沉积法，其厚度例如介于70埃至120埃。最后，形成浮动闸极层216，覆盖在通道氧化物层214及第三绝缘层212上，如图9所示。浮动闸极层216例如为以化学气相沉积形成的多晶硅层。
应注意的是，在本发明一些实施例中的沟槽隔离结构中，第二绝缘层的上表面大抵低于或等于基板的上表面，因此，在其上的第三绝缘层可更稳固的维持在沟槽中。相反的，若第二绝缘层的上表面高于基板的上表面，第二绝缘层上的第三绝缘层容易在进行化学机械研磨的过程中整个被拔除，导致浮动闸极层直接覆盖于第二绝缘层上，而造成元件的短路。
参照图9，在本发明一实施例中，提供一种沟槽隔离结构，包括：基板200，基板200中具有沟槽202；以及隔离结构，位于沟槽200中。隔离结构包括：第一绝缘层206，顺应性地覆盖沟槽202；氮化物衬层208，顺应性地覆盖第一绝缘层206；第二绝缘层210，位于氮化物衬层208上，且填入沟槽202；以及第三绝缘层212，位于第二绝缘层210上，其中第二绝缘层210的上表面210a低于或等于基板200的上表面200a。此外，在沟槽202以外的基板200的上表面200a更包括通道氧化物层214，且在通道氧化物层214及第三绝缘层212上更覆盖有浮动闸极层216。
在上述实施例中，沟槽隔离结构包括第一绝缘层206、氮化物衬层208、位于氮化物衬层208上的第二绝缘层210以及第三绝缘层212。其中，第一绝缘层206例如为HTO层，第二绝缘层例如为SOG层，第三绝缘层例如为HDP层。一般而言，可将HDP层直接作为沟槽隔离结构。然而，随着半导体装置尺寸的缩小，HDP材料难以填入较小的沟槽中，故改以SOG层填入沟槽作为沟槽隔离结构的一部分。然而，若直接以SOG材料作为沟槽隔离结构，则在回蚀刻步骤时会有SOG材料的蚀刻速率难以控制的问题。因此，在本发明一些实施例中，提供一种沟槽隔离结构，同时兼具SOG层及HDP层，且可应用于尺寸较小的装置上。此外，在上述沟槽隔离结构中，第一绝缘层及第二绝缘层之间具有氮化物衬层。
经实验发现，若对第一绝缘层进行一密化(densify)步骤，以使第一绝缘层的结构较为紧密，并减少位元件短路的情形。然而，如图10所示，在密化步骤后所形成沟槽隔离结构中会具有大量的孔洞。参照图10，在以HTO层作为第一绝缘层的实施例中，若对HTO层进行密化制程后再于HTO层上形成SOG层时，所形成的沟槽隔离结构会具有大量的孔洞。推测可能的原因为密化后的HTO层材质较硬、SOG层的材质较软，两者的贴合能力不佳，导致介面间具有较大的应力，故容易造成孔洞的形成。这些沟槽隔离结构中的孔洞会导致元件的待机电流(standbycurrent)提高。此外，如图10所示，若在密化后的HTO层及SOG层之间形成氮化物衬层时，虽可稍微降低孔洞的形成，但效果仍不显著。
因此，在本发明各实施例中，较佳不进行密化步骤，而利用如去耦合电浆氮化法在HTO层上形成氮化物衬层，而后再形成SOG层。此制程可增进各层间的贴合能力，并释放材料之间的应力，进而大幅降低沟槽隔离结构中孔洞的形成，避免高待机电流的产生。此外，更可通过对SOG层进行较深的蚀刻(SOG层的上表面低于或等于基板的上表面)来改善位元线短路的问题。
经实验发现，若SOG层的上表面较高时(蚀刻较少)，会有位元线短路(bitlinetobitlineshort)的问题。推测可能的原因为当SOG层的表面较高时，其上形成的HDP层(第三绝缘层)较容易在研磨步骤中一并被移除，导致后续形成的浮动闸极层直接位于SOG层上，造成元件的短路。因此，在本发明一些实施例中，对SOG层进行较深的蚀刻，可使得HDP层延伸进入基板的沟槽中，借此避免HDP层在后续制程中被移除。因此，在此实施例中，SOG层具有较低的上表面，故可避免位元线短路，进而改善低写入速率的问题。此外，氮化物衬层则可避免孔洞的产生，故也可降低漏电流的发生。
下表1比较以不同方法形成的沟槽隔离结构的孔洞数目、失效比例及优良率。参照表1，当所形成的沟槽隔离结构包括没有进行密化步骤的HTO层、氮化物衬层、蚀刻较深的SOG层及HDP层(如图9所示结构)，其可具有最少的孔洞及最少的位元线短路，故所形成的元件的漏电流及写入速率低的问题最少，整体优良率也最高。
表1
以上所述仅为本发明示意性的具体实施方式，并非用以限定本发明的范围。任何本领域的技术人员，在不脱离本发明的构思和原则的前提下所作的等同变化与修改，均应属于本发明保护的范围。

Claims (14)

1.一种沟槽隔离结构的形成方法，其特征在于，该沟槽隔离结构的形成方法包括：
提供一基板；
在该基板中形成一沟槽；
在该沟槽中顺应性地形成一第一绝缘层覆盖该沟槽；
在该第一绝缘层上顺应性地形成一氮化物衬层；
在该氮化物衬层上形成一第二绝缘层，且填满该沟槽；
蚀刻该第二绝缘层，使得该第二绝缘层的上表面低于或等于该基板的上表面；以及
在该第二绝缘层上形成一第三绝缘层覆盖第二绝缘层，其与该第一绝缘层、该氮化物衬层及该第二绝缘层形成一沟槽隔离结构。
2.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，该第一绝缘层为一高温氧化层。
3.如权利要求2所述的沟槽隔离结构的形成方法，其特征在于，该高温氧化层为氧化硅层。
4.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，该第二绝缘层为一旋涂玻璃层。
5.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，该第三绝缘层为一高密度电浆氧化物层。
6.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，该氮化物衬层以去耦合电浆氮化法形成。
7.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，在形成该沟槽之前，更包括在该基板上形成一硬罩幕层，且形成该沟槽的步骤，包括依序蚀刻该硬罩幕层及该基板，以在该基板上形成一沟槽。
8.如权利要求7所述的沟槽隔离结构的形成方法，其特征在于，该硬罩幕为氮化硅层。
9.如权利要求7所述的沟槽隔离结构的形成方法，其特征在于，更包括：
在形成该第三绝缘层之后，移除该硬罩幕；
之后，对该第三绝缘层进行一回蚀刻步骤，以减少其尺寸；以及
在该沟槽以外的该基板的上表面形成一通道氧化物层，形成一浮动闸极层，覆盖在该通道氧化物层及该第三绝缘层上。
10.一种沟槽隔离结构，其特征在于，该沟槽隔离结构包括：
一基板，该基板中具有一沟槽；以及
一隔离结构，位于该沟槽中，该隔离结构包括：
一第一绝缘层，顺应性地覆盖该沟槽；
一氮化物衬层，顺应性地覆盖该第一绝缘层；
一第二绝缘层，位于该氮化物衬层上，且填入该沟槽；以及
一第三绝缘层，位于该第二绝缘层上，其中该第二绝缘层的上表面低于或等于该基板的上表面。
11.如权利要求10所述的沟槽隔离结构，其特征在于，该第一绝缘层为一高温氧化层。
12.如权利要求11所述的沟槽隔离结构，其特征在于，该高温氧化层为氧化硅层。
13.如权利要求10所述的沟槽隔离结构，其特征在于，该第二绝缘层为一旋涂玻璃层。
14.如权利要求10所述的沟槽隔离结构，其特征在于，该第三绝缘层为一高密度电浆氧化物层。
CN201210294451.1A 2012-08-17 2012-08-17 沟槽隔离结构及其形成方法 Active CN103594414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210294451.1A CN103594414B (zh) 2012-08-17 2012-08-17 沟槽隔离结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210294451.1A CN103594414B (zh) 2012-08-17 2012-08-17 沟槽隔离结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103594414A CN103594414A (zh) 2014-02-19
CN103594414B true CN103594414B (zh) 2016-05-04

Family

ID=50084499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210294451.1A Active CN103594414B (zh) 2012-08-17 2012-08-17 沟槽隔离结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103594414B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991363B1 (en) * 2017-07-24 2018-06-05 Globalfoundries Inc. Contact etch stop layer with sacrificial polysilicon layer
CN110364476B (zh) * 2018-04-09 2022-03-22 无锡华润上华科技有限公司 一种半导体器件的制造方法
CN109935168B (zh) * 2019-03-27 2021-02-26 京东方科技集团股份有限公司 一种衬底基板及其制备方法、阵列基板以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475875B1 (en) * 2001-07-09 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer
CN1392603A (zh) * 2001-06-18 2003-01-22 矽统科技股份有限公司 改善浅沟槽隔离区的漏电流和崩溃电压的方法
CN1610089A (zh) * 2003-10-21 2005-04-27 上海宏力半导体制造有限公司 改善微笑效应的浅沟渠隔离结构的制造方法
CN101369552A (zh) * 2007-08-16 2009-02-18 联华电子股份有限公司 浅沟槽隔离结构的保护方法及应用于其的保护层
CN102651333A (zh) * 2011-02-28 2012-08-29 华邦电子股份有限公司 沟槽隔离结构的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856315B1 (ko) * 2007-06-22 2008-09-03 주식회사 동부하이텍 반도체 소자의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392603A (zh) * 2001-06-18 2003-01-22 矽统科技股份有限公司 改善浅沟槽隔离区的漏电流和崩溃电压的方法
US6475875B1 (en) * 2001-07-09 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer
CN1610089A (zh) * 2003-10-21 2005-04-27 上海宏力半导体制造有限公司 改善微笑效应的浅沟渠隔离结构的制造方法
CN101369552A (zh) * 2007-08-16 2009-02-18 联华电子股份有限公司 浅沟槽隔离结构的保护方法及应用于其的保护层
CN102651333A (zh) * 2011-02-28 2012-08-29 华邦电子股份有限公司 沟槽隔离结构的制造方法

Also Published As

Publication number Publication date
CN103594414A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN101506957B (zh) 用于制造鳍式场效应晶体管的系统及方法
CN107946193B (zh) 三维存储结构制作方法、存储结构、存储器及电子设备
CN103367317A (zh) 半导体器件、其制造方法以及包括其的系统
KR20120019917A (ko) 반도체 장치의 제조방법
CN102280402A (zh) 刻蚀和填充深沟槽的方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN103299424A (zh) 无需使用cmp工艺去除soi衬底上硬掩模的结构和方法
CN103594414B (zh) 沟槽隔离结构及其形成方法
CN101026123A (zh) 形成半导体装置的隔离结构的方法
CN101996999A (zh) 一种具有扩展型沟槽的dram结构及其制作方法
CN105514046A (zh) 分栅快闪存储器的制造方法
CN105702621B (zh) 一种形成硅外延层的方法
CN100394586C (zh) 分离栅极快闪元件与其制造方法
CN105575968B (zh) 一种嵌入式闪存及其制备方法、电子装置
CN103943621B (zh) 浅沟槽隔离结构及其形成方法
CN101375387A (zh) 填充高纵横比沟槽隔离区的方法和所得的结构
CN107731834A (zh) 一种用于3d nand的核心区层间绝缘氧化层cmp方法
CN107437549B (zh) 一种半导体器件及其制作方法、电子装置
CN101154632B (zh) 快闪存储器件的制造方法
CN105633021A (zh) 半导体元件的制造方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN101651097B (zh) 非挥发性存储单元及其制造方法
CN106611709B (zh) 一种半导体器件及其制备方法、电子装置
CN101399234A (zh) 制作快闪存储器的方法
CN105336590A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant