CN101651097B - 非挥发性存储单元及其制造方法 - Google Patents

Abstract

本发明提出一种非挥发性存储单元及其制造方法，该方法包含提供一半导体基板，该半导体基板依序地具有一导电层和一间隙壁层；于该间隙壁层与该导电层中界定出至少一沟槽；于该沟槽的底部形成一第一氧化层；于该沟槽的侧壁，该第一氧化层上方以及该间隙壁层上方形成一介电层；于该沟槽内形成一第一多晶硅层；以及去除该间隙壁层上方的介电层，以形成本发明的非挥发性存储单元的基本结构。

Description

非挥发性存储单元及其制造方法

技术领域

本发明是关于一种非挥发性存储单元及其制造方法，特别是关于一种垂直式双位的NAND存储单元及其制造方法。 

背景技术

闪存(Flash)是非挥发性存储器中的主流，主要区分为NOR Flash和NAND Flash两种，其中NAND Flash因为其高密度及高写入速度，特别适合用于大量的数据储存，近年来随着各种便携式多媒体储存器的兴起，NANDFlash的市场需求量大增，因此产业上对制程技术不断地研究和改良，以微缩组件尺寸并提高产品可靠度。 

传统的存储结构是在硅基板上形成平面存储单元，必须根据所设计的层数不断重复制程，因此会出现因为制程增加而不易降低成本的难题，目前已开发出垂直式的闪存单元结构及制程，以增加存储单元密度进而提升集成电路之集成度。此外，将分别的二位储存于一存储单元内(twin bit flash)，所提供的存储架构将具备成本低，写入/读取的速度快，以及密度高的优点。 

请参照图1，其为已知技术的一非挥发性存储单元的示意图(其为一垂直式双位的NAND存储单元)，包含一个多晶硅控制栅极17和两个多晶硅浮动栅极11，每一浮动栅极11顶端具有氮化硅间隙壁12，控制栅极17和浮动栅极11间具有氧化氮化氧化物(ONO)介电层16，控制栅极17和硅基板10间具有氧化层13，以及浮动栅极11与硅基板10间具有氧化物通道14。此种存储单元结构的制程步骤主要包含：提供具有至少二多晶硅浮动栅极11作为间隔物的硅基板10，且于每一浮动栅极11顶端具有氮化硅间隙壁12；于沟槽底部、侧壁及间隙壁12上方沉积ONO介电层，再进行各向异性蚀刻以留下沟槽侧壁的ONO介电层16；沉积氧化层13于沟槽底部；沉积多晶硅控制栅极17于沟槽内；以及进行多晶硅控制栅极17的回蚀、沉积、研磨等等。 然而，上述已知技术的垂直式双位NAND存储单元的制造方法，干蚀刻ONO介电层16的步骤中易于侧壁角落产生氮化硅残留，且制造出的存储单元会有栅极氧化层13较薄区域产生的问题，因而影响组件的电性和稳定度。 

有鉴于此，申请人遂经悉心试验与研究，并一本锲而不舍之精神，终于构思出本案一种非挥发性存储单元及其制造方法，以克服已知技术之诸多缺失。 

发明内容

本发明的目的在于提供一种非挥发性存储单元的制造方法，包含下列步骤：提供一半导体基板，该半导体基板依序地具有一导电层和一间隙壁层；于该间隙壁层与该导电层中界定出至少一沟槽；于该沟槽的底部形成一第一氧化层；于该沟槽的侧壁，该第一氧化层上方以及该间隙壁层上方形成一介电层；于该沟槽内形成一第一多晶硅层；以及去除该间隙壁层上方的介电层。 

在上述方法中，在去除该间隙壁层上方的介电层的步骤后，可再包含下列步骤：于该第一多晶硅层上方形成一第二氧化层；于该第二氧化层上方及该间隙壁层上方形成一第二多晶硅层；去除该间隙壁层上方的第二多晶硅层(例如利用平坦化研磨技术，CMP)；去除该间隙壁层以曝露出该导电层与该沟槽的侧壁的部分介电层；于该暴露出的部分介电层，该第二多晶硅层上方以及该暴露出的导电层上方形成一氮化硅层；去除该第二多晶硅层上方以及该暴露出的导电层上方的氮化硅层；去除该第二多晶硅层，以及蚀刻该导电层以间隔出每一非挥发性存储单元。此外，在形成该第一多晶硅层的步骤后，可利用CMP将该第一多晶硅层磨平停至介电层位置。 

根据上述的构想，该导电层与该半导体基板间还包含一氧化物通道，而该间隙壁层是由氮化硅所构成，且该介电层为一氧化-氮化-氧化(ONO)层。 

此外，该导电层较佳是由多晶硅所构成，并形成每一非挥发性存储单元的二个浮动栅极，且该第一多晶硅层为每一非挥发性存储单元的控制栅极。 

本发明的另一目的在于提供一种非挥发性存储单元的制造方法，包含下列步骤：提供一半导体基板，该半导体基板上具有至少二间隔物，且每一间 隔物之顶部具有一间隙壁；于该半导体基板上形成一第一氧化层；于该第一氧化层上方形成一介电层并覆盖该至少二间隔物；于该至少二间隔物之间形成一第一多晶硅层；回蚀该第一多晶硅层以调整该第一多晶硅层的高度；以及去除该至少二间隔物顶部的介电层。 

于上述方法中，在去除该至少二间隔物之顶部之介电层的步骤后，可再包含下列步骤：于该第一多晶硅层上方形成一第二氧化层；于该第二氧化层上方及该至少二间隔物上方形成一第二多晶硅层；去除该至少二间隔物上方的第二多晶硅层；去除该间隙壁并蚀刻该至少二间隔物，以曝露出部分介电层；于该暴露出的部分介电层，该至少二间隔物上方以及该第二多晶硅层上方形成一氮化硅层；去除该至少二间隔物上方以及该第二多晶硅层上方的氮化硅层；去除该第二多晶硅层，以及蚀刻该至少二间隔物以间隔出每一非挥发性存储单元。 

根据上述的构想，该间隔物与该半导体基板间还包含一氧化物通道，该间隙壁是由氮化硅所构成，且该介电层为一ONO介电层。 

此外，该间隔物较佳是由多晶硅所构成，并作为每一非挥发性存储单元的二个浮动栅极，而该第一多晶硅层为该非挥发性存储单元之控制栅极。 

本发明的另一目的在于提供一种非挥发性存储单元，其包含具有至少二间隔物的一半导体基板，每一间隔物的顶部具有一间隙壁，一第一氧化层位于该半导体基板上，一第一多晶硅层位于该至少二间隔物之间，以及一介电层位于该第一氧化层与该第一多晶硅层之间以及该至少二间隔物和该第一多晶硅层之间。 

根据上述的构想，该非挥发性存储单元可还包含一第二氧化层位于该第一多晶硅层上方，以及一氧化物通道位于该半导体基板与该至少二间隔物之间。 

根据上述的构想，该间隙壁是由氮化硅所构成，且该介电层为一ONO介电层。 

此外，该至少二间隔物较佳是由多晶硅所构成，并作为该非挥发性存储单元的浮动栅极，而该第一多晶硅层为该非挥发性存储单元的控制栅极。 

在已知技术中，是在具有至少二多晶硅浮动栅极作为间隔物的硅基板上先沉积ONO介电层，接着进行各向异性蚀刻以留下沟槽侧壁的ONO介电层，再于沟槽内依序沉积氧化层和控制栅极层；而本发明提供的存储单元制造方法，则是于该具有至少二间隔物的半导体基板上(即沟槽的底部)先平整地沉积一第一氧化层，再于沟槽的侧壁、该第一氧化层上方以及该间隙壁层上方沉积介电层，并接着沉积控制栅极层后，再进行间隔物上方的介电层的去除，如此一来可改善已知技术中发生栅极氧化层较薄区域的问题，同时也能避免已知技术中在初步制程进行干蚀刻以留下沟槽侧壁的介电层时，易于侧壁角落产生氮化硅残留的缺点。 

通过下列的图式及具体实施例的详细说明，可以更深入的了解本发明。 

附图说明

图1：已知技术的一非挥发性存储单元的示意图； 

图2(A)至图2(M)：本发明的非挥发性存储单元的制造方法的实施例的示意图；以及 

图3：本发明的非挥发性存储单元的实施例的示意图。 

具体实施方式

以下利用图2(A)至图2(M)来说明本发明的非挥发性存储单元的制造方法的实施例。 

首先请参照图2(A)，提供一半导体基板20，该半导体基板20例如为一硅基板，于该半导体基板20上方形成一导电层21，并于该导电层21上方形成一间隙壁层22，其中该间隙壁层22可由氮化硅构成。 

接着请参照图2(B)，蚀刻部分的间隙壁层22与导电层21至该半导体基板20上方，以形成至少一沟槽25，如图所示，每一沟槽25包含沟槽的底部250与沟槽的侧壁251。 

接着请参照图2(C)，于该沟槽25的底部250形成一第一氧化层23，于此实施例中是以化学气相沉积(CVD)法平整地沉积一氧化层后，再蚀刻去除沟槽25的侧壁251上的氧化层以留下沟槽25的底部250上的第一氧化层23，因此沉积过程中不会破坏该半导体基板20，且该第一氧化层23相对于已知技术的栅极氧化层13将更为均匀，同时也可形成该导电层21与该半导体基板20间的氧化物通道24，值得注意的是，也可于该半导体基板20上方形成一导电层21的步骤前，即先于该半导体基板20与该导电层21中间形成该氧化物通道24，该氧化物通道24例如为一氧化硅通道。

接着请参照图2(D)至图2(F)，于该沟槽25的侧壁251、该第一氧化层23上方以及该间隙壁层22上方形成一介电层26之后，于沟槽25内的介电层26上方沉积一第一多晶硅层27，并回蚀(etching back)该第一多晶硅层27以调整该第一多晶硅层27的高度，且于回蚀步骤前可进行研磨该第一多晶硅层27以调整该第一多晶硅层27的高度的步骤，例如实施一CMP(平坦化研磨技术)将该第一多晶硅层27磨平停至介电层位置，最后实施各向异性蚀刻以去除该间隙壁层22上方之介电层26，即可形成如图2(F)所示，本发明的非挥发性存储单元的基本结构。 

在上述实施例中，该介电层26例如为一氧化-氮化-氧化(ONO)层，可利用热氧化法或CVD法依序沉积一氧化硅层、一氮化硅层及一氧化硅层。此外，该导电层21可由多晶硅构成，并用来作为每一非挥发性存储单元的二个浮动栅极，而该第一多晶硅层27则作为每一非挥发性存储单元的控制栅极。 

请参照图2(G)至图2(M)，在上述实施例中，在去除该间隙壁层22上方的介电层26之后，可再进行调整间隙壁层22的高度的步骤，包含：于该第一多晶硅层27上方形成一第二氧化层28，接着于该第二氧化层28上方及该间隙壁层22上方形成一第二多晶硅层29，并以研磨方式去除该间隙壁层22上方的第二多晶硅层29，如图2(I)所示，仅留下位于该沟槽25内的第二氧化层28上方的第二多晶硅层29；接下来，如图2(J)所示，蚀刻去除该间隙壁层22以曝露出该导电层21与该沟槽25的侧壁251上的部分介电层26，在此步骤中可以湿式蚀刻方式全面地清除间隙壁层22，接着如图2(K)至图2(M)所示，于该暴露出的部分介电层26、该第二多晶硅层29上方以及该暴露出的导电层21上方形成一氮化硅层220，再进行各向异性蚀刻去除该第二多晶硅层29上方以及该暴露出的导电层21上方的氮化硅层220，并 可调整氮化硅层220的高度(厚度)，从而形成存储单元高度经过调整的氮化硅间隙壁层22，最后蚀刻该第二多晶硅层29以及该导电层21，以间隔出每一非挥发性存储单元。 

请再参照图2(B)至图2(F)，在本发明的非挥发性存储单元的制造方法的另一实施例中，可直接提供具有至少二间隔物的半导体基板20，每一间隔物即由该导电层21所构成，其顶部具有氮化硅间隙壁层22，于该半导体基板20上形成一第一氧化层23，再于该第一氧化层23上方形成一介电层26并覆盖该至少二间隔物，于该至少二间隔物之间形成一第一多晶硅层27，并回蚀该第一多晶硅层27以调整该第一多晶硅层27的高度，最后去除该至少二间隔物的顶部的介电层26，即可形成本发明的非挥发性存储单元的基本结构，其中该至少二间隔物作为非挥发性存储单元的浮动栅极，而该第一多晶硅层27为该非挥发性存储单元的控制栅极。 

请再参照图2(G)至图2(M)，在上述实施例中，在去除该至少二间隔物的顶部的介电层26的步骤后，可再进行调整间隙壁层22的高度的步骤，包含：于该第一多晶硅层27上方形成一第二氧化层28；于该第二氧化层28上方及该至少二间隔物上方形成一第二多晶硅层29；去除该至少二间隔物上方的第二多晶硅层29；去除该间隙壁层22并蚀刻该至少二间隔物以曝露出部分介电层26；于该暴露出的部分介电层26、该至少二间隔物上方以及该第二多晶硅层29上方形成一氮化硅层220；去除该至少二间隔物上方以及该第二多晶硅层29上方的氮化硅层220；以及蚀刻该第二多晶硅层29以及该至少二间隔物，以间隔出每一非挥发性存储单元。 

请参照图3，其为本发明的非挥发性存储单元的一个实施例的示意图，其包含一半导体基板20，该半导体基板20上具有至少二间隔物21，且每一间隔物21的顶部具有一间隙壁层22，一第一氧化层23位于该半导体基板20上，一第一多晶硅层27位于该至少二间隔物21之间，以及一介电层26，其位于该第一氧化层23与该第一多晶硅层27之间以及该至少二间隔物21和该第一多晶硅层27之间。 

在上述实施例中，该非挥发性存储单元可还包含一第二氧化层28位于该第一多晶硅层27上方，以及一氧化物通道24位于该半导体基板20与该至少 二间隔物21之间。 

在上述实施例中，该间隙壁层22可由氮化硅构成，该介电层26为一ONO介电层。此外，该至少二间隔物21可为多晶硅导电层，用以作为该非挥发性存储单元的二个浮动栅极，而该第一多晶硅层27为该非挥发性存储单元的控制栅极。 

虽然本发明通过上述若干优选实施例被公开如上，但是其并非用来限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，应当可以作出一些更改与修饰，因此本发明的保护范围应当以下文的权利要求所限定为准。 

Claims (20)

1.一种非挥发性存储单元的制造方法，其特征在于，包含下列步骤：

(a)提供一半导体基板，且该半导体基板上依序地具有一导电层和一间隙壁层；

(b)于该间隙壁层与该导电层中界定出至少一沟槽；

(c)于该沟槽的底部形成一第一氧化层；

(d)于该沟槽的侧壁，该第一氧化层上方以及该间隙壁层上方形成一介电层；

(e)于该沟槽内形成一第一多晶硅层；及

(f)去除该间隙壁层上方的该介电层。

2.根据权利要求1所述的方法，其特征在于，在所述步骤(f)之后还包含下列步骤：

(g)于该第一多晶硅层上方形成一第二氧化层；

(h)于该沟槽内的该第二氧化层上方形成一第二多晶硅层；

(i)去除该间隙壁层以曝露出该导电层与该沟槽侧壁的部分该介电层；

(j)于该曝露出的部分介电层，该第二多晶硅层上方以及该暴露出的导电层上方形成一氮化硅层；

(k)去除该第二多晶硅层上方以及该曝露出的导电层上方的该氮化硅层；及

(l)蚀刻该第二多晶硅层以及该导电层，以间隔出每一非挥发性存储单元。

3.根据权利要求2所述的方法，其特征在于，该导电层与该半导体基板间包含一氧化物通道。

4.根据权利要求1所述的方法，其特征在于，该间隙壁层是由氮化硅所构成。 

5.根据权利要求1所述的方法，其特征在于，该导电层是由多晶硅所构成，并形成该非挥发性存储单元的浮动栅极。

6.根据权利要求1所述的方法，其特征在于，该第一多晶硅层为该非挥发性存储单元的控制栅极。

7.根据权利要求1所述的方法，其特征在于，该介电层为一氧化-氮化-氧化层。

8.根据权利要求1所述的方法，其特征在于，在所述步骤(e)和所述步骤(f)之间还包含下列步骤：

(e1)调整该第一多晶硅层的高度。

9.一种非挥发性存储单元的制造方法，其特征在于，包含下列步骤：

(a)提供一半导体基板，该半导体基板上具有至少二间隔物，且每一该间隔物的顶部具有一间隙壁层；

(b)于该半导体基板上形成一第一氧化层；

(c)于该第一氧化层上方形成一介电层并覆盖该至少二间隔物；

(d)于该至少二间隔物之间形成一第一多晶硅层；

(e)调整该第一多晶硅层的高度；及

(f)去除该至少二间隔物的顶部的该介电层。

10.根据权利要求9所述的方法，其特征在于，于所述步骤(f)之后还包含下列步骤：

(g)于该第一多晶硅层上方形成一第二氧化层；

(h)于该第二氧化层上方及该至少二间隔物上方形成一第二多晶硅层；

(i)去除该至少二间隔物上方的该第二多晶硅层；

(j)去除该间隙壁层并蚀刻该至少二间隔物，以曝露出部分该介电层；

(k)于该曝露出的部分介电层，该至少二间隔物上方以及该第二多晶硅层上方形成一氮化硅层； 

(l)去除该至少二间隔物上方以及该第二多晶硅层上方之该氮化硅层；及

(m)蚀刻该第二多晶硅层以及该至少二间隔物，以间隔出每一非挥发性存储单元。

11.根据权利要求10所述的方法，其特征在于，该间隔物与该半导体基板间包含一氧化物通道。

12.根据权利要求9所述的方法，其特征在于，该间隙壁层是由氮化硅所构成。

13.根据权利要求9所述的方法，其特征在于，该至少二间隔物为该非挥发性存储单元的浮动栅极，且该第一多晶硅层为该非挥发性存储单元的控制栅极。

14.根据权利要求9所述的方法，其特征在于，该介电层为一氧化-氮化-氧化层。

15.一种非挥发性存储单元，其特征在于，包含：

一半导体基板，该半导体基板上具有至少二间隔物，且每一该间隔物的顶部具有一间隙壁层；

一第一氧化层，位于该半导体基板上；

一第一多晶硅层，位于该至少二间隔物之间；及

一介电层，位于该第一氧化层与该第一多晶硅层之间，以及该至少二间隔物和该第一多晶硅层之间。

16.根据权利要求15所述的非挥发性存储单元，其特征在于，还包含：

一第二氧化层，位于该第一多晶硅层上方。

17.根据权利要求16所述的非挥发性存储单元，其特征在于，还包含：

一氧化物通道，位于该半导体基板与该至少二间隔物之间。

18.根据权利要求17所述的非挥发性存储单元，其特征在于，该间隙壁 层是由氮化硅所构成。

19.根据权利要求18所述的非挥发性存储单元，其特征在于，该至少二间隔物为该非挥发性存储单元的浮动栅极，且该第一多晶硅层为该非挥发性存储单元的控制栅极。

20.根据权利要求19所述的非挥发性存储单元，其特征在于，该介电层为一氧化-氮化-氧化层。 

Images