CN104617217B - 电阻式非挥发性存储器装置及其制作方法 - Google Patents

电阻式非挥发性存储器装置及其制作方法 Download PDF

Info

Publication number
CN104617217B
CN104617217B CN201310535519.5A CN201310535519A CN104617217B CN 104617217 B CN104617217 B CN 104617217B CN 201310535519 A CN201310535519 A CN 201310535519A CN 104617217 B CN104617217 B CN 104617217B
Authority
CN
China
Prior art keywords
mask
resistance
layer
nonvolatile memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310535519.5A
Other languages
English (en)
Other versions
CN104617217A (zh
Inventor
吴伯伦
沈鼎瀛
李彦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201310535519.5A priority Critical patent/CN104617217B/zh
Publication of CN104617217A publication Critical patent/CN104617217A/zh
Application granted granted Critical
Publication of CN104617217B publication Critical patent/CN104617217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种电阻式非挥发性存储器装置及其制作方法,该制作方法包括:提供一基底,其中基底上包括一下电极层、一电阻转换层、一上电极层和一第一罩幕;形成一层间介电层于基底上方;形成一第二罩幕于层间介电层上;利用第二罩幕作为蚀刻罩幕,蚀刻层间介电层,以形成一开口,其暴露第一罩幕;形成一间隙壁层于开口的底部和侧壁上;移除开口底部上的部分间隙壁层;进行一等向性蚀刻,移除开口中的部分第一罩幕。本发明可解决电阻式非挥发性存储装置的制造工艺相关的问题,获得较佳的可靠度。

Description

电阻式非挥发性存储器装置及其制作方法
技术领域
本发明涉及一种半导体装置及其制作方法,特别是关于一种电阻式非挥发性存储器装置及其制作方法。
背景技术
近年来,手机、数码相机和MP3随身听等消费性电子产品逐渐流行,使得非挥发性存储器需求量大增。目前市场上的非挥发性存储器仍以快闪式存储器(Flash Memory)为主流,但其有操作电压大、操作速度慢、数据保存性差等缺点,限制快闪式存储器未来的发展。
目前已有许多新式非挥发性存储器材料和装置正被积极研发中,包括磁性随机存储器(MRAM)、相变化存储器(OUM)和电阻式存储器(RRAM)等。其中电阻式非挥发性存储器具有功率消耗低、操作电压低、写入抹除时间短、耐久度长、记忆时间长、非破坏性读取、多状态记忆、装置工艺简单及可微缩性等优点。
根据上述,业界需要一电阻式非挥发性存储器装置及相关制作方法,可解决制造工艺相关的问题,以得到较佳的可靠度。
发明内容
本发明要解决的技术问题是:提供一种电阻式非挥发性存储器装置及其制作方法,以解决上述电阻式非挥发性存储装置的相关工艺问题。
本发明的技术解决方案包括:提供一种电阻式非挥发性存储器装置的制作方法,包括:提供一基底,其中基底上包括一下电极层、一电阻转换层、一上电极层和一第一罩幕;形成一层间介电层于基底上方;形成一第二罩幕于层间介电层上;利用第二罩幕作为蚀刻罩幕,蚀刻层间介电层,以形成一开口,其暴露第一罩幕;形成一间隙壁层于开口的底部和侧壁上;移除开口底部上的部分间隙壁层;进行一等向性蚀刻工艺,移除开口中的第一罩幕。
本发明提供一种电阻式非挥发性存储器装置,包括:一基底;一下电极层、一电阻转换层和一上电极层,位于基底上;一第一罩幕,位于上电极层上;一层间介电层,位于第一罩幕和基底上;一开口,贯穿层间介电层和第一罩幕,暴露上电极层;一间隙壁,位于开口中,且在第一罩幕上方的部分开口侧壁上;及一导电插塞,位于开口中。
通过本发明可以解决电阻式非挥发性存储装置的制造工艺相关的问题,获得较佳的可靠度。
附图说明
图1A~图1D揭示一电阻式非挥发性存储器的制作中间阶段的剖面图。
图2显示上述图1A~图1D电阻式非挥发性存储器的电流电压曲线图。
图3A~图3D描述一电阻式非挥发性存储器装置的制作中间阶段的剖面图。
图4显示图1A~图1D电阻式非挥发性存储器装置和图3A~3D电阻式非挥发性存储器装置累积分布函数和漏电流的关系图。
图5显示一电阻式非挥发性存储器装置的制作中间阶段的剖面图。
图6A~图6G显示本发明一实施例电阻式非挥发性存储器装置制作中间阶段的剖面图。
主要元件标号说明
102~基底 104~下电极层
106~电阻转态层 108~上电极层
110~第一罩幕 112~阻障层
114~层间介电层 116~第二罩幕
118~开口 120~衬层
122~导电插塞 302~基底
304~下电极层 306~电阻转态层
308~上电极层 310~第一罩幕
312~阻障层 314~层间介电层
316~第二罩幕 318~开口
318’~开口 319~间隙壁层
319’~间隙壁 320~衬层
322~导电插塞
具体实施方式
以下详细讨论实施本发明的实施例。可以理解的是,实施例提供许多可应用的发明概念,其可以较广的变化实施。所讨论的特定实施例仅用来发明使用实施例的特定方法,而不用来限定发明的范畴。为让本发明的特征能更明显易懂,下文特举实施例,并配合所附图式,作详细说明如下:
以下根据图1A~图1D揭示一电阻式非挥发性存储器装置的制作方法。首先,请参照图1A,提供一基底102,依序形成一下电极层104、一电阻转态层106和一上电极层108于基底102上。接着,形成第一罩幕110于上电极层108上。以第一罩幕110作为一蚀刻罩幕,进行一蚀刻工艺,图案化下电极层104、电阻转态层106和上电极层108。请参照图1B,顺应性地形成一阻障层112于基底102和第一罩幕110上,毯覆性地形成一层间介电层114于阻障层112上。请参照图1C,形成一第二罩幕116于层间介电层114上。后续,以第二罩幕116作为一蚀刻罩幕,进行一干蚀刻(非等向性蚀刻)工艺,依序蚀刻层间介电层114、阻障层112和第一罩幕110,使开口118暴露上电极层108。接着,请参照图1D,于上述开口118中形成一衬层120和导电插塞122,以提供上电极层108与外部的电路电性连接。
图2显示上述图1A~图1D电阻式非挥发性存储器的电流电压曲线图。如图2所示,此电阻式非挥发性存储器显示不均匀的电流-电压分布,其可能的原因为干蚀刻工艺对上电极层造成损伤,使得电荷累积在下电极层、电阻转态层和上电极层的结构中,造成装置可靠度的问题。
以下根据图3A~图3D描述一电阻式非挥发性存储器装置的制作方法。首先,请参照图3A,提供一基底302,依序形成一下电极层304、一电阻转态层306和一上电极层308于基底302上。接着,形成氧化硅的第一罩幕310于上电极层308上。以第一罩幕310作为蚀刻罩幕,进行一蚀刻工艺,图案化下电极层304、电阻转态层306和上电极层308。请参照图3B,顺应性地形成一阻障层312于基底302和第一罩幕310上,毯覆性地形成一层间介电层314于阻障层312上。请参照图3C,形成一第二罩幕316于层间介电层314上。后续,以第二罩幕316作为一蚀刻罩幕,进行一干蚀刻(非等向性蚀刻)工艺,依序蚀刻层间介电层314和阻障层312以形成一开口318,且使此干蚀刻工艺停止在第一罩幕310。后续,如图3D所示,进行一例如浸泡氢氟酸的湿蚀刻工艺,使开口318暴露出上电极层。上述工艺由于采用湿蚀刻工艺移除第一罩幕310,因此,对于上电极层308的损伤较小。
图4显示以上图1A~图1D电阻式非挥发性存储器装置和图3A~3D电阻式非挥发性存储器装置累积分布函数(cumulative distribution function,简称CDF)和漏电流的关系图。如图4所示,图3A~图3D电阻式非挥发性存储器装置相较于图1A~1D电阻式非挥发性存储器装置显示较一致的漏电流分布,有较佳的可靠度。
然而,请参照图5,由于图3A~图3D电阻式非挥发性存储器装置的制作方法在蚀刻第一罩幕310采用等向性的湿蚀刻工艺,因此很难控制开口318’的轮廓和尺寸,而造成开口318’的侧向尺寸较预期的大,此现象特别是当装置尺寸微缩后,容易产生短路的问题。
为解决上述问题,本发明于一实施例提供一非挥发性存储器的制作方法,于开口中形成与层间介电层不同材料的间隙壁,藉以控制开口的侧向尺寸,减少短路的问题。
以下根据图6A~图6G描述本发明一实施例电阻式非挥发性存储器装置的制作方法。首先,请参照图6A,提供一基底302,依序形成一下电极层304、一电阻转态层306和一上电极层308于基底302上。
基底302上方可以形成任何所需的半导体装置,例如晶体管、电阻、逻辑装置等,不过此处为了简化图式,仅以平整的基底302表示。在本发明的叙述中,“基底”一词包括半导体晶圆上已形成的装置与覆盖在晶圆上的各种涂层;“基底表面”一词包括半导体晶圆的所露出的最上层,例如硅晶圆表面、绝缘层、金属导线等。基底可以是绝缘层上有硅基底、硅、砷化镓、氮化镓、应变硅、硅锗、碳化硅、钻石及/或其它适合材料。
下电极层304可以为钛、铂、铝、其合金、其堆叠层或其他适合的材料,例如氮化钛、氮化钽或氮化钼。下电极层304可以电子束真空蒸镀(E-beam evaporation)或溅镀法(sputtering)形成。电阻转态层306可以为锆酸锶(SrZrO3)、二氧化铪或氧化锆。电阻转态层306可以电子束真空蒸镀或溅镀法形成。上电极层308可以为钛、铂、铝、其合金、其堆叠层或其他适合的材料,例如氮化钛、氮化钽或氮化钼。上电极层308可以电子束真空蒸镀或溅镀法形成。
之后,形成例如氧化硅、氮氧化硅或氮化硅的第一罩幕310于上电极层308上。第一罩幕310的形成步骤可包括:形成一氧化硅层(未绘示)于上电极层308上,后续,形成一光阻层(未绘示)于氧化硅层上,对光阻层进行微影的图案化工艺,形成图案化光阻层,以图案化光阻层作为罩幕,对氧化硅层进行一蚀刻工艺,形成第一罩幕310。接着,以第一罩幕310作为蚀刻罩幕,进行一蚀刻工艺,图案化下电极层304、电阻转态层306和上电极层308。
请参照图6B,顺应性地形成一阻障层312于基底302和第一罩幕310上,毯覆性地形成一层间介电层314于阻障层312上。在一些实施例中,阻障层312包括氮化硅,层间介电层314包括四乙氧基硅烷(Tetraethoxy silane,TEOS)为前驱物形成的氧化硅。在一些范例中,阻障层312的厚度为约200埃~约400埃,层间介电层314的厚度为约3000埃~约4000埃。
请参照图6C,形成第二罩幕316于层间介电层314上。第二罩幕316的形成步骤可包括:形成一氮化硅层(未绘示)于层间介电层314上,后续,形成一光阻层(未绘示)于氮化硅层上,对光阻层进行微影的图案化工艺,形成图案化光阻层,以图案化光阻层作为罩幕,对氮化硅层进行一蚀刻工艺,形成第二罩幕316。
后续,以第二罩幕316作为蚀刻罩幕,进行一非等向性蚀刻工艺,依序蚀刻层间介电层314和阻障层312,以形成开口318,而此非等向性蚀刻工艺停止在第一罩幕310,不蚀刻穿过第一罩幕310,以避免对上电极层308造成损伤。
请参照图6D,形成一间隙壁层319于第二罩幕316上,且形成于开口318的底部和侧壁上。值得注意的是,间隙壁层319的材料与第一罩幕310的材料不同,且两者间具有一定的蚀刻选择比,以使间隙壁层319于后续的蚀刻步骤可具有保护层间介电层314的作用,避免或减少开口318的侧向尺寸扩大。在一些实施例中,后续移除部份的第一罩幕310的等向性蚀刻工艺使用一蚀刻剂,且该蚀刻剂对间隙壁层319与第一罩幕310的蚀刻选择比为约30至约100之间。在一些实施例中,间隙壁层319包括氮化钛、氮化硅或多晶硅,间隙壁层319的厚度可以为约100埃至约200埃之间。在一范例中,间隙壁层319为氮化钛。
请参照图6E,进行一非等向性蚀刻工艺,移除开口318底部的间隙壁层319的一部分,形成位于开口318侧壁上的间隙壁319’。请参照图6F,进行一等向性蚀刻工艺,移除开口318中的第一罩幕310。在一些实施例中,等向性蚀刻工艺包括热磷酸蚀刻或氢氟酸蚀刻。在第一罩幕310包括氧化硅的实施例中,等向性蚀刻工艺可以为浸泡氢氟酸。值得注意的是,由于层间介电层314被间隙壁319’保护,因此,此步骤的非等向性蚀刻工艺不会造成层间介电层314的侧向蚀刻,所以开口318在阻障层312以上的部分不会造成侧向尺寸的扩大,可减少或避免因为开口318尺寸扩大产生的短路的问题。
请参照图6G,于开口318的底部和侧壁上进一步形成一衬层320,并于开口318中填入一导电层,形成一导电插塞322。在一些实施例中,衬层320包括氮化钛、氮化钨或氮化钽,衬层320的厚度可以为约150埃~约200埃。导电插塞322可包括钨、铜、铝或其他适合的导电材料。衬层320和导电插塞322可以化学气相沉积法形成。
虽然本发明的较佳实施例说明如上,然其并非用以限定本发明,任何熟习此领域的技术者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (13)

1.一种电阻式非挥发性存储器装置的制作方法,其特征在于,所述制作方法包括:
提供一基底,其中该基底上包括一下电极层、一电阻转换层、一上电极层和一第一罩幕;
形成一层间介电层于该基底上方;
形成一第二罩幕于该层间介电层上;
利用该第二罩幕作为蚀刻罩幕,蚀刻该层间介电层,以形成一开口,其暴露该第一罩幕;
形成一间隙壁层于该开口的底部和侧壁上及于暴露的该第一罩幕上;
移除开口底部上的部分间隙壁层;及
进行一等向性蚀刻工艺,移除该开口中的该第一罩幕。
2.根据权利要求1所述的电阻式非挥发性存储器装置的制作方法,其特征在于,该等向性蚀刻工艺使用一蚀刻剂,且该蚀刻剂对该间隙壁层与该第一罩幕的蚀刻选择比为30至100之间。
3.根据权利要求1所述的电阻式非挥发性存储器装置的制作方法,其特征在于,该间隙壁层包括氮化钛、氮化硅、多晶硅或氧化硅。
4.根据权利要求1所述的电阻式非挥发性存储器装置的制作方法,其特征在于,所述制作方法还包括形成一衬层于该开口的底部和侧壁上,且形成一导电插塞于该开口中。
5.根据权利要求1所述的电阻式非挥发性存储器装置的制作方法,其特征在于,该第一罩幕包括氧化硅、氮氧化硅或氮化硅。
6.根据权利要求1所述的电阻式非挥发性存储器装置的制作方法,其特征在于,该等向性蚀刻工艺包括浸泡氢氟酸或热磷酸。
7.根据权利要求1所述的电阻式非挥发性存储器装置的制作方法,其特征在于,在形成该层间介电层之前,还包括形成一阻障层于该基底上。
8.根据权利要求1所述的电阻式非挥发性存储器装置的制作方法,其特征在于,以该第二罩幕作为蚀刻罩幕,蚀刻该层间介电层的蚀刻工艺为一非等向性蚀刻工艺,且该非等向性蚀刻工艺停止在该第一罩幕。
9.一种电阻式非挥发性存储器装置,其特征在于,所述存储器装置包括:
一基底;
一下电极层、一电阻转换层和一上电极层,位于该基底上;
一第一罩幕,位于该上电极层上;
一层间介电层,位于该第一罩幕和该基底上;
一开口,贯穿该层间介电层和该第一罩幕,暴露该上电极层;
一间隙壁,位于该开口中,且在该第一罩幕上方的部分该开口侧壁上;及
一导电插塞,位于该开口中。
10.根据权利要求9所述的电阻式非挥发性存储器装置,其特征在于,该间隙壁包括氮化钛、氮化硅、多晶硅或氧化硅。
11.根据权利要求9所述的电阻式非挥发性存储器装置,其特征在于,该第一罩幕包括氧化硅、氮氧化硅或氮化硅。
12.根据权利要求9所述的电阻式非挥发性存储器装置,其特征在于,所述存储器装置还包括一衬层,位于该间隙壁和该导电插塞间。
13.根据权利要求12所述的电阻式非挥发性存储器装置,其特征在于,该衬层包括氮化钛、氮化钨或氮化钽,该导电插塞包括钨、铜或铝。
CN201310535519.5A 2013-11-01 2013-11-01 电阻式非挥发性存储器装置及其制作方法 Active CN104617217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310535519.5A CN104617217B (zh) 2013-11-01 2013-11-01 电阻式非挥发性存储器装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310535519.5A CN104617217B (zh) 2013-11-01 2013-11-01 电阻式非挥发性存储器装置及其制作方法

Publications (2)

Publication Number Publication Date
CN104617217A CN104617217A (zh) 2015-05-13
CN104617217B true CN104617217B (zh) 2018-01-26

Family

ID=53151571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310535519.5A Active CN104617217B (zh) 2013-11-01 2013-11-01 电阻式非挥发性存储器装置及其制作方法

Country Status (1)

Country Link
CN (1) CN104617217B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611658A (zh) * 2020-12-30 2021-11-05 联芯集成电路制造(厦门)有限公司 一种半导体元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651097A (zh) * 2008-08-11 2010-02-17 南亚科技股份有限公司 非挥发性存储单元及其制造方法
CN101677080A (zh) * 2007-09-14 2010-03-24 旺宏电子股份有限公司 一种存储单元阵列的制造方法与存储装置
CN102097374A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 相变随机存储器及其制作方法
CN103094472A (zh) * 2011-11-01 2013-05-08 无锡华润上华科技有限公司 电阻型随机存取存储单元制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504698B1 (ko) * 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US8106376B2 (en) * 2006-10-24 2012-01-31 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677080A (zh) * 2007-09-14 2010-03-24 旺宏电子股份有限公司 一种存储单元阵列的制造方法与存储装置
CN101651097A (zh) * 2008-08-11 2010-02-17 南亚科技股份有限公司 非挥发性存储单元及其制造方法
CN102097374A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 相变随机存储器及其制作方法
CN103094472A (zh) * 2011-11-01 2013-05-08 无锡华润上华科技有限公司 电阻型随机存取存储单元制造方法

Also Published As

Publication number Publication date
CN104617217A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
TWI503863B (zh) 包含緊密間距接點的半導體結構及其形成方法
CN111223860B (zh) 半导体器件及其制备方法
US20070045605A1 (en) Method for fabricating chalcogenide-applied memory
CN103066204B (zh) 相变存储器件和半导体器件的制造方法
CN109494192A (zh) 半导体元件以及其制作方法
TWI542055B (zh) 三維記憶體的陣列結構及其製造方法
CN102522370B (zh) 接触孔的形成方法
US10593870B2 (en) Sidewall image transfer on magnetic tunnel junction stack for magnetoresistive random-access memory patterning
CN103187523B (zh) 半导体器件及其制造方法
CN103022348B (zh) 相变存储器及其形成方法
CN103811307B (zh) 半导体器件及其形成方法
CN110429084A (zh) 存储器的结构及其形成方法
CN104701145B (zh) 半导体结构的形成方法
TWI552316B (zh) 電阻式非揮發性記憶體裝置及其製造方法
CN104078330B (zh) 自对准三重图形的形成方法
CN113380947A (zh) 一种半导体集成电路器件及其制造方法
CN112635659B (zh) 半导体结构及其形成方法
CN104617217B (zh) 电阻式非挥发性存储器装置及其制作方法
CN105513954B (zh) 半导体器件的形成方法
US11227997B1 (en) Planar resistive random-access memory (RRAM) device with a shared top electrode
TWI499008B (zh) 電阻式非揮發性記憶體裝置及其製作方法
CN103928394A (zh) 金属互连结构的制作方法
CN103107125A (zh) 半导体器件及其形成方法
KR20110001136A (ko) 반도체 소자의 제조 방법
CN105280590B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant