CN105990245B - 一种半导体器件的制造方法和电子装置 - Google Patents

一种半导体器件的制造方法和电子装置 Download PDF

Info

Publication number
CN105990245B
CN105990245B CN201510058669.0A CN201510058669A CN105990245B CN 105990245 B CN105990245 B CN 105990245B CN 201510058669 A CN201510058669 A CN 201510058669A CN 105990245 B CN105990245 B CN 105990245B
Authority
CN
China
Prior art keywords
layer
side wall
silicon nitride
nickel metal
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510058669.0A
Other languages
English (en)
Other versions
CN105990245A (zh
Inventor
张金霜
仇圣棻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510058669.0A priority Critical patent/CN105990245B/zh
Priority to US15/001,004 priority patent/US10211102B2/en
Publication of CN105990245A publication Critical patent/CN105990245A/zh
Application granted granted Critical
Publication of CN105990245B publication Critical patent/CN105990245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。该方法包括：在核心器件的栅极结构的两侧形成包括第一氮化硅层或由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层的第一侧壁层；以及，在第一侧壁层的外侧形成第二侧壁层，其中第二侧壁层包括第二氮化硅层并且覆盖第一侧壁层。该方法通过在形成位于核心区的金属硅化物之前在核心器件的栅极结构两侧形成自内向外包括氧化硅层、氮化硅层、氧化硅层和氮化硅层的侧壁层或自内向外包括氮化硅层和氮化硅层的侧壁层，可以保证位于核心区的金属硅化物具有良好的形貌并可以保证器件的性能。本发明的电子装置包括根据上述方法制得的半导体器件，同样具有上述优点。

Description

一种半导体器件的制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。
背景技术
在半导体技术领域中，对于非易失性存储器(NVM)，随着核心区域的尺寸缩小至小于55nm，有源区间距(AA pitch)缩小至小于120nm以至于工艺流程无法再使用自对准栅极工艺。相关的控制栅的间距缩小至小于230nm，在沉积核心区的侧壁层之后，侧壁层的宽度将小于60nm，其导致核心区的纵横比非常高(大于6)。因此，在核心区底部的有源区沉积镍并形成镍硅化物的工艺面临着挑战。其中，在核心区形成金属硅化物可以降低接触孔(CT)的表面电阻(Rs)与字线区(WL strap)的表面电阻，其将有益于存储单元的编程和循环性能。
有一种半导体器件的制造方法采用先刻蚀形成位于核心区的控制栅再刻蚀形成位于周边区的栅极的方案，该方案将先形成位于周边区的金属硅化物并进行退火工艺，然后再形成位于核心区的金属硅化物并进行退火工艺。在该方法中，核心区的侧壁层采用氧化硅/氮化硅(ON)双层结构或采用氧化硅/氮化硅/氧化硅(ONO)三层结构，
在位于形成核心区的金属硅化物的工艺步骤之前的通过湿法刻蚀去除自然氧化物的过程中，上述侧壁层底部的氧化硅会一并受到刻蚀，进而导致刻蚀液进入隧道氧化层之中，从而影响器件的性能。
此外，该半导体器件的制造方法由于先形成位于周边区的金属硅化物并进行退火工艺再形成位于核心区的金属硅化物并进行退火工艺，因此，对核心区的退火工艺产生的热量将影响位于周边区的器件。于是，在核心区形成金属硅化物的同时保证周边区的器件不受额外热量的影响是非常困难的。
在该半导体器件的制造方法中，核心区和周边区的金属硅化物的形成工艺是不同的。其中，周边区使用镍金属硅化物，包括两次快速热退火(RTA)工艺，第一次快速退火(RTA1)在低温下进行，镍(Ni)与硅反应形成硅化镍(NiSi)，第二次快速热退火(RTA2)在高温下进行，使硅化镍(NiSi)从高阻态转化为低阻态。核心区使用钛(Ti)，在核心区接触孔沉积钛或氮化钛之后，存在一个必须的退火工艺，该退火在600～730℃下进行，形成TiSi2。
镍金属硅化物不能经受高温，否则镍金属硅化物将从NiSi转化为NiSi2，导致电阻变高。然而，利用钛形成钛金属硅化物比利用镍形成镍金属硅化物需要更高的热预算；当温度高于600℃时，镍金属硅化物的相位(phase)可能发生改变。因此，为了保证钛金属硅化物的形成以及镍金属硅化物的相位不受影响，钛金属硅化物的退火温度必须小于等于600℃，而此时钛只能形成C49TiSi2，其电阻远大于镍金属硅化物。
因此，为解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提出一种半导体器件的制造方法和电子装置，可以保证在核心区形成具有良好形貌的金属硅化物。
本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括：
步骤S101：在半导体衬底上形成隧道氧化层、浮栅材料层、栅间介电层、控制栅材料层和硬掩膜层，对所述硬掩膜层、所述控制栅材料层、所述栅间介电层和所述浮栅材料层位于核心区的部分进行刻蚀以形成核心器件的栅极结构；
步骤S102：在所述核心器件的栅极结构的两侧形成第一侧壁层，其中所述第一侧壁层包括第一氮化硅层或者由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层；
步骤S103：在所述第一侧壁层的外侧形成第二侧壁层，其中所述第二侧壁层包括第二氮化硅层并且覆盖所述第一侧壁层；
步骤S104：在所述半导体衬底上形成第一层间介电层，去除所述第一层间介电层位于周边区的部分以及所述硬掩膜层位于周边区的部分，对所述浮栅材料层和所述控制栅材料层位于周边区的部分进行刻蚀以形成周边器件的栅极；
步骤S105：在所述周边器件的栅极的两侧形成第三侧壁层；
步骤S106：执行如下步骤以形成位于周边区的金属硅化物：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；
步骤S107：在所述半导体衬底上形成第二层间介电层，去除所述第二层间介电层位于核心区的部分，对所述第二层间介电层和所述第一层间介电层进行CMP，在所述核心区和所述周边区形成接触孔；
步骤S108：执行如下步骤以形成位于核心区的金属硅化物：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；进行激光退火。
示例性地，所述步骤S102包括：
步骤S1021：通过炉管工艺在所述半导体衬底上依次形成氧化硅层、氮化硅层和氧化硅层；
步骤S1022：对所述氧化硅层、所述氮化硅层和所述氧化硅层进行干法刻蚀以在所述核心器件的栅极结构的两侧形成第一侧壁层，其中所述第一侧壁层由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层。
示例性地，所述步骤S103包括：
步骤S1031：通过炉管工艺在所述半导体衬底上形成氮化硅层；
步骤S1032：对所述氮化硅层进行干法刻蚀以在所述第一侧壁层的外侧形成第二侧壁层，其中所述第二侧壁层覆盖所述第一氧化硅层和所述第二氧化硅层。
示例性地，在所述步骤S102与所述步骤S103之间还包括步骤S1023：
在所述核心器件的栅极结构的两侧形成核心器件的源极和漏极。
示例性地，在所述步骤S107中，所述接触孔包括位于字线区的接触孔；并且，在所述步骤S108中，在所述位于字线区的接触孔的 内部形成镍金属硅化物。
示例性地，在所述步骤S106中，沉积的所述镍金属层的厚度大于
示例性地，在所述步骤S106中，所述快速热退火的工艺温度为200～350℃，工艺时间大于20S。
示例性地，在所述步骤S108中，所述快速热退火的工艺温度为200～350℃，工艺时间大于20S。
示例性地，在所述步骤S108中，所述激光退火的工艺温度为700～1000℃，工艺时间小于1S。
示例性地，在所述步骤S108中，沉积的所述镍金属层的厚度大于
示例性地，在所述步骤S108之后还包括步骤S109：在所述接触孔内形成金属插塞。
本发明的另一个实施例提供一种电子装置，其包括电子组件以及与该电子组件相连的半导体器件，其中所述半导体器件的制造方法包括：
步骤S101：在半导体衬底上形成隧道氧化层、浮栅材料层、栅间介电层、控制栅材料层和硬掩膜层，对所述硬掩膜层、所述控制栅材料层、所述栅间介电层和所述浮栅材料层位于核心区的部分进行刻蚀以形成核心器件的栅极结构；
步骤S102：在所述核心器件的栅极结构的两侧形成第一侧壁层，其中所述第一侧壁层包括第一氮化硅层或者由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层；
步骤S103：在所述第一侧壁层的外侧形成第二侧壁层，其中所述第二侧壁层包括第二氮化硅层并且覆盖所述第一侧壁层；
步骤S104：在所述半导体衬底上形成第一层间介电层，去除所述第一层间介电层位于周边区的部分以及所述硬掩膜层位于周边区的部分，对所述浮栅材料层和所述控制栅材料层位于周边区的部分进行刻蚀以形成周边器件的栅极；
步骤S105：在所述周边器件的栅极的两侧形成第三侧壁层；
步骤S106：执行如下步骤以形成位于周边区的金属硅化物：沉 积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；
步骤S107：在所述半导体衬底上形成第二层间介电层，去除所述第二层间介电层位于核心区的部分，对所述第二层间介电层和所述第一层间介电层进行CMP，在所述核心区和所述周边区形成接触孔；
步骤S108：执行如下步骤以形成位于核心区的金属硅化物：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；进行激光退火。
本发明的半导体器件的制造方法，通过在形成位于核心区的金属硅化物之前在核心器件的栅极结构两侧形成自内向外包括第一氧化硅层、第一氮化硅层、第二氧化硅层和第二氮化硅层的侧壁层或自内向外包括第一氮化硅层和第二氮化硅层的侧壁层，可以保证位于核心区的金属硅化物具有良好的形貌并可以保证器件的性能。本发明的电子装置，由于包括上述的半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I、图1J、图1K、图1L、图1M、图1N、图1O、图1P、图1Q、图1R、图1S、图1T、图1U、图1V和图1W为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的示意性剖视图；
图2A为一种半导体器件的制造方法形成的ONO结构的核心区侧壁层的示意性剖视图；
图2B为采用图2A所示的侧壁层结构的半导体器件的制造方法形成的位于核心区的金属硅化物的结构的TEM图；
图3A为另一种半导体器件的制造方法形成的ON结构的核心区侧壁层的示意性剖视图；
图3B为采用图3A所示的侧壁层结构的半导体器件的制造方法 形成的位于核心区的金属硅化物的结构的TEM图；
图4为本发明的一个实施例的一种半导体器件的制造方法形成的位于核心区的金属硅化物的结构的TEM图；
图5为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作 中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的注入区可导致该注入区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图1A至图1W以及图2A、图2B、图3A、图3B、图4和图5来描述本发明的一个实施例提出的一种半导体器件的制造方法。其中，图1A至图1R为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的示意性剖视图；图2A为一种半导体器件的制造方法形成的ONO结构的核心区侧壁层的示意性剖视图；图2B为采用图2A所示的侧壁层结构的半导体器件的制造方 法形成的位于核心区的金属硅化物的结构的TEM图；图3A为另一种半导体器件的制造方法形成的ON结构的核心区侧壁层的示意性剖视图；图3B为采用图3A所示的侧壁层结构的半导体器件的制造方法形成的位于核心区的金属硅化物的结构的TEM图；图4为本发明的一个实施例的一种半导体器件的制造方法形成的位于核心区的金属硅化物的结构的TEM图；图5为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。
本发明实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供半导体衬底100，在半导体衬底上形成隧道氧化层101、浮栅材料层102、栅间介电层103、控制栅材料层104和硬掩膜层105，其中，栅间介电层103位于核心区，在外围区的浮栅材料层102和控制栅材料层104之间不具有栅间介电层103。对位于核心区的硬掩膜层105、控制栅材料层104、栅间介电层103和浮栅材料层102进行刻蚀以形成核心器件的栅极结构201，如图1A所示。
其中，栅极结构201包括控制栅(CG)和浮栅(FG)，具体结构可参照各种可行的方案，此处并不进行限定。
进行刻蚀时，可以利用光刻胶层作为掩膜，并且在硬掩膜层105之上、光刻胶层之下还可以包括自下而上设置的非晶碳、底部抗反射层(BARC)等膜层，以保证良好的刻蚀效果。在刻蚀之后，半导体衬底100的表面上仍保留有隧道氧化层101。示例性地，保留的隧道氧化层101的厚度可以为
示例性地，隧道氧化层101的材料为氧化硅，浮栅材料层102的材料为掺杂的多晶硅，栅间介电层103的材料为氧化硅/氮化硅/氧化硅，控制栅材料层104的材料为掺杂的多晶硅，硬掩膜层105的材料为氮化硅。当然，隧道氧化层101、浮栅材料层102、栅间介电层103、控制栅材料层104和硬掩膜层105还可以采用其他各种可行的材料，此处并不进行限定。
步骤A2：对核心区进行浅掺杂离子注入(LDD)，以在核心器件的栅极结构201的两侧形成浅掺杂区202，如图1B所示。
其中，浅掺杂离子注入可以采用各种可行的工艺。并且，在本实施例中，步骤A2可以省略。
步骤A3：在核心器件的栅极结构201的两侧形成第一侧壁层203，所述第一侧壁层203由内向外包括氧化硅层2031、氮化硅层2032和氧化硅层2033，如图1D所示。
示例性地，形成第一侧壁层203的方法可以包括：
步骤A301：通过炉管工艺在半导体衬底100上依次形成氧化硅层20310、氮化硅层20320和氧化硅层20330，如图1C所示；
步骤A302：对所述氧化硅层20330、所述氮化硅层20320和所述氧化硅层20310进行干法刻蚀以形成第一侧壁层203，其中第一侧壁层203由内向外包括氧化硅层2031、氮化硅层2032和氧化硅层2033，如图1D所示。
步骤A4：在核心器件的栅极结构201的两侧形成核心器件的源极2041和漏极2042，如图1E所示。
其中，形成源极2041和漏极2042的方法可以为离子注入法或其他合适的方法。
步骤A5：在第一侧壁层203的外侧形成第二侧壁层205，第二侧壁层205的材料为氮化硅，如图1G所示。
示例性地，形成第二侧壁层205的方法可以包括：
步骤A501：通过炉管工艺在半导体衬底100上形成氮化硅层2050，如图1F所示；
步骤A502：对所述氮化硅层2050进行干法刻蚀以形成第二侧壁层205，如图1G。
其中，第一侧壁层203和第二侧壁层205共同构成核心器件的栅极结构201的侧壁层，该侧壁层包括自内向外包括氧化硅层2031、氮化硅层2032、氧化硅层2033和氮化硅层205(ONON)，可以保证侧壁下方具有氮化硅保护。如图1G中标号800所示，在该ONON结构的侧壁层中，最外层的氮化硅层205完全覆盖内侧的氧化硅层2031、氧化硅层2033以及自然氧化层。
在后续的形成镍金属硅化物的工艺中，在形成金属硅化物之前需要通过湿法刻蚀去除自然氧化物。由于核心区的纵横比通常比较高(大于8)，因此去除自然氧化物的过程所采用的湿法刻蚀需要进行过刻蚀以保证底部的自然氧化物被完全去除。在现有的采用氧化硅/ 氮化硅(ON)的结构作为侧壁层的方案以及采用氧化硅/氮化硅、氧化硅(ONO)的结构作为侧壁层的方案中，通常栅极结构的侧壁的底部仅具有氧化硅保护，因而在湿法刻蚀过程中刻蚀液(例如DHF)会进入到隧道氧化层101从而对器件的性能造成影响。
其中，图2A示出了一种采用ONO结构作为核心区侧壁层的方法所形成的侧壁层的结构的示意图，如图2A中标号801所示，侧壁层内侧的氧化硅在侧壁的底部是暴露的，这会导致后续在形成核心区的金属硅化物之前通过湿法刻蚀去除自然氧化物的过程中，侧壁层底部的氧化硅遭受刻蚀，进而导致刻蚀液进入隧道氧化层之中，从而影响器件的性能。图2B为采用图2A所示的侧壁层结构的半导体器件的制造方法所形成的位于核心区的金属硅化物的结构的TEM图，可见，形成的金属硅化物已经延伸入隧道氧化层，这将严重影响器件的性能。
图3A示出了一种采用ON结构作为核心区侧壁层的方法所形成的侧壁层的结构的示意图；如图3A中标号802所示，侧壁层内侧的氧化硅在侧壁的底部是暴露的，这会导致后续在形成核心区的金属硅化物之前通过湿法刻蚀去除自然氧化物的过程中，侧壁层底部的氧化硅遭受刻蚀，进而导致刻蚀液进入隧道氧化层之中，从而影响器件的性能。图3B为采用图3A所示的侧壁层结构的半导体器件的制造方法所形成的位于核心区的金属硅化物的结构的TEM图，可见，形成的金属硅化物也已经延伸入隧道氧化层，将严重影响器件的性能。
然而，采用本发明实施例的包括氧化硅/氮化硅/氧化硅/氮化硅(ONON)的侧壁层，最外层的氮化硅层(即第二侧壁层205)可以保护隧道氧化层101在去除自然氧化物的过程中免受损害(可以参考附图1G中标号800)，并可以保证镍金属硅化物正常地形成于有源区。其中，图4为本发明实施例的半导体器件的制造方法形成的位于核心区的金属硅化物的结构的TEM图，显然，与图2B以及图3B相比，所形成的位于核心区的金属硅化物具有良好的形貌。
此外，在本实施例中，形成在核心器件的栅极结构两侧的侧壁层并不局限于上述的ONON结构，也可以是氮化硅/氮化硅(NN)结构，即，第一侧壁层203为氮化硅层，第二侧壁层205也为氮化硅层。当 然，该形成于核心器件的栅极结构两侧的侧壁层也可以采用其他可行的结构，在此并不进行限定。
步骤A6：在半导体衬底100上形成第一层间介电层206，如图1H所示。
其中，第一层间介电层206可以为单层结构或多层结构。示例性地，第一层间介电层206为双层结构，包括氧化物层2061和位于其上的聚氧化乙烯(PEOX)层2062，如图1H所示。
其中，形成氧化物层2061的方法可以采用流动化学气相沉积法(FCVD)。形成聚氧化乙烯层2062的方法可以采用沉积法。
步骤A7：去除第一层间介电层206位于周边区的部分以及硬掩膜层105位于周边区的部分，如图1I所示。
在一个示例中，去除第一层间介电层206位于周边区的部分所采用的方法可以为干法刻蚀或其他合适的方法，去除硬掩膜层105位于周边区的部分所采用的方法可以为湿法刻蚀或其他合适的方法。步骤A8：对位于周边区的浮栅材料层102和控制栅材料层104进行刻蚀以形成周边器件的栅极301，如图1J所示。
其中，所采用的刻蚀方法可以为干法刻蚀或其他合适的刻蚀方法。
步骤A9：对周边区进行浅掺杂离子注入(LDD)，以在周边器件的栅极301的两侧形成浅掺杂区302，如图1K所示。
其中，浅掺杂离子注入可以采用各种可行的工艺。并且，在本实施例中，步骤A9可以省略。
步骤A10：在周边器件的栅极301的两侧形成第三侧壁层303，其中所述第三侧壁层303由内向外包括氧化硅层、氮化硅层和氧化硅层，如图1L所示。
示例性地，形成第三侧壁层303的方法可以包括：
通过炉管工艺在半导体衬底100上依次形成氧化硅层和氮化硅，对所述氧化硅层和所述氮化硅层进行干法刻蚀以形成位于周边器件的栅极301的两侧的第三侧壁层303的第一部分；
在半导体衬底100上沉积氧化硅层，对所述氧化硅层进行干法刻蚀以形成位于该第三侧壁层303的第一部分的外侧的第三侧壁层303 的第二部分，其中第三侧壁层303的第一部分与第三侧壁层303的第二部分构成第三侧壁层303。
步骤A11：在周边器件的栅极301的两侧形成周边器件的源极3041和漏极3042，如图1M所示。
其中，形成源极3041和漏极3042的方法可以为离子注入法或其他合适的方法。
步骤A12：在半导体衬底上形成金属硅化物遮蔽层(SAB)305，然后，形成位于周边区的金属硅化物306，其中金属硅化物306位于周边器件的源极、漏极和栅极之上，如图1N所示。
在本步骤中，形成金属硅化物遮蔽层(SAB)305的方法可以为现有的各种可行的方法，例如：沉积氧化硅层，然后对氧化硅层进行干法刻蚀。其中，该氧化硅层可以为富硅氧化物(SRO)。
示例性地，利用干法蚀刻去除周边器件部分区域(需要形成金属硅化物的区域)的金属硅化物遮蔽层(SAB)305，进行刻蚀时，可以利用光刻胶层作为掩膜。在干法刻蚀之后，半导体衬底100的表面上仍保留有隧道氧化层101。再进行湿法蚀刻去除残留的隧道氧化层101，并进行光刻胶去除。
其中，形成位于周边区的金属硅化物306的方法包括如下步骤：
沉积镍(Ni)金属层；
执行快速热退火(RTA)工艺以形成镍金属硅化物，其工艺温度为200～350℃，工艺时间大于20S；
选择性去除过量的镍金属。
其中，上述的快速热退火为低温RTA，该工艺条件可以保证Ni与硅发生反应从而形成金属硅化物(NiSi)。
在现有技术中，在去除过量的镍金属之后还包括进行高温热退火的步骤(RTA2)，本实施例的方法不包括该高温RTA的工艺(即，省略了现有技术中的为高温退火的第二次RTA)，可以避免周边区的金属硅化物经历两次高温退火工艺(因为后续在核心区形成金属硅化物时会进行一次高温RTA)。
在一个示例中，所沉积的镍(Ni)金属层的厚度大于以保证在半导体衬底100的表面具有足够量的Ni从而在周边器件的源 极和漏极上形成金属硅化物。如果在核心区和周边区同时形成金属硅化物，将会导致周边区的硅为形成厚的金属硅化物而损耗太多，且相关的源极和漏极将受到不良影响。
步骤A13：在半导体衬底100上形成第二层间介电层307，如图1O所示。
其中，第二层间介电层307可以为单层结构或多层结构。示例性地，第二层间介电层307为三层结构，自下而上包括氮化硅层3071、高纵横比材料层(HARP)3072和聚氧化乙烯(PEOX)层3073，如图1O所示。其中，形成氮化硅层3071的方法可以采用炉管工艺。形成高纵横比材料层3072的方法可以采用高纵横比沉积法，并且，高纵横比材料层3072的材料可以为氧化硅或其他合适的材料。形成聚氧化乙烯层3073的方法可以为沉积法。
在本实施例中，第二层间介电层307和第一层间介电层206统称为层间介电层。
步骤A14：去除第二层间介电层307位于核心区的部分，如图1P所示。
其中，去除第二层间介电层307位于核心区的部分的方法可以为刻蚀或其他合适的方法。
去除第二层间介电层307位于核心区的部分的作用是降低核心区与周边区的台阶差，以利于提高后续的对层间介电层进行CMP的工艺的技术效果。
步骤A15：对第二层间介电层307和第一层间介电层206进行CMP处理，然后通过刻蚀在核心区以及周边区的拟形成金属硅化物的位置的上方形成接触孔308，接着通过刻蚀在字线区拟形成插塞(plug)的位置形成接触孔408，如图1Q所示。
其中，形成接触孔308以及接触孔408的方法可以为干法刻蚀或其他合适的方法。
需要解释的是，字线(WL)区通常位于核心区内，本实施例为了示意字线区在相关步骤中的变化，单独示意了字线区的剖视图。
在本实施例中，刻蚀形成接触孔308和接触孔408的方法均可以为干法刻蚀或其他合适的方法。在核心区和周边区中，可以根据实际 需要在相应的位置(例如源极的上方、漏极的上方、栅极的上方的呢过)形成接触孔。
步骤A16：在半导体衬底100上沉积镍金属层309，如图1R所示。
其中，镍金属层309覆盖接触孔308和接触孔408暴露的区域。
在采用先进技术(例如45nm及以下)的半导体器件的制造方法中，由于核心区的纵横比很大，而沉积过程中镍金属的台阶覆盖能力比较小，因此，所沉积的镍(Ni)金属层的厚度应大于以保证在半导体衬底100的表面具有足够量的Ni从而形成良好的金属硅化物。
其中，在沉积镍金属层309之前，通常还包括通过湿法刻蚀去除位于半导体衬底100上的自然氧化物的步骤。该湿法刻蚀可以采用DHF等各种可行的刻蚀液，在此并不进行限定。
步骤A17：执行快速热退火(RTA)工艺，选择性去除过量的镍金属，执行激光退火，从而形成位于核心区的镍金属硅化物310，如图1S所示。
其中，镍金属硅化物310位于接触孔308和接触孔408内。
在本实施例中，核心区使用镍金属形成金属硅化物，而并非使用现有技术中的钛(Ti)，从而可以使用较低的热预算。
其中，由于位于核心区的侧壁层包括ONON结构，因而形成的镍金属硅化物310具有良好的形貌。例如，图4示出了根据本发明实施例的方法形成的位于核心区的金属硅化物的结构的TEM图，显然所形成的位于核心区的金属硅化物具有良好的形貌。。
在本步骤中，快速热退火的工艺温度为200～350℃，工艺时间大于20S，以保证镍与硅反应生成金属硅化物(NiSi)。
择性去除过量的镍金属所采用的去除方法可以为湿法刻蚀。
激光退火的工艺温度为700～1000℃，工艺时间为小于1S。激光退火为高温退火工艺，一方面位于核心区与周边区的金属硅化物(NiSi)可以快速的从高阻态转化为低阻态，这可以降低金属硅化物的表面电阻(Rs)，另一方面由于激光退火的工艺时间非常短(<1s)，比现有技术中采用的快速热退火或尖峰退火技术(Spike anneal)的时 间短，因而对金属硅化物(NiSi)以及相关的半导体衬底、源极、漏极等的影响比较小。
步骤A18：沉积互连材料并进行CMP以形成金属插塞311，如图1T所示。
示例性地，步骤A18可以包括：
在接触孔的底面和侧壁上沉积一定厚度的阻挡层，其中阻挡层的材料可以为Ti和/或TiN；
在接触孔内填充金属，其中该金属可以为钨；
通过CMP工艺去除过量的金属和过量的阻挡层以形成金属插塞311。
至此，完成了本发明实施例的半导体器件的制造方法的关键步骤的介绍。本领域的技术人员可以理解，除了上述的步骤A1至A18，在相邻的步骤之间以及步骤A18之后，还可以包括其他可行的步骤，在此并不进行限定。示例性地，在步骤A18之后还可以包括如下步骤：
步骤A19：形成层间介电层312，如图1U所示；
步骤A20：在层间介电层312内形成接触孔313，如图1V所示；
步骤A21：形成位于接触孔313内的金属插塞314，如图1W所示。
其中，层间介电层312可以为单层或多层结构，层间介电层312可以包括氧化硅和/或氮化硅。接触孔313位于金属插塞311的上方，并且，金属插塞314可以包括位于接触孔313的侧壁和底部上的阻挡层(材料可以为Ti和/或TiN)以及位于阻挡层之上的金属层(材料可以为钨或其他合适的金属)。
本发明实施例的半导体器件的制造方法，由于在形成位于核心区的金属硅化物之前，在核心器件的栅极结构201的两侧形成自内向外包括氧化硅层2031、氮化硅层2032、氧化硅层2033和氮化硅层205(ONON)的侧壁层或自内向外包括氮化硅层和氮化硅层(NN)的侧壁层，因而可以保证位于核心区的金属硅化物具有良好的形貌并可以保证器件的性能。
此外，通过在形成位于周边区的金属硅化物306的工艺中省略现 有的在去除过量的镍金属之后执行的高温快速热退火，在形成位于核心区的镍金属硅化物310的工艺中在去除过量的镍金属之后执行激光退火，可以保证在核心区与周边区均形成良好的金属硅化物(NiSi)。
由于可以在核心区形成良好的金属硅化物，因此可以降低接触孔(CT)的表面电阻(Rs)与字线区(WL strap)的表面电阻，从而改善存储单元的编程和循环性能。
图5示出了本发明实施例提出的一种半导体器件的制造方法的一种示意性流程图，用于简要示出上述方法的典型流程。具体包括：
在步骤S101中，在半导体衬底上形成隧道氧化层、浮栅材料层、栅间介电层、控制栅材料层和硬掩膜层，对所述硬掩膜层、所述控制栅材料层、所述栅间介电层和所述浮栅材料层位于核心区的部分进行刻蚀以形成核心器件的栅极结构；
在步骤S102中，在所述核心器件的栅极结构的两侧形成第一侧壁层，其中所述第一侧壁层包括第一氮化硅层或者由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层；
在步骤S103中，在所述第一侧壁层的外侧形成第二侧壁层，其中所述第二侧壁层包括第二氮化硅层并且覆盖所述第一侧壁层；
在步骤S104中，在所述半导体衬底上形成第一层间介电层，去除所述第一层间介电层位于周边区的部分以及所述硬掩膜层位于周边区的部分，对所述浮栅材料层和所述控制栅材料层位于周边区的部分进行刻蚀以形成周边器件的栅极；
在步骤S105中，在所述周边器件的栅极的两侧形成第三侧壁层；
在步骤S106中，执行如下步骤以形成位于周边区的金属硅化物：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；
在步骤S107中，在所述半导体衬底上形成第二层间介电层，去除所述第二层间介电层位于核心区的部分，对所述第二层间介电层和所述第一层间介电层进行CMP，在所述核心区和所述周边区形成接触孔；
在步骤S108中，执行如下步骤以形成位于核心区的金属硅化物： 沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；进行激光退火。
本发明的另一个实施例提供一种电子装置，其包括电子组件以及与该电子组件相连的半导体器件。其中，该半导体器件为根据如上所述的半导体器件的制造方法制造的半导体器件。该电子组件可以为任何合适的组件。
示例性地，该半导体器件的制造方法包括如下步骤：
步骤S101：在半导体衬底上形成隧道氧化层、浮栅材料层、栅间介电层、控制栅材料层和硬掩膜层，对所述硬掩膜层、所述控制栅材料层、所述栅间介电层和所述浮栅材料层位于核心区的部分进行刻蚀以形成核心器件的栅极结构；
步骤S102：在所述核心器件的栅极结构的两侧形成第一侧壁层，其中所述第一侧壁层包括第一氮化硅层或者由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层；
步骤S103：在所述第一侧壁层的外侧形成第二侧壁层，其中所述第二侧壁层包括第二氮化硅层并且覆盖所述第一侧壁层；
步骤S104：在所述半导体衬底上形成第一层间介电层，去除所述第一层间介电层位于周边区的部分以及所述硬掩膜层位于周边区的部分，对所述浮栅材料层和所述控制栅材料层位于周边区的部分进行刻蚀以形成周边器件的栅极；
步骤S105：在所述周边器件的栅极的两侧形成第三侧壁层；
步骤S106：执行如下步骤以形成位于周边区的金属硅化物：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；
步骤S107：在所述半导体衬底上形成第二层间介电层，去除所述第二层间介电层位于核心区的部分，对所述第二层间介电层和所述第一层间介电层进行CMP，在所述核心区和所述周边区形成接触孔；
步骤S108：执行如下步骤以形成位于核心区的金属硅化物：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；进行激光退火。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上 网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
本发明实施例的电子装置，由于使用了根据上述方法制得的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：在半导体衬底(100)上形成隧道氧化层(101)、浮栅材料层(102)、栅间介电层(103)、控制栅材料层(104)和硬掩膜层(105)，对所述硬掩膜层、所述控制栅材料层、所述栅间介电层和所述浮栅材料层位于核心区的部分进行刻蚀以形成核心器件的栅极结构(201)；
步骤S102：在所述核心器件的栅极结构的两侧形成第一侧壁层(203)，其中所述第一侧壁层包括第一氮化硅层(2032)或者由内向外包括第一氧化硅层(2031)、第一氮化硅层(2032)和第二氧化硅层(2033)；
步骤S103：在所述第一侧壁层的外侧形成第二侧壁层(205)，其中所述第二侧壁层包括第二氮化硅层并且覆盖所述第一侧壁层；
步骤S104：在所述半导体衬底上形成第一层间介电层(206)，去除所述第一层间介电层位于周边区的部分以及所述硬掩膜层位于周边区的部分，对所述浮栅材料层和所述控制栅材料层位于周边区的部分进行刻蚀以形成周边器件的栅极(301)；
步骤S105：在所述周边器件的栅极的两侧形成第三侧壁层；
步骤S106：执行如下步骤以形成位于周边区的金属硅化物(306)：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；
步骤S107：在所述半导体衬底上形成第二层间介电层(307)，去除所述第二层间介电层位于核心区的部分，对所述第二层间介电层和所述第一层间介电层进行CMP，在所述核心区和所述周边区形成接触孔(308)；
步骤S108：执行如下步骤以形成位于核心区的金属硅化物(310)：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；进行激光退火。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：
步骤S1021：通过炉管工艺在所述半导体衬底上依次形成内氧化硅层(20310)、氮化硅层(20320)和外氧化硅层(20330)；
步骤S1022：对所述内氧化硅层、所述氮化硅层和所述外氧化硅层进行干法刻蚀以在所述核心器件的栅极结构的两侧形成第一侧壁层(203)，其中所述第一侧壁层由内向外包括第一氧化硅层(2031)、第一氮化硅层(2032)和第二氧化硅层(2033)。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：
步骤S1031：通过炉管工艺在所述半导体衬底上形成氮化硅层(2050)；
步骤S1032：对所述氮化硅层进行干法刻蚀以在所述第一侧壁层的外侧形成第二侧壁层(205)，其中所述第二侧壁层覆盖所述第一氧化硅层和所述第二氧化硅层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102与所述步骤S103之间还包括步骤S1023：
在所述核心器件的栅极结构的两侧形成核心器件的源极(2041)和漏极(2042)。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S107中，所述接触孔包括位于字线区的接触孔；并且，在所述步骤S108中，在所述位于字线区的接触孔的内部形成镍金属硅化物。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，沉积的所述镍金属层的厚度大于
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所述快速热退火的工艺温度为200～350℃，工艺时间大于20S。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S108中，所述快速热退火的工艺温度为200～350℃，工艺时间大于20S。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S108中，所述激光退火的工艺温度为700～1000℃，工艺时间小于1S。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S108中，沉积的所述镍金属层的厚度大于
11.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S108之后还包括步骤S109：在所述接触孔内形成金属插塞(311)。
12.一种电子装置，其特征在于，包括电子组件以及与该电子组件相连的半导体器件，其中所述半导体器件的制造方法包括：
步骤S101：在半导体衬底上形成隧道氧化层、浮栅材料层、栅间介电层、控制栅材料层和硬掩膜层，对所述硬掩膜层、所述控制栅材料层、所述栅间介电层和所述浮栅材料层位于核心区的部分进行刻蚀以形成核心器件的栅极结构；
步骤S102：在所述核心器件的栅极结构的两侧形成第一侧壁层(203)，其中所述第一侧壁层包括第一氮化硅层(2032)或者由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层；
步骤S103：在所述第一侧壁层的外侧形成第二侧壁层，其中所述第二侧壁层包括第二氮化硅层并且覆盖所述第一侧壁层；
步骤S104：在所述半导体衬底上形成第一层间介电层，去除所述第一层间介电层位于周边区的部分以及所述硬掩膜层位于周边区的部分，对所述浮栅材料层和所述控制栅材料层位于周边区的部分进行刻蚀以形成周边器件的栅极；
步骤S105：在所述周边器件的栅极的两侧形成第三侧壁层；
步骤S106：执行如下步骤以形成位于周边区的金属硅化物：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；
步骤S107：在所述半导体衬底上形成第二层间介电层，去除所述第二层间介电层位于核心区的部分，对所述第二层间介电层和所述第一层间介电层进行CMP，在所述核心区和所述周边区形成接触孔；
步骤S108：执行如下步骤以形成位于核心区的金属硅化物：沉积镍金属层；进行快速热退火以形成镍金属硅化物；去除过量的镍金属；进行激光退火。
CN201510058669.0A 2015-02-04 2015-02-04 一种半导体器件的制造方法和电子装置 Active CN105990245B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510058669.0A CN105990245B (zh) 2015-02-04 2015-02-04 一种半导体器件的制造方法和电子装置
US15/001,004 US10211102B2 (en) 2015-02-04 2016-01-19 Non-volatile memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510058669.0A CN105990245B (zh) 2015-02-04 2015-02-04 一种半导体器件的制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN105990245A CN105990245A (zh) 2016-10-05
CN105990245B true CN105990245B (zh) 2019-02-01

Family

ID=56554722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510058669.0A Active CN105990245B (zh) 2015-02-04 2015-02-04 一种半导体器件的制造方法和电子装置

Country Status (2)

Country Link
US (1) US10211102B2 (zh)
CN (1) CN105990245B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881930B1 (en) 2016-10-21 2018-01-30 International Business Machines Corporation Simple integration of non-volatile memory and complementary metal oxide semiconductor
CN108074932B (zh) * 2016-11-08 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
JP2022510370A (ja) * 2018-12-04 2022-01-26 サンライズ メモリー コーポレイション 多層水平ｎｏｒ型薄膜メモリストリングの形成方法
CN112713087B (zh) * 2019-10-24 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112331658A (zh) * 2020-11-02 2021-02-05 上海华力微电子有限公司 NOR flash单元制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996560A (zh) * 2006-01-06 2007-07-11 台湾积体电路制造股份有限公司 半导体晶片、半导体装置与非易失性存储装置的制造方法
CN101459068A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 金属硅化物接触层的制造方法
CN101651097A (zh) * 2008-08-11 2010-02-17 南亚科技股份有限公司 非挥发性存储单元及其制造方法
CN101783296A (zh) * 2009-01-20 2010-07-21 中芯国际集成电路制造(上海)有限公司 栅极侧壁层的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847335B2 (en) * 2006-04-11 2010-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device having a generally L-shaped cross-section sidewall SONOS
KR101566922B1 (ko) * 2009-02-16 2015-11-09 삼성전자주식회사 저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법
JP2013065776A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体装置および半導体装置の製造方法
US9691883B2 (en) * 2014-06-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric formation approach for a floating gate of a split gate flash memory structure
US9484352B2 (en) * 2014-12-17 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a split-gate flash memory cell device with a low power logic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996560A (zh) * 2006-01-06 2007-07-11 台湾积体电路制造股份有限公司 半导体晶片、半导体装置与非易失性存储装置的制造方法
CN101459068A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 金属硅化物接触层的制造方法
CN101651097A (zh) * 2008-08-11 2010-02-17 南亚科技股份有限公司 非挥发性存储单元及其制造方法
CN101783296A (zh) * 2009-01-20 2010-07-21 中芯国际集成电路制造(上海)有限公司 栅极侧壁层的形成方法

Also Published As

Publication number Publication date
CN105990245A (zh) 2016-10-05
US20160225778A1 (en) 2016-08-04
US10211102B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
US11201164B2 (en) Memory devices
CN105990245B (zh) 一种半导体器件的制造方法和电子装置
US10083981B2 (en) Memory arrays, and methods of forming memory arrays
US11024802B2 (en) Method of fabricating resistive memory
KR102515198B1 (ko) 비아 차단 층
US9385316B2 (en) RRAM retention by depositing Ti capping layer before HK HfO
CN106158899A (zh) 改进电阻式随机存取存储器（RRAM）的保持性能的高k方案
CN106158873A (zh) 具有低功率逻辑器件的分栅式闪存单元器件的形成方法
CN106356374B (zh) 快闪存储器及其制作方法
CN105097542B (zh) 一种半导体器件的制造方法和电子装置
EP3163606A1 (en) Flash memory and fabricating method thereof
CN105097954B (zh) 一种半导体器件的制造方法和电子装置
TWI555066B (zh) 半導體元件的製作方法
US20120161222A1 (en) Method for filling a physical isolation trench and integrating a vertical channel array with a periphery circuit
CN105575904B (zh) 一种半导体器件的制造方法和电子装置
CN106158621B (zh) 半导体器件制作方法、半导体器件及电子装置
CN105789213B (zh) 一种半导体存储器件及其制备方法、电子装置
CN104733607B (zh) 一种半导体器件及其制造方法
US20160181267A1 (en) Non-volatile memory cell, nand-type non-volatile memory, and method of manufacturing the same
TW200903734A (en) Method for fabricating a SONOS memory
TWI473207B (zh) 填充一實體隔離溝渠的方法
KR102678035B1 (ko) 비아 차단 층
CN107634066A (zh) 非易失性存储器阵列及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant