CN105575904B - 一种半导体器件的制造方法和电子装置 - Google Patents

一种半导体器件的制造方法和电子装置 Download PDF

Info

Publication number
CN105575904B
CN105575904B CN201410527831.4A CN201410527831A CN105575904B CN 105575904 B CN105575904 B CN 105575904B CN 201410527831 A CN201410527831 A CN 201410527831A CN 105575904 B CN105575904 B CN 105575904B
Authority
CN
China
Prior art keywords
layer
sacrificial layer
semiconductor devices
manufacturing
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410527831.4A
Other languages
English (en)
Other versions
CN105575904A (zh
Inventor
杨芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410527831.4A priority Critical patent/CN105575904B/zh
Priority to US14/879,066 priority patent/US9761490B2/en
Publication of CN105575904A publication Critical patent/CN105575904A/zh
Application granted granted Critical
Publication of CN105575904B publication Critical patent/CN105575904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法包括：步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分；步骤S105：去除所述牺牲层以形成接触孔。该方法可以避免对控制栅侧壁造成不当刻蚀，能够提高半导体器件的性能和良率。本发明的电子装置包括采用上述方法制得的半导体器件，同样具有上述优点。

Description

一种半导体器件的制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。
背景技术
对高密度低成本的非挥发性存储器的需求持续驱动着闪存(Flash)尺寸的不断减小。对于NOR型闪存而言，其尺寸的主要限制是单元高度(cell height)，而单元高度的两个主要决定因素是漏极间隔和栅极长度。由于以最小间距(pitch)图形化一维接触孔(contact)阵列的复杂性，漏极间隔的尺寸在工艺节点从90nm发展到65nm的过程中几乎没有减小。而由于在沟道热电子程序化(channel hot electron programming)的过程中对高的漏极电压的需要，对于NOR型闪存而言，栅极长度的尺寸减小仍然是一个挑战。采用自对准接触孔(SAC)结构的NOR型闪存也具有上述两个问题。
在现有技术中，采用自对准接触孔结构的NOR型闪存的制造方法，通常包括如下步骤：形成浮栅；沉积氧化硅/氮化硅/氧化硅复合层结构；沉积用于形成控制栅的多晶硅；沉积用作控制栅硬掩膜的氮化硅；形成控制栅；形成单元区源/漏极；沉积层间介电层；对层间介电层进行CMP；形成自对准接触孔(SAC)的掩膜；通过干法刻蚀形成自对准接触孔；灰化；湿法刻蚀；沉积钛/氮化钛；沉积钨；对钨进行CMP。
在上述的制造方法中，可以通过引入光刻友好的线/间距特征实现漏极间距(drain space)的减小，并且，自对准接触孔结构允许漏极插塞直接临近栅极侧壁，因而可以在一定程度上减小闪存的尺寸。然而，由于该方法存在通过干法刻蚀形成自对准接触孔的步骤，在该干法刻蚀的过程中很容易对控制栅侧壁(通常为氮化硅)造成不当刻蚀，从而导致字线(WL)与漏极接触孔(drain CT)之间的击穿电压下降。相应地，也就造成了整个半导体器件的性能的下降。
由此可见，现有的半导体器件的制造方法在制造采用自对准接触孔结构的NOR型闪存的过程中，通过干法刻蚀形成自对准接触孔的步骤很容易对控制栅侧壁造成不当刻蚀，导致字线与接触孔之间的击穿电压下降，从而导致整个半导体器件的性能的下降。因此，为解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提出一种半导体器件的制造方法和电子装置，在形成自对准接触孔的过程中不再采用干法刻蚀工艺，不会对控制栅侧壁造成不当刻蚀，因而可以提高字线与接触孔之间的击穿电压。
本发明的一个实施例提供一种半导体器件的制造方法，包括：
步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；
步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；
步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；
步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分；
步骤S105：去除所述牺牲层以形成接触孔。
可选地，所述牺牲层的材料包括光刻胶，并且所述步骤S102包括：
步骤S1021：在所述前端器件上形成光刻胶层并对所述光刻胶层进行烘烤处理；
步骤S1022：对所述光刻胶层进行曝光和显影处理以形成覆盖所述前端器件的拟形成接触孔的区域的图形化的光刻胶层。
可选地，在所述步骤S105中，去除所述牺牲层的方法包括灰化法。
可选地，在所述步骤S102与所述步骤S103之间还包括步骤S1023：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的保护层；并且，在所述步骤S104中，所述保护层位于所述牺牲层的上方的部分被一并去除。
可选地，在所述步骤S1023中，所述保护层的材料包括低温氮化硅。
可选地，在所述步骤S101中，所述前端器件还包括位于所述控制栅之上的控制栅硬掩膜。
可选地，在所述步骤S105之后还包括步骤S106：
形成覆盖所述接触孔的导电材料层，对所述导电材料层进行CMP以形成导电插塞。
可选地，在所述步骤S106中，所述导电材料层包括钛/氮化钛叠层结构和位于其上方的金属钨。
可选地，在所述步骤S105与所述步骤S106之间还包括步骤S1056：对所述前端器件进行湿法清洗。
本发明的另一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件的制造方法包括如下步骤：
步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；
步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；
步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；
步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分；
步骤S105：去除所述牺牲层以形成接触孔。
本发明的半导体器件的制造方法，通过在形成层间介电层之前先在拟形成接触孔的区域形成牺牲层，然后在形成层间介电层之后去除牺牲层来形成接触孔，可以避免对控制栅侧壁造成不当刻蚀，能够提高整个半导体器件的性能和良率。本发明的电子装置，包括采用上述的半导体器件的制造方法制得的半导体器件，同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的一个实施例的半导体器件的制造方法在形成接触孔的步骤之前所形成的结构的一种俯视图；
图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H为本发明的一个实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3为本发明的一个实施例的半导体器件的制造方法的一种流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明实施例提供一种半导体器件的制造方法，用于制造包括NOR型闪存的半导体器件，主要涉及对接触孔(CT)制造工艺的改进。该半导体器件的制造方法，在形成自对准接触孔的过程中不再如现有技术一样采用干法刻蚀工艺，因而不会对控制栅的侧壁造成不当刻蚀，从而可以提高字线与接触孔之间的击穿电压。
下面，参照图1、图2A至图2H以及图3来描述本发明实施例提出的半导体器件的制造方法。其中，图1为本发明的一个实施例的半导体器件的制造方法在形成接触孔的步骤之前所形成的结构的一种俯视图；图2A至图2H为本发明的一个实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；图3为本发明的一个实施例的半导体器件的制造方法的一种流程图。
首先，需要解释的是，在本发明实施例中，图1为本发明实施例的半导体器件的制造方法在形成接触孔的步骤之前所形成的结构的一种俯视图，该结构包括控制栅1013、有源区1016(包括源极10161和漏极10162)和隔离区(例如STI)1001。其中，在图2A中，左图为沿图1中AA’线的剖视图，右图为沿图1中线BB’的剖视图；在图2B至图2H中，左图分别与图2A中的左图相对应，右图分别与图2A中的右图相对应。也就是说，在图2A至图2H中，左图为沿俯视图中垂直于控制栅且位于有源区上的切割线的剖视图，右图为沿俯视图中垂直于控制栅且位于隔离区上的切割线的剖视图。
下面，参照图2A至图2H介绍本发明实施例的半导体器件的制造方法，该方法包括如下步骤：
步骤A1：提供半导体衬底100，在半导体衬底100上形成包括浮栅1011、控制栅1013、位于浮栅1011和控制栅1013两侧的控制栅侧壁105以及源极10161和漏极10162的前端器件，如图2A所示。
其中，该前端器件通常还包括位于浮栅1011与控制栅1013之间的栅间介电层1012，以及位于控制栅1013之上的控制栅硬掩膜1014，如图2A所示。
在本实施例中，前端器件所包括的上述各部件均形成于半导体器件的单元区。并且，除形成上述各部件之外，在步骤A1中还可以在外围区同时形成包括栅极介电层1021、栅极1022以及栅极硬掩膜1023的晶体管，如图2A所示。其中，该晶体管也属于前端器件的一部分。并且，该晶体管通常也包括位于栅极1022两侧的栅极侧壁层。
在本实施例中，控制栅侧壁105和位于栅极1022两侧的栅极侧壁层也可以覆盖相应的栅极结构的顶部，但通常不会覆盖位于栅极结构两侧的源极和漏极。
示例性地，步骤A1包括如下步骤：
步骤A11：在半导体衬底100上形成浮栅1011；
步骤A12：在浮栅1011上沉积栅间介电材料层、控制栅材料层和硬掩膜材料层，对栅间介电材料层、控制栅材料层和硬掩膜材料层进行刻蚀以形成栅间介电层1012、控制栅1013和控制栅硬掩膜1014；
步骤A13：形成位于栅间介电层1012、控制栅1013和控制栅硬掩膜1014两侧的控制栅侧壁105；
步骤A14：通过离子注入形成源极10161和漏极10162。
其中，浮栅1011的材料可以为多晶硅。栅间介电层1012的材料可以为氧化硅/氮化硅/氧化硅构成的叠层结构。控制栅1013的材料可以为多晶硅。控制栅硬掩膜1014的材料可以为氮化硅。控制栅侧壁105的材料可以为氮化硅或其他合适的材料。
步骤A2：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层300，如图2B所示。
其中，牺牲层300的材料可以为光刻胶或其他合适的材料。应保证牺牲层300相对于控制栅侧壁105更容易去除，即，在后续去除牺牲层300的过程中不会对控制栅侧壁105造成不当影响。
示例性地，牺牲层300的材料为光刻胶，步骤A2包括如下步骤：
步骤A21：在所述前端器件上形成光刻胶层。
其中，形成光刻胶层的方法可以为：涂覆光刻胶层并进行烘烤。
步骤A22：对光刻胶层进行曝光、显影处理，以形成覆盖所述前端器件的拟形成接触孔的区域的图形化的光刻胶层。其中，所述图形化的光刻胶层即为所述牺牲层300。
步骤A3：形成覆盖牺牲层300以及前端器件的未被牺牲层300覆盖的区域的保护层201，如图2C所示；然后，形成覆盖保护层201的层间介电层202，如图2D所示。
其中，保护层201的材料可以为低温氮化硅或其他合适的材料。形成保护层201的方法可以为沉积法或其他合适的方法。
其中，层间介电层202的材料可以为氧化硅或其他合适的材料。形成层间介电层202的方法可以为沉积法或其他合适的方法。
在本实施例中，形成保护层201的步骤可以省略，而直接形成覆盖牺牲层300以及前端器件的未被牺牲层300覆盖的区域的层间介电层202。
步骤A4：通过CMP(化学机械抛光)去除层间介电层202位于牺牲层300的上方的部分以及保护层201位于所述牺牲层300的上方的部分，如图2E所示。
显然，当步骤A3中不包括形成保护层201的步骤时，步骤A4则不再包括去除保护层201位于所述牺牲层300的上方的部分的步骤。
其中，保护层201可以在CMP的过程中对牺牲层300提供一定的保护，在一定程度上提高工艺的良率。
步骤A5：去除牺牲层300以形成接触孔301，如图2F所示。
也就是说，去除牺牲层之后暴露出的位于相邻的栅极之间的区域即作为接触孔301。
其中，去除牺牲层300的方法，可以为剥离法、灰化法或其他合适的方法。示例性地，牺牲层300为光刻胶，去除牺牲层300的方法为灰化法。
本实施例的形成接触孔301的方法，通过先在拟形成接触孔的区域形成牺牲层，然后在形成层间介电层之后通过去除牺牲层来形成接触孔。与现有技术中的通过对层间介电层进行刻蚀来形成接触孔的方法相比，该方法在形成接触孔的工艺中不再包括干法刻蚀工艺，可以避免对控制栅侧壁105以及控制栅硬掩膜1014等造成不当刻蚀，因而可以提高字线与接触孔之间的击穿电压，进而提高整个半导体器件的性能和良率。
在本实施例中，在去除牺牲层300之后，还可以包括对前端器件进行湿法清洗的步骤。通过湿法清洗，可以去除工艺过程中产生的杂质，从而提高最终制得的半导体器件的良率。
步骤A6：形成完全覆盖接触孔301的导电材料层2030，也就是在牺牲层300原来的位置形成导电材料层2030，如图2G所示；然后，对导电材料层2030进行CMP，以形成导电插塞203，如图2H所示。
其中，形成导电材料层2030的方法可以为沉积法或其他合适的方法。导电材料层2030可以为单层或多层结构。示例性地，导电材料层2030包括钛/氮化钛叠层结构和位于其上方的金属钨，形成导电材料层2030的方法包括：在牺牲层300原来的位置沉积一层钛/氮化钛叠层结构；然后，在钛/氮化钛叠层结构上沉积金属钨。
该导电插塞203可以用于连接位于其上下的组件，例如源极与金属层。
至此，完成了本发明实施例的半导体器件的制造方法的关键步骤的介绍。在本发明实施例中，在步骤A6之后还可以包括其他步骤，例如形成金属层的步骤，在此并不进行限定。
本发明实施例的半导体器件的制造方法，通过在形成层间介电层之前先在拟形成接触孔的区域形成牺牲层，然后在形成层间介电层之后通过灰化法等工艺去除牺牲层来形成接触孔，可以避免对栅极侧壁以及控制栅硬掩膜造成不当刻蚀，因而可以提高整个半导体器件的性能和良率。
图3示出了本发明的一个实施例的半导体器件的制造方法的一种流程图，用于简要示出上述方法的典型流程。具体包括：
步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；
步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；
步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；
步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分；
步骤S105：去除所述牺牲层以形成接触孔。
实施例二
本发明实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为根据实施例一所述的半导体器件的制造方法制造的半导体器件。该电子组件，可以为晶体管等任何电子组件。
示例性地，所述半导体器件的制造方法包括如下步骤：
步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；
步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；
步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；
步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分；
步骤S105：去除所述牺牲层以形成接触孔。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括上述半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；
步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；
步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；
步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分，以暴露所述牺牲层；
步骤S105：去除所述牺牲层以形成接触孔。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲层的材料包括光刻胶，并且所述步骤S102包括：
步骤S1021：在所述前端器件上形成光刻胶层并对所述光刻胶层进行烘烤处理；
步骤S1022：对所述光刻胶层进行曝光和显影处理以形成覆盖所述前端器件的拟形成接触孔的区域的图形化的光刻胶层。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，去除所述牺牲层的方法包括灰化法。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102与所述步骤S103之间还包括步骤S1023：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的保护层；并且，在所述步骤S104中，所述保护层位于所述牺牲层的上方的部分被一并去除。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S1023中，所述保护层的材料包括低温氮化硅。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述前端器件还包括位于所述控制栅之上的控制栅硬掩膜。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105之后还包括步骤S106：
形成覆盖所述接触孔的导电材料层，对所述导电材料层进行CMP以形成导电插塞。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所述导电材料层包括钛/氮化钛叠层结构和位于其上方的金属钨。
9.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S105与所述步骤S106之间还包括步骤S1056：对所述前端器件进行湿法清洗。
10.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件的制造方法包括如下步骤：
步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；
步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；
步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；
步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分，以暴露所述牺牲层；
步骤S105：去除所述牺牲层以形成接触孔。
CN201410527831.4A 2014-10-09 2014-10-09 一种半导体器件的制造方法和电子装置 Active CN105575904B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410527831.4A CN105575904B (zh) 2014-10-09 2014-10-09 一种半导体器件的制造方法和电子装置
US14/879,066 US9761490B2 (en) 2014-10-09 2015-10-08 Method for forming contact holes in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410527831.4A CN105575904B (zh) 2014-10-09 2014-10-09 一种半导体器件的制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN105575904A CN105575904A (zh) 2016-05-11
CN105575904B true CN105575904B (zh) 2018-11-16

Family

ID=55655959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410527831.4A Active CN105575904B (zh) 2014-10-09 2014-10-09 一种半导体器件的制造方法和电子装置

Country Status (2)

Country Link
US (1) US9761490B2 (zh)
CN (1) CN105575904B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895723A (zh) * 2016-09-05 2018-04-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
US10685874B1 (en) * 2018-12-14 2020-06-16 Globalfoundries Inc. Self-aligned cuts in an interconnect structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159226A (zh) * 2006-10-02 2008-04-09 三星电子株式会社 使用自对准双构图方法形成焊盘图形的方法、使用其所形成的焊盘图形布局、以及使用自对准双构图方法形成接触孔的方法
CN102244031A (zh) * 2010-05-14 2011-11-16 中国科学院微电子研究所 一种接触孔、半导体器件和二者的形成方法
CN103855095A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509623B2 (en) * 2000-06-15 2003-01-21 Newport Fab, Llc Microelectronic air-gap structures and methods of forming the same
KR101226077B1 (ko) * 2007-11-27 2013-01-24 삼성전자주식회사 측벽 스페이서 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR101497546B1 (ko) * 2008-11-06 2015-03-03 삼성전자주식회사 콘택홀내에 스페이서를 구비하는 반도체 장치의 제조방법
KR20160073792A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102295239B1 (ko) * 2015-01-08 2021-09-01 삼성전자주식회사 반도체 장치의 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159226A (zh) * 2006-10-02 2008-04-09 三星电子株式会社 使用自对准双构图方法形成焊盘图形的方法、使用其所形成的焊盘图形布局、以及使用自对准双构图方法形成接触孔的方法
CN102244031A (zh) * 2010-05-14 2011-11-16 中国科学院微电子研究所 一种接触孔、半导体器件和二者的形成方法
CN103855095A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
US20160104641A1 (en) 2016-04-14
US9761490B2 (en) 2017-09-12
CN105575904A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
US9741728B2 (en) Method for forming a split-gate flash memory cell device with a low power logic device
JP6473233B2 (ja) 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ
TWI664665B (zh) 金屬浮動閘極合成三維反及型記憶體裝置與相關聯方法
CN106033759B (zh) 自对准的分裂栅极闪存
US11276698B2 (en) Flash memory device and manufacture thereof
CN106057661B (zh) 集成电路及其形成方法
CN105097542B (zh) 一种半导体器件的制造方法和电子装置
US10181475B2 (en) Three-dimensional non-volatile memory and manufacturing method thereof
CN105720058A (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
US20120074484A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN103748686A (zh) 具有高k电介质和金属栅的非易失性存储器单元
US10516026B2 (en) Split gate memory device and method of fabricating the same
JP2019516245A (ja) ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法
CN105870324B (zh) 薄膜存储器技术的l形电容器
JP2019515495A (ja) スプリットゲート、ツインビット不揮発性メモリセル
JP2017524260A (ja) 制御ゲートと浮遊ゲートとの間の強化された横方向結合によりスケーリングが改良される分割ゲートフラッシュメモリセル
TW201530702A (zh) 積體電路結構及其製造方法
CN105575904B (zh) 一种半导体器件的制造方法和电子装置
CN105097954B (zh) 一种半导体器件的制造方法和电子装置
CN106558610B (zh) 一种半导体器件及其制备方法、电子装置
CN105789213B (zh) 一种半导体存储器件及其制备方法、电子装置
JP2014165457A (ja) 不揮発性半導体記憶装置の製造方法
CN105810682A (zh) 非挥发性存储单元、与非型非挥发性存储器及其制造方法
TWI528424B (zh) 於金氧半場效電晶體形成遮蔽閘之方法
US8435856B2 (en) Floating gate flash cell device and method for partially etching silicon gate to form the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant