JP2019516245A - ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法 - Google Patents

２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法 Download PDF

Info

Publication number
JP2019516245A
JP2019516245A JP2018554740A JP2018554740A JP2019516245A JP 2019516245 A JP2019516245 A JP 2019516245A JP 2018554740 A JP2018554740 A JP 2018554740A JP 2018554740 A JP2018554740 A JP 2018554740A JP 2019516245 A JP2019516245 A JP 2019516245A
Authority
JP
Japan
Prior art keywords
polysilicon
insulating
forming
block
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018554740A
Other languages
English (en)
Other versions
JP6716716B2 (ja
Inventor
フェン ジョウ
フェン ジョウ
シャン リウ
シャン リウ
チエン−シェン スー
チエン−シェン スー
ニャン ドー
ニャン ドー
チュンミン ワン
チュンミン ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Priority claimed from PCT/US2017/025263 external-priority patent/WO2017184315A1/en
Publication of JP2019516245A publication Critical patent/JP2019516245A/ja
Application granted granted Critical
Publication of JP6716716B2 publication Critical patent/JP6716716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer

Abstract

２つのポリシリコン堆積物を使用して、対の不揮発性メモリセルを形成するための簡略化された方法。第１のポリシリコン堆積プロセスにおいて、第１のポリシリコン層を半導体基板上に形成し、そこから絶縁する。一対の離間した絶縁ブロックを第１のポリシリコン層上に形成する。一対の絶縁ブロックのうちの１つの下にそれぞれ配置された、第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、第１のポリシリコン層の露出した部分を除去する。第２のポリシリコン堆積プロセスにおいて、第２のポリシリコン層を基板及び一対の絶縁ブロック上に形成する。第１のポリシリコンブロック（一対の絶縁ブロック間に配置）、第２のポリシリコンブロック（一方の絶縁ブロックの外側に隣接して配置）、及び第３のポリシリコンブロック（他方の絶縁ブロックの外側に隣接して配置）を維持しながら、第２のポリシリコン層の部分を除去する。

Description

〔関連出願〕
本出願は、２０１６年４月２０日に出願された中国特許出願第２０１６１０２４７６６６．６号の利益を主張する。
本発明は、ワード線（ＷＬ）ゲートと、浮遊ゲートと、消去ゲートと、を有する不揮発性フラッシュメモリセルに関する。
ワード線（ＷＬ）ゲート、浮遊ゲート、及び消去ゲートを有するスプリットゲート不揮発性フラッシュメモリセルは、当該技術分野において周知である。例えば、その全体が参照によって本明細書に援用される、米国特許第７，３１５，０５６号を参照されたい。
不揮発性メモリセルのサイズが縮小されるにつれ、自己整合要素の面で、かつ少ない処理工程数（例えば、マスキング工程、ポリ堆積工程など）で、このようなメモリセルを製造することがより困難になる。したがって、メモリセルのサイズ縮小を継続しながら、製造プロセスを簡略化することが、本発明の目的の１つである。
一対の不揮発性メモリセルを形成するための簡略化された方法は、半導体基板上に第１の絶縁層を形成することと、第１のポリシリコン堆積プロセスにおいて第１の絶縁層上に第１のポリシリコン層を形成することと、第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、一対の絶縁ブロックの下及び一対の絶縁ブロック間に配置された第１のポリシリコン層の一部を維持しながら、第１のポリシリコン層の一部を除去することと、一対の絶縁ブロック間に配置された第１のポリシリコン層の一部の上に、第１の側面に隣接した一対の離間した絶縁スペーサを形成することと、一対の絶縁ブロックのうちの１つ及び一対の絶縁スペーサのうちの１つの下にそれぞれ配置された第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、絶縁スペーサ間に配置された第１のポリシリコン層の一部を除去することと、基板内に及び一対の絶縁ブロック間にソース領域を形成することと、一対の絶縁スペーサを除去することと、少なくとも一対のポリシリコンブロックのそれぞれの端部に沿って延在する、絶縁材料を形成することと、第２のポリシリコン堆積プロセスにおいて基板及び一対の絶縁ブロックの上に第２のポリシリコン層を形成することと、第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら（第１のポリシリコンブロックは、一対の絶縁ブロック間かつソース領域上に配置され、第２のポリシリコンブロックは、絶縁ブロックのうちの１つの第２の側面に隣接して配置され、第３のポリシリコンブロックは、絶縁ブロックのうちの別の１つの第２の側面に隣接して配置される）、第２のポリシリコン層の一部を除去することと、基板内に第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、基板内に第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む。
一対の不揮発性メモリセルを形成するための簡略化された方法は、半導体基板上に第１の絶縁層を形成することと、第１のポリシリコン堆積プロセスにおいて第１の絶縁層に第１のポリシリコン層を形成することと、第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、一対の絶縁ブロックのうちの１つの下にそれぞれ配置された第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、第１のポリシリコン層の一部を除去することと、第１及び第２の側面に隣接した絶縁スペーサを形成することと、第１の側面に隣接した絶縁スペーサを除去することと、基板内に及び一対の絶縁ブロック間にソース領域を形成することと、少なくとも第１の側面に沿って、かつ第２の側面に隣接した絶縁スペーサに沿って延在する絶縁材料の層を形成することと、第２のポリシリコン堆積プロセスにおいて基板及び一対の絶縁ブロックの上に第２のポリシリコン層を形成することと、第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら（第１のポリシリコンブロックは、一対の絶縁ブロック間かつソース領域上に配置され、第２のポリシリコンブロックは、絶縁ブロックのうちの１つの第２の側面に隣接して配置され、第３のポリシリコンブロックは、絶縁ブロックのうちの別の１つの第２の側面に隣接して配置される）、第２のポリシリコン層の一部を除去することと、基板内に第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、基板内に第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む。
一対の不揮発性メモリセルを形成するための簡略化された方法は、半導体基板上に第１の絶縁層を形成することと、第１のポリシリコン堆積プロセスにおいて第１の絶縁層に第１のポリシリコン層を形成することと、第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、第１及び第２の側面に隣接した絶縁スペーサを形成することと、第１の側面に隣接した絶縁スペーサの幅を縮小させることと、一対の絶縁ブロックのうちの１つ及びその１つの絶縁ブロックの第１及び第２の側面に隣接した絶縁スペーサの下にそれぞれ配置される、第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、第１のポリシリコン層の一部を除去することと、基板内に及び一対の絶縁ブロック間にソース領域を形成することと、絶縁スペーサを除去して第１のポリシリコン層の一対のポリシリコンブロックのそれぞれの端部を露出させることと、少なくとも第１のポリシリコン層の一対のポリシリコンブロックのそれぞれの露出した端部に沿って延在する、絶縁材料の層を形成することと、第２のポリシリコン堆積プロセスにおいて基板及び一対の絶縁ブロックの上に第２のポリシリコン層を形成することと、第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら（第１のポリシリコンブロックは、一対の絶縁ブロック間かつソース領域上に配置され、第２のポリシリコンブロックは、絶縁ブロックのうちの１つの第２の側面に隣接して配置され、第３のポリシリコンブロックは、絶縁ブロックのうちの別の１つの第２の側面に隣接して配置される）、第２のポリシリコン層の一部を除去することと、基板内に第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、基板内に第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む。
一対の不揮発性メモリセルを形成するための簡略化された方法は、半導体基板上に第１の絶縁層を形成することと、第１のポリシリコン堆積プロセスにおいて第１の絶縁層に第１のポリシリコン層を形成することと、第１のポリシリコン層に、対向する第１及び第２の側面を有する絶縁ブロックを形成することと、第１のポリシリコン層上に第１の側面に隣接した第１の絶縁スペーサと、第１のポリシリコン層上に第２の側面に隣接した第２の絶縁スペーサと、を形成することと、絶縁ブロック並びに第１及び第２の絶縁スペーサの下に配置された第１のポリシリコン層のポリシリコンブロックを維持しながら、第１のポリシリコン層の一部を除去することと、絶縁ブロックを除去することと、第１及び第２の絶縁スペーサ間に配置された第１のポリシリコン層の一部を除去して、第１の絶縁スペーサの下に配置された第１のポリシリコン層の第１のポリシリコンブロックと、第２の絶縁スペーサの下に配置された第１のポリシリコン層の第２のポリシリコンブロックと、を形成することと、基板内に並びに第１及び第２の絶縁スペーサ間にソース領域を形成することと、少なくとも第１のポリシリコン層の第１及び第２のポリシリコンブロックのそれぞれの端部に沿って延在する、絶縁材料を形成することと、第２のポリシリコン堆積プロセスにおいて基板及び一対の絶縁スペーサの上に第２のポリシリコン層を形成することと、第２のポリシリコン層の第３のポリシリコンブロック、第４のポリシリコンブロック、及び第５のポリシリコンブロックを維持しながら（第３のポリシリコンブロックは、一対の絶縁スペーサの間でソース領域上に配置され、第４のポリシリコンブロックは、第１の絶縁スペーサに隣接して配置され、第５のポリシリコンブロックは、第２の絶縁スペーサに隣接して配置される）、第２のポリシリコン層の一部を除去することと、基板内に第４のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、基板内に第５のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む。
本発明の他の目的及び特徴は、明細書、請求項、添付図面を精読することによって明らかになるであろう。
本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルの形成における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態の断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態の断面図である。 本発明の一対のメモリセルを形成するための別の代替実施形態の断面図である。
本発明は、少ない処理工程数（例えば、２つのポリシリコン堆積工程のみ）で対のメモリセルを作製する方法である。図１Ａ〜図１Ｉを参照すると、対のメモリセルを作製するプロセスにおける工程の断面図が示されている（一対のメモリセルの形成のみが図中に示されているが、このようなメモリセルの対の配列が同時に形成されることを理解されたい）。本プロセスは、Ｐ型単結晶シリコンの基板１０の上に、二酸化（酸化）シリコン１２の層を形成することから始まる。酸化物層１２は、８０〜１００Ａの厚さであってよい。その後、ポリシリコン（又はアモルファスシリコン）層１４を二酸化シリコン層１２上に形成する。ポリ層１４は、２００〜３００Ａの厚さであってよい。図１Ａに示すように、別の絶縁層１６（例えば、酸化物）をポリ層１４上に形成し、更に別の絶縁層１８（例えば、窒化シリコン（窒化物））を酸化物層１６上に形成する。酸化物層１６は、２０〜５０Ａの厚さであってよく、窒化物層１８は、約５００Ａの厚さであってよい。
フォトレジスト材料（図示せず）が構造体上に塗布され、フォトレジスト材料の選択された部分を露出させるマスキング工程が行われる。フォトレジストは、フォトレジストの一部が除去されるように現像する。残ったフォトレジストをマスクとして使用し、構造体をエッチングする。具体的には、図１Ｂに示すように（フォトレジストの除去後）、対の窒化物ブロック１８を残しながら、窒化物層１８及び酸化物層１６を異方性エッチング（エッチストップとしてポリ層１４を使用）する。窒化物ブロック１８間の空間は、本明細書では「内部領域」と呼ばれ、一対の窒化物ブロックの外側の空間は、本明細書では「外部領域」と呼ばれる。フォトレジスト材料を構造体上に再塗布し、マスキング工程及び現像工程を用いてパターン化して、内部領域を被覆する。次いで、図１Ｃに示すように（フォトレジストの除去後）、異方性ポリエッチングを使用して、外部領域内のポリ層１４の当該部分を除去する。
次いで、構造体の側面に酸化物スペーサ２０を形成する。スペーサの形成は、当該技術分野において既知である。当該形成においては、構造体の輪郭上に材料を堆積した後、異方性エッチング処理が行われる。その結果、当該材料は、構造体の水平面からは除去され、構造体の垂直配向面上においては（上面が丸みを帯びた状態で）大部分がそのまま残存する。この結果得られた構造体を図１Ｄに示す。次いで、ポリエッチングを使用して、内部領域内のポリ層１４の露出した部分を除去する。次いで、インプラントプロセス（例えば、インプランテーション及びアニール）を行い、内部領域内の基板にソース領域２２を形成する。この結果得られた構造体を図１Ｅに示す。
フォトレジストを構造体上に形成し、内部領域から除去し、酸化物エッチングを使用して、内部領域内の酸化物スペーサ２０及びソース領域上の酸化物層１２を除去する。フォトレジストを除去した後は、次いで、図１Ｆに示すように、内部領域内のポリ層１４の露出した部分を含む構造体上に、トンネル酸化物層２４を形成する（例えば、高温酸化物ＨＴＯによる）。ポリシリコンの厚い層２６を構造体上に形成し（図１Ｇを参照のこと）、次いで、図１Ｈに示すように、ポリブロック２６ａを内部領域に、及びポリブロック２６ｂを外部領域に残しながら、ポリエッチングを行う（例えば、エッチストップとして窒化物１８を使用したＣＭＰ）。任意のポリエッチングを使用して、ポリブロック２６ａ及び２６ｂの高さを減少させる（すなわち、窒化物ブロック１８の上部より下）ことができる。
フォトレジストを構造上に形成し、ポリブロック２６ｂの一部を露出させるようにパターン化し、次いで、ポリエッチングでポリブロック２６の露出した部分を除去する（すなわち、ポリブロック２６ｂの外側縁部を画定する）。次いで、インプラントを行って、ポリブロック２６ｂの外側縁部に隣接して基板の中にドレイン領域３０を形成する。次いで、ポリブロック２６ａ及び２６ｂの露出した上面上にサリサイド２８を形成する（伝導度の向上のため）。最終的な構造体は図１Ｉに示されており、一対のメモリセルを含む。各メモリセルは、ソース領域２２、ドレイン領域３０、ソース領域とドレイン領域との間の基板内にチャネル領域３２、チャネル領域３２の第１の部分上に配置され、そこから絶縁される浮遊ゲート１４、チャネル領域３２の第２の部分上に配置され、そこから絶縁されるワード線ゲート２６ｂ、及びソース領域２２上に配置され、そこから絶縁される消去ゲート２６ａを含む。消去ゲート２６ａは、浮遊ゲート１４に横方向に隣接した第１の部分と、浮遊ゲート１４の一部にわたってその上方に延在する第２の部分と、を有する。
上記の製造方法は、いくつかの利点を有する。まず、２つのポリ堆積のみを用いて、３つのゲート（浮遊１４、消去２６ａ、及びワード線２６ｂ）の全てが形成される。浮遊ゲート１４は、消去効率を高めるため、消去ゲート２６ａのノッチ２７に対向する鋭利な先端部又は縁部１４ａを有する。浮遊ゲート１４は相対的に薄いが、浮遊ゲート１４の上方の窒化物ブロック１８は相対的に厚く、信頼性の高いハードマスクの役割を果たし、ポリＣＭＰ停止層となる。
図２〜図７を参照すると、対のメモリセルを作製するための工程の代替実施形態の断面図が示されている（これらの図には、１つのメモリセルの形成のみが示されているが、このような一対のメモリセルの一部としてソース領域の他方の側に、ミラーメモリセルが同時に形成されることと、このようなメモリセルの対の配列が同時に形成されることと、を理解されたい）。
図２は、図１Ａ〜１Ｉのプロセスの代替実施形態を示しており、内部領域内の浮遊ゲート１４上に形成されるスペーサ４２は、製造プロセスを簡略化するために、消去ゲート５０ａの形成前のまま残される（すなわち、内部領域の酸化物エッチングなし）。
図３Ａ〜３Ｄは、図１Ａ〜１Ｉのプロセスの更に別の代替実施形態を示しており、プロセスは、上記の及び図１Ａに示された、同一の処理工程で開始する。ただし、図１Ｃに示すように、外部領域内のポリ層１４の露出した部分のみを除去するポリエッチングとは異なり、図３Ａに示すように、ポリエッチングを使用して、内部領域及び外部領域の両方のポリ層１４を除去する。好ましくは、窒化物ブロック１８上に付加的な酸化物層６０を形成する。図３Ｂに示すように、窒化物ブロック１８及びポリ層１４の側面に沿って、絶縁スペーサ６２（例えば、酸化物と窒化物との両方で形成される複合体、又は酸化物のみ）が形成される。フォトレジスト６４は、構造体上に形成され、内部領域から除去される。露出したＯＮ又は酸化物スペーサ６２を窒化物／酸化物エッチングによって除去する。次いで、図３Ｃに示すように、インプラントプロセスを使用して、ソース領域６６を形成する。フォトレジスト除去後に、酸化物層６８を構造体上に形成する。次いで、ポリ堆積、ＣＭＰ、及びポリエッチングを行い、消去ゲート７０ａ及びワード線ゲート７０ｂを形成する。次いで、インプラントを用いて、ドレイン７２を形成する。最終構造を図３Ｄに示す。本実施形態では、消去ゲート７０ａと浮遊ゲート１４と窒化物ブロック１８との間の間隔は、酸化物層６８のみによって規定される。
図４Ａ〜４Ｄは、図１Ａ〜１Ｉのプロセスの更に別の代替実施形態を示しており、プロセスは、上記の及び図１Ａに示された、同一の処理工程で開始する。絶縁材料（例えば酸化物）のスペーサ７４を窒化物ブロック１８の両側に形成する。フォトレジスト７６を構造体上に形成し、外部領域から選択的に除去する。ポリエッチングを使用して、ポリ層１４の露出した部分を除去する。図４Ａに示すように、ＷＬＶＴインプランテーションを使用して、外部領域に基材をインプラントする。フォトレジストの除去後、フォトレジスト７８を構造体上に形成し、内部領域から選択的に除去する。酸化物ウェットエッチングを行って、内部領域の露出したスペーサ７４を薄化する（消去ゲートと浮遊ゲートとの最終的な重なりを非依存的に制御する）。次いで、ポリエッチングを行って、内部領域のポリ層１４の露出した部分を除去する。次いで、図４Ｂに示すように、インプラントプロセスを行って、ソース領域８０を形成する。フォトレジストの除去後、酸化物エッチングを行い、スペーサ７４及び酸化物層１２の露出した部分を除去する。図４Ｃに示すように、熱酸化プロセスを使用して、ポリ層１４及び基板１０の露出した面に酸化物層８２を形成する。図４Ｄに示すように、ポリ堆積及びエッチングを使用して、消去ゲート８４ａ及びワード線ゲート８４ｂを形成し、インプラントを使用して、ドレイン領域８６を形成する。消去ゲート８４ａ及びワード線ゲート８４ｂの両方は、消去効率の向上及び容量結合のために、浮遊ゲートに横方向に隣接した第１の部分と、浮遊ゲート上で上方に延在する第２の部分と、を有する。ワード線ゲートに対して、消去ゲートが浮遊ゲートに重なる量は、酸化物スペーサ薄化プロセスによって非依存的に制御及び規定される。
図５Ａ〜５Ｃは、図１Ａ〜１Ｉのプロセスの更に別の代替実施形態を示しており、プロセスは、上記の及び図１Ａに示された、同一の処理工程で開始する。ただし、この実施形態では、消去ゲートは、窒化物ブロック１８の隣に形成する代わりにそれを置換する。具体的には、図５Ａに示すように、絶縁材料（例えば、任意のスペーサ８８の場合は酸化物−窒化物、スペーサ９０の場合は酸化物）のスペーサ８８（任意）及び９０を、窒化物ブロック１８の両側に形成する。ポリエッチングを使用して、窒化物ブロック１８並びにスペーサ８８及び９０によって保護されていないポリ層１４の部分を除去する。次いで、図５Ｂに示すように、絶縁材料（例えば、酸化物）のスペーサ９２を、ポリ層の露出した端部を含む、構造体の側面に形成する。窒化物エッチングを使用して、トレンチを残し、トレンチの底部にポリ層１４の一部を露出させながら、窒化物ブロック１８を除去する。ポリエッチングを使用して、ポリ層１４の露出した部分を除去する。インプラントプロセスを使用して、ソース領域９３を形成する。スペーサ８８を除去又は薄化するか、又は任意のスペーサ８８なしでスペーサ９０を薄化し、窒化物ブロック１８の除去によって残されたトレンチの側壁に沿って酸化物９４を形成する。ポリ堆積及びエッチングを行い、消去ゲート９６ａ及びワード線ゲート９６ｂを形成する。次いで、インプラントプロセスを使用して、ドレイン領域９８を形成する。この結果得られた構造体を図５Ｃに示す。
図６は、図５Ａ〜図５Ｃのプロセスの代替実施形態を示しており、スペーサ９０を形成する前に、ポリ傾斜エッチングを行って、ポリ層１４が、窒化物ブロック１８から離れて延在するにつれ、その上面が下方に傾斜するようにする。この結果、上方に傾斜する面を有するそれぞれの浮遊ゲートは、消去ゲートのノッチに対向するより鋭角な縁部で終端する。
図７は、図１〜図６のプロセスの別の代替実施形態を示しており、ワード線ゲートを形成するポリブロックをポリエッチングによって除去し、高Ｋ材料の（すなわち、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２など、酸化物よりも高い誘電率Ｋを有する）絶縁層及び金属材料のブロックに置換する。例えば、図２の実施形態に関して、ポリブロック５０ｂをポリエッチングによって除去し、図７に示すように、高Ｋ材料の絶縁層５６及び金属材料のブロック５８に置換する。金属で形成されたワード線ゲート５８を有することで、より高いゲート伝導率を実現することができる。同じことを図１Ｉのポリブロック２６ｂ、図３Ｄのポリブロック７０ｂ、図４Ｄのポリブロック８４ｂ、並びに図５Ｃ及び図６のポリブロック９６ｂに対して行うことができる。
本発明は、図示した上記実施形態（複数可）に限定されるものではなく、添付の請求の範囲にあるあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。例えば、窒化物ブロック１８は、代わりに酸化物又は酸化物−窒化物−酸化物又は酸化物−窒化物の複合層からなり得る。ワード線ゲート２６ｂ、５０ｂ、７０ｂ、８４ｂ、及び９６ｂの下の絶縁体は、酸化シリコン、又はＮＯ、Ｎ２Ｏアニール又はＤＰＮ（デカップルドプラズマ窒化）によって窒素処理された酸化物であり得るが、これらの例に限定されない。更に、特許請求及び明細書から明らかであるように、全ての方法の工程が例示又は請求した正確な順序で実施される必要はなく、むしろ任意の順序で本発明のメモリセルの適切な形成が可能である。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される場合、「の上方に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配設される）を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接した」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「に取付けられた」は、「に直接取付けられた」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「に間接的に取付けられた」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にない）、及び「間接的に電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。

Claims (28)

  1. 一対の不揮発性メモリセルを形成する方法であって、
    半導体基板上に第１の絶縁層を形成することと、
    第１のポリシリコン堆積プロセスにおいて前記第１の絶縁層上に第１のポリシリコン層を形成することと、
    前記第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、前記絶縁ブロックのそれぞれは互いに向き合う第１の側面と、互いに反対を向く第２の側面と、を有する、ことと、
    前記一対の絶縁ブロックの下及び前記一対の絶縁ブロックの間に配置された前記第１のポリシリコン層の一部を維持しながら、前記第１のポリシリコン層の一部を除去することと、
    前記一対の絶縁ブロックの間に配置された前記第１のポリシリコン層の一部の上に、前記第１の側面に隣接した一対の離間した絶縁スペーサを形成することと、
    前記一対の絶縁ブロックのうちの１つ及び前記一対の絶縁スペーサのうちの１つの下にそれぞれ配置された前記第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、前記絶縁スペーサ間に配置された前記第１のポリシリコン層の一部を除去することと、
    前記基板内かつ前記一対の絶縁ブロックの間にソース領域を形成することと、
    前記一対の絶縁スペーサを除去することと、
    少なくとも前記一対のポリシリコンブロックのそれぞれの端部に沿って延在する、絶縁材料を形成することと、
    第２のポリシリコン堆積プロセスにおいて前記基板及び前記一対の絶縁ブロックの上に第２のポリシリコン層を形成することと、
    前記第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら、前記第２のポリシリコン層の一部を除去することであって、
    前記第１のポリシリコンブロックは、前記一対の絶縁ブロックの間及び前記ソース領域上に配置され、
    前記第２のポリシリコンブロックは、前記絶縁ブロックのうちの１つの前記第２の側面に隣接して配置され、
    前記第３のポリシリコンブロックは、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接して配置される、ことと、
    前記基板内に前記第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、
    前記基板内に前記第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む、方法。
  2. 前記第１、第２及び第３のポリシリコンブロックの上面上にサリサイドを形成すること、を更に含む、請求項１に記載の方法。
  3. 前記第１のポリシリコンブロックが、前記第１のポリシリコン層の前記一対のポリシリコンブロックに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記一対のポリシリコンブロック上で上方に延在する第２の部分と、を含む、請求項１に記載の方法。
  4. 前記一対の離間した絶縁スペーサを形成するために使用するものと同じ堆積及びエッチングプロセスにおいて、前記第２の側面に隣接した一対の第２の絶縁スペーサを形成すること、を更に含む、請求項１に記載の方法。
  5. 前記離間した絶縁ブロックが窒化物、酸化物、又は酸化物と窒化物との両方を含む層の複合体で形成されている、請求項１に記載の方法。
  6. 前記第１の絶縁層が、酸化物又は窒化処理された酸化物で形成されている、請求項１に記載の方法。
  7. 前記第２及び第３のポリシリコンブロックを除去することと、前記絶縁ブロックのうちの１つの前記第２の側面に隣接した第１の金属ブロックを形成することと、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接した第２の金属ブロックを形成することと、を更に含む、請求項１に記載の方法。
  8. 前記第１の金属ブロックと前記絶縁ブロックのうちの１つの前記第２の側面との間に、高Ｋ絶縁材料の層を形成することと、前記第２の金属ブロックと前記絶縁ブロックのうちの別の１つの前記第２の側面との間に高Ｋ絶縁材料の層を形成することと、を更に含む、請求項７に記載の方法。
  9. 一対の不揮発性メモリセルを形成する方法であって、
    半導体基板上に第１の絶縁層を形成することと、
    第１のポリシリコン堆積プロセスにおいて前記第１の絶縁層に第１のポリシリコン層を形成することと、
    前記第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、前記絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、
    前記一対の絶縁ブロックのうちの１つの下にそれぞれ配置された前記第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、前記第１のポリシリコン層の一部を除去することと、
    前記第１及び第２の側面に隣接した絶縁スペーサを形成することと、
    前記第１の側面に隣接した前記絶縁スペーサを除去することと、
    前記基板内かつ前記一対の絶縁ブロック間に、ソース領域を形成することと、
    少なくとも前記第１の側面に沿って、かつ前記第２の側面に隣接した前記絶縁スペーサに沿って延在する、絶縁材料の層を形成することと、
    第２のポリシリコン堆積プロセスにおいて前記基板及び前記一対の絶縁ブロック上に第２のポリシリコン層を形成することと、
    前記第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら、前記第２のポリシリコン層の一部を除去することであって、
    前記第１のポリシリコンブロックは、前記一対の絶縁ブロック間かつソース領域上に配置され、
    前記第２のポリシリコンブロックは、前記絶縁ブロックのうちの１つの前記第２の側面に隣接して配置され、
    前記第３のポリシリコンブロックは、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接して配置される、ことと、
    前記基板内に前記第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、
    前記基板内に前記第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む、方法。
  10. 前記第１のポリシリコンブロックが、
    前記絶縁材料の層によって前記第１のポリシリコン層の前記一対のポリシリコンブロックから絶縁され、
    前記第２のポリシリコンブロックが、前記絶縁材料の層と絶縁スペーサのうちの１つとによって前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの１つから絶縁され、
    前記第３のポリシリコンブロックが、前記絶縁材料の層と前記絶縁スペーサのうちの１つとによって前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの１つから絶縁されている、請求項９に記載の方法。
  11. 前記離間した絶縁ブロックが、窒化物、酸化物、又は酸化物と窒化物との両方を含む層の複合体で形成されている、請求項９に記載の方法。
  12. 前記第１の絶縁層が、酸化物又は窒化処理された酸化物で形成されている、請求項９に記載の方法。
  13. 前記第２及び第３のポリシリコンブロックを除去することと、
    前記絶縁ブロックのうちの１つの前記第２の側面に隣接した第１の金属ブロックを形成することと、
    前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接した第２の金属ブロックを形成することと、を更に含む、請求項９に記載の方法。
  14. 前記第１の金属ブロックと前記絶縁ブロックのうちの１つの前記第２の側面との間に、高Ｋ絶縁材料の層を形成することと、
    前記第２の金属ブロックと前記絶縁ブロックのうちの別の１つの前記第２の側面との間に高Ｋ絶縁材料の層を形成することと、を更に含む、請求項１３に記載の方法。
  15. 一対の不揮発性メモリセルを形成する方法であって、
    半導体基板上に第１の絶縁層を形成することと、
    第１のポリシリコン堆積プロセスにおいて前記第１の絶縁層に第１のポリシリコン層を形成することと、
    前記第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、前記絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、
    前記第１及び第２の側面に隣接した絶縁スペーサを形成することと、
    前記第１の側面に隣接した前記絶縁スペーサの幅を縮小させることと、
    前記一対の絶縁ブロックのうちの１つ及び前記１つの絶縁ブロックの前記第１及び第２の側面に隣接した前記絶縁スペーサの下にそれぞれ配置された、前記第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、前記第１のポリシリコン層の一部を除去することと、
    前記基板内かつ前記一対の絶縁ブロック間にソース領域を形成することと、
    前記絶縁スペーサを除去して前記第１のポリシリコン層の前記一対のポリシリコンブロックのそれぞれの端部を露出させることと、
    少なくとも前記第１のポリシリコン層の前記一対のポリシリコンブロックのそれぞれの前記露出した端部に沿って延在する、絶縁材料の層を形成することと、
    第２のポリシリコン堆積プロセスにおいて前記基板及び前記一対の絶縁ブロック上に第２のポリシリコン層を形成することと、
    前記第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら、前記第２のポリシリコン層の一部を除去することであって、
    前記第１のポリシリコンブロックは、前記一対の絶縁ブロック間かつ前記ソース領域上に配置され、
    前記第２のポリシリコンブロックは、前記絶縁ブロックのうちの１つの前記第２の側面に隣接して配置され、
    前記第３のポリシリコンブロックは、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接して配置される、ことと、
    前記基板内に前記第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、
    前記基板内に前記第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む、方法。
  16. 前記第１のポリシリコンブロックが、前記第１のポリシリコン層の前記一対のポリシリコンブロックに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記一対のポリシリコンブロック上で上方に延在する第２の部分と、を含み、
    前記第２のポリシリコンブロックが、前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの１つに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの前記１つの上で上方に延在する第２の部分と、を含み、
    前記第３のポリシリコンブロックが、前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの他の１つに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの前記他の１つの上で上方に延在する第２の部分と、を含む、請求項１５に記載の方法。
  17. 前記第１のポリシリコンブロックと前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちのいずれかとの間で垂直に重なる量が、前記第２のポリシリコンブロックと前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの前記１つとの間で垂直に重なる量よりも少なく、前記第３のポリシリコンブロックと前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの前記他の１つとの間で垂直に重なる量よりも少ない、請求項１６に記載の方法。
  18. 前記離間した絶縁ブロックが、窒化物、酸化物、又は酸化物と窒化物との両方を含む層の複合体で形成されている、請求項１５に記載の方法。
  19. 前記第１の絶縁層が、酸化物又は窒化処理された酸化物で形成されている、請求項１５に記載の方法。
  20. 前記第２及び第３のポリシリコンブロックを除去することと、前記絶縁ブロックのうちの１つの前記第２の側面に隣接した第１の金属ブロックを形成することと、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接した第２の金属ブロックを形成することと、を更に含む、請求項１５に記載の方法。
  21. 前記第１の金属ブロックと前記絶縁ブロックのうちの１つの前記第２の側面との間に、高Ｋ絶縁材料の層を形成することと、
    前記第２の金属ブロックと前記絶縁ブロックのうちの別の１つの前記第２の側面との間に高Ｋ絶縁材料の層を形成することと、を更に含む、請求項２０に記載の方法。
  22. 一対の不揮発性メモリセルを形成する方法であって、
    半導体基板上に第１の絶縁層を形成することと、
    第１のポリシリコン堆積プロセスにおいて前記第１の絶縁層に第１のポリシリコン層を形成することと、
    前記第１のポリシリコン層に、対向する第１及び第２の側面を有する絶縁ブロックを形成することと、
    前記第１のポリシリコン層上に前記第１の側面に隣接した第１の絶縁スペーサと、前記第１のポリシリコン層上に前記第２の側面に隣接した第２の絶縁スペーサと、を形成することと、
    前記絶縁ブロック並びに第１及び第２の絶縁スペーサの下に配置された前記第１のポリシリコン層のポリシリコンブロックを維持しながら、前記第１のポリシリコン層の一部を除去することと、
    前記絶縁ブロックを除去することと、
    前記第１及び第２の絶縁スペーサ間に配置された前記第１のポリシリコン層の一部を除去して、前記第１の絶縁スペーサの下に配置された前記第１のポリシリコン層の第１のポリシリコンブロックと、前記第２の絶縁スペーサの下に配置された前記第１のポリシリコン層の第２のポリシリコンブロックと、を形成することと、
    前記基板内かつ前記第１及び第２の絶縁スペーサ間にソース領域を形成することと、
    少なくとも前記第１のポリシリコン層の前記第１及び第２のポリシリコンブロックのそれぞれの端部に沿って延在する、絶縁材料を形成することと、
    第２のポリシリコン堆積プロセスにおいて前記基板及び前記一対の絶縁スペーサ上に第２のポリシリコン層を形成することと、
    前記第２のポリシリコン層の第３のポリシリコンブロック、第４のポリシリコンブロック、及び第５のポリシリコンブロックを維持しながら、前記第２のポリシリコン層の一部を除去することであって、
    前記第３のポリシリコンブロックは、前記一対の絶縁スペーサ間かつ前記ソース領域上に配置され、
    前記第４のポリシリコンブロックは、前記第１の絶縁スペーサに隣接して配置され、
    前記第５のポリシリコンブロックは、前記第２の絶縁スペーサに隣接して配置される、ことと、
    前記基板内に前記第４のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、
    前記基板内に前記第５のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む、方法。
  23. 前記絶縁ブロックの前記除去前に、前記第１のポリシリコン層の上面に対してポリ傾斜エッチングを行い、前記上面が前記絶縁ブロックから離れて延在するにつれ、前記上面が下方に傾斜するようにすること、を更に含む、請求項２２に記載の方法。
  24. 前記第３のポリシリコンブロックが、前記第１のポリシリコン層の前記第１及び第２のポリシリコンブロックに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記第１及び第２のポリシリコンブロック上で上方に延在する第２の部分と、を含む、請求項２２に記載の方法。
  25. 前記絶縁ブロックが、窒化物、酸化物、又は酸化物と窒化物との両方を含む層の複合体で形成されている、請求項２２に記載の方法。
  26. 前記第１の絶縁層が、酸化物又は窒化処理された酸化物で形成されている、請求項２２に記載の方法。
  27. 前記第４及び第５のポリシリコンブロックを除去することと、前記第１の絶縁スペーサに隣接した第１の金属ブロックを形成することと、前記第２の絶縁スペーサに隣接した第２の金属ブロックを形成することと、を更に含む、請求項２２に記載の方法。
  28. 前記第１の金属ブロックと前記第１の絶縁スペーサとの間に、高Ｋ絶縁材料の層を形成することと、前記第２の金属ブロックと前記第２の絶縁スペーサとの間に高Ｋ絶縁材料の層を形成することと、を更に含む、請求項２７に記載の方法。
JP2018554740A 2016-04-20 2017-03-31 ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法 Active JP6716716B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201610247666.6 2016-04-20
CN201610247666.6A CN107305892B (zh) 2016-04-20 2016-04-20 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US15/474,879 2017-03-30
US15/474,879 US10217850B2 (en) 2016-04-20 2017-03-30 Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
PCT/US2017/025263 WO2017184315A1 (en) 2016-04-20 2017-03-31 Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps

Publications (2)

Publication Number Publication Date
JP2019516245A true JP2019516245A (ja) 2019-06-13
JP6716716B2 JP6716716B2 (ja) 2020-07-01

Family

ID=60151593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018554740A Active JP6716716B2 (ja) 2016-04-20 2017-03-31 ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法

Country Status (6)

Country Link
US (4) US10217850B2 (ja)
EP (1) EP3446336A4 (ja)
JP (1) JP6716716B2 (ja)
KR (3) KR102125469B1 (ja)
CN (1) CN107305892B (ja)
TW (1) TWI641114B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022539403A (ja) * 2019-07-04 2022-09-08 シリコン ストーリッジ テクノロージー インコーポレイテッド スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN108091659B (zh) * 2017-11-30 2021-01-01 上海华虹宏力半导体制造有限公司 分栅闪存单元及其制备方法
US10347728B1 (en) * 2018-01-02 2019-07-09 Microchip Technology Incorporated Memory cell with asymmetric word line and erase gate for decoupled program erase performance
CN110071109B (zh) * 2018-01-24 2022-07-29 世界先进积体电路股份有限公司 分离式栅极闪存元件的形成方法
US11114451B1 (en) 2020-02-27 2021-09-07 Silicon Storage Technology, Inc. Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
CN113206010B (zh) * 2021-04-30 2023-10-24 广东省大湾区集成电路与系统应用研究院 半导体器件及其制作方法
CN113394103A (zh) * 2021-05-25 2021-09-14 上海华力集成电路制造有限公司 一种三柵结构半浮柵晶体管的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286348A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
US20130207174A1 (en) * 2012-02-13 2013-08-15 Taiwan Semiconductor Manafacturing Company, Ltd. Split-gate device and method of fabricating the same
JP2014096421A (ja) * 2012-11-07 2014-05-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014524670A (ja) * 2011-08-24 2014-09-22 シリコン ストーリッジ テクノロージー インコーポレイテッド 個別の消去ゲートを有するスプリットゲート不揮発性フローティングゲートメモリセルを製造する方法及びそれによって製造されたメモリセル
JP2015536047A (ja) * 2012-09-28 2015-12-17 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 基板ストレッサ領域を有する分割ゲートメモリセル及びその製造方法
JP2016004822A (ja) * 2014-06-13 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
JP2600301B2 (ja) * 1988-06-28 1997-04-16 三菱電機株式会社 半導体記憶装置およびその製造方法
US5070032A (en) * 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
DE69832019T2 (de) * 1997-09-09 2006-07-20 Interuniversitair Micro-Electronica Centrum Vzw Verfahren zur Löschung und Programmierung eines Speichers in Kleinspannungs-Anwendungen und Anwendungen mit geringer Leistung
US6043530A (en) * 1998-04-15 2000-03-28 Chang; Ming-Bing Flash EEPROM device employing polysilicon sidewall spacer as an erase gate
US6876031B1 (en) * 1999-02-23 2005-04-05 Winbond Electronics Corporation Method and apparatus for split gate source side injection flash memory cell and array with dedicated erase gates
US6338993B1 (en) 1999-08-18 2002-01-15 Worldwide Semiconductor Manufacturing Corp. Method to fabricate embedded DRAM with salicide logic cell structure
KR100308128B1 (ko) * 1999-08-24 2001-11-01 김영환 비휘발성 메모리 소자 및 그의 제조 방법
US6868015B2 (en) * 2000-09-20 2005-03-15 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with control gate spacer portions
US6727545B2 (en) * 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
US6563167B2 (en) * 2001-01-05 2003-05-13 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges
US20020110983A1 (en) * 2001-02-09 2002-08-15 Chih-Cheng Liu Method of fabricating a split-gate flash memory cell
TW480676B (en) * 2001-03-28 2002-03-21 Nanya Technology Corp Manufacturing method of flash memory cell
KR100441682B1 (ko) * 2001-06-14 2004-07-27 삼성전자주식회사 엘디디형 소오스/드레인 영역을 갖는 반도체 장치 및 그제조 방법
US6403424B1 (en) * 2001-10-02 2002-06-11 Macronix International Co., Ltd. Method for forming self-aligned mask read only memory by dual damascene trenches
US6541324B1 (en) * 2001-11-02 2003-04-01 Silicon Storage Technology, Inc. Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US6962851B2 (en) * 2003-03-19 2005-11-08 Promos Technologies, Inc. Nonvolatile memories and methods of fabrication
US20040256657A1 (en) * 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
KR100518588B1 (ko) * 2003-08-07 2005-10-04 삼성전자주식회사 더블 플로팅 게이트 구조를 가지는 스플릿 게이트형비휘발성 반도체 메모리 소자 및 그 제조 방법
US7238575B2 (en) * 2004-03-10 2007-07-03 Promos Technologies, Inc. Fabrication of conductive lines interconnecting conductive gates in nonvolatile memories, and non-volatile memory structures
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US6992929B2 (en) * 2004-03-17 2006-01-31 Actrans System Incorporation, Usa Self-aligned split-gate NAND flash memory and fabrication process
US7075830B2 (en) * 2004-05-21 2006-07-11 United Microelectronics Corp. Method for programming single-bit storage SONOS type memory
US7315056B2 (en) * 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
TWI235462B (en) * 2004-07-21 2005-07-01 Powerchip Semiconductor Corp Nonvolatile memory and manufacturing method thereof
JP2006135178A (ja) * 2004-11-08 2006-05-25 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100614644B1 (ko) * 2004-12-30 2006-08-22 삼성전자주식회사 비휘발성 기억소자, 그 제조방법 및 동작 방법
JP2006253685A (ja) * 2005-03-07 2006-09-21 Samsung Electronics Co Ltd スプリットゲート不揮発性メモリ装置及びそれの形成方法
CN100378961C (zh) * 2005-04-18 2008-04-02 力晶半导体股份有限公司 非挥发性存储器的制造方法
KR100684897B1 (ko) * 2005-04-29 2007-02-20 삼성전자주식회사 스플릿 게이트형 비휘발성 메모리 및 그 제조방법
US7242051B2 (en) * 2005-05-20 2007-07-10 Silicon Storage Technology, Inc. Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
TWI284415B (en) * 2005-10-26 2007-07-21 Promos Technologies Inc Split gate flash memory cell and fabrication method thereof
US7655970B2 (en) * 2006-02-22 2010-02-02 Macronix International Co., Ltd. Single poly non-volatile memory device with inversion diffusion regions and methods for operating the same
US7598561B2 (en) * 2006-05-05 2009-10-06 Silicon Storage Technolgy, Inc. NOR flash memory
US8138524B2 (en) * 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
KR100823164B1 (ko) * 2006-11-15 2008-04-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US7785966B2 (en) * 2006-12-21 2010-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
US7928499B2 (en) * 2007-03-07 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Profile of flash memory cells
US20090039410A1 (en) * 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US20090098721A1 (en) * 2007-10-16 2009-04-16 Michael-Y Liu Method of fabricating a flash memory
US7800159B2 (en) * 2007-10-24 2010-09-21 Silicon Storage Technology, Inc. Array of contactless non-volatile memory cells
JP5503843B2 (ja) * 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP2009188293A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP5190986B2 (ja) * 2008-02-08 2013-04-24 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US8008702B2 (en) * 2008-02-20 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-transistor non-volatile memory element
US7978504B2 (en) * 2008-06-03 2011-07-12 Infineon Technologies Ag Floating gate device with graphite floating gate
US7611941B1 (en) * 2008-06-18 2009-11-03 Infineon Technologies Ag Method for manufacturing a memory cell arrangement
JP2010283187A (ja) * 2009-06-05 2010-12-16 Renesas Electronics Corp 不揮発性半導体記憶装置
US8445953B2 (en) * 2009-07-08 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for flash memory cells
JP2011049463A (ja) * 2009-08-28 2011-03-10 Renesas Electronics Corp スプリットゲート型不揮発性半導体記憶装置の製造方法、及びスプリットゲート型不揮発性半導体記憶装置
US8334560B2 (en) * 2009-09-02 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse disturb immune asymmetrical sidewall floating gate devices
US8563386B2 (en) * 2010-11-16 2013-10-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with bandgap material and method of manufacture thereof
TWI422017B (zh) * 2011-04-18 2014-01-01 Powerchip Technology Corp 非揮發性記憶體元件及其製造方法
US8711636B2 (en) * 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
US8883592B2 (en) * 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate
US9330922B2 (en) 2012-03-07 2016-05-03 Silicon Storage Technology, Inc. Self-aligned stack gate structure for use in a non-volatile memory array and a method of forming such structure
US8878281B2 (en) * 2012-05-23 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells
US8890230B2 (en) * 2012-07-15 2014-11-18 United Microelectronics Corp. Semiconductor device
US8785307B2 (en) * 2012-08-23 2014-07-22 Silicon Storage Technology, Inc. Method of forming a memory cell by reducing diffusion of dopants under a gate
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
JP6081228B2 (ja) * 2013-02-28 2017-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9293359B2 (en) * 2013-03-14 2016-03-22 Silicon Storage Technology, Inc. Non-volatile memory cells with enhanced channel region effective width, and method of making same
KR102008738B1 (ko) * 2013-03-15 2019-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9484261B2 (en) * 2013-07-05 2016-11-01 Silicon Storage Technology, Inc. Formation of self-aligned source for split-gate non-volatile memory cell
US9431256B2 (en) * 2013-07-11 2016-08-30 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US9123822B2 (en) * 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9111867B2 (en) * 2013-08-30 2015-08-18 Freescale Semiconductor, Inc. Split gate nanocrystal memory integration
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
FR3012673B1 (fr) * 2013-10-31 2017-04-14 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire
US9184252B2 (en) * 2013-11-15 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory embedded with HKMG technology
JP2015130438A (ja) * 2014-01-08 2015-07-16 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9202817B2 (en) * 2014-01-22 2015-12-01 Taiwan Semiconductorr Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US9287282B2 (en) * 2014-01-28 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a logic compatible flash memory
US20150263040A1 (en) * 2014-03-17 2015-09-17 Silicon Storage Technology, Inc. Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same
CN104934427B (zh) * 2014-03-19 2018-04-13 中芯国际集成电路制造(上海)有限公司 闪存单元及其制造方法
KR20150121399A (ko) 2014-04-18 2015-10-29 에스케이하이닉스 주식회사 전하 트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US9379222B2 (en) * 2014-05-30 2016-06-28 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell
US9614048B2 (en) * 2014-06-17 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate flash memory structure and method of making the split gate flash memory structure
US9691883B2 (en) * 2014-06-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric formation approach for a floating gate of a split gate flash memory structure
US9252150B1 (en) * 2014-07-29 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. High endurance non-volatile memory cell
US9343465B2 (en) * 2014-08-29 2016-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit for high-voltage device protection
TWI563635B (en) 2014-09-16 2016-12-21 Winbond Electronics Corp Non-volatile memory device and method for fabricating thereof
KR102170334B1 (ko) * 2014-10-31 2020-10-26 에스케이하이닉스 주식회사 단일층 게이트를 갖는 불휘발성 메모리소자
US10312248B2 (en) * 2014-11-12 2019-06-04 Silicon Storage Technology, Inc. Virtual ground non-volatile memory array
JP6416595B2 (ja) * 2014-11-14 2018-10-31 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US9960172B2 (en) * 2014-11-19 2018-05-01 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device
KR102240022B1 (ko) * 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN105655338A (zh) * 2014-12-04 2016-06-08 联华电子股份有限公司 非挥发性存储单元及其制作方法
TWI566381B (zh) * 2014-12-05 2017-01-11 力晶科技股份有限公司 非揮發性記憶體及其製造方法
US9484352B2 (en) * 2014-12-17 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a split-gate flash memory cell device with a low power logic device
US9673204B2 (en) * 2014-12-29 2017-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US9379121B1 (en) * 2015-01-05 2016-06-28 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
US9276006B1 (en) * 2015-01-05 2016-03-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
TWI594420B (zh) * 2015-01-13 2017-08-01 Xinnova Tech Ltd Non-volatile memory components and methods of making the same
JP6503077B2 (ja) * 2015-01-22 2019-04-17 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 高密度スプリットゲート型メモリセル
WO2016118785A1 (en) * 2015-01-23 2016-07-28 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
TWI606551B (zh) * 2015-02-16 2017-11-21 Xinnova Tech Ltd Non-volatile memory device method
US9793280B2 (en) * 2015-03-04 2017-10-17 Silicon Storage Technology, Inc. Integration of split gate flash memory array and logic devices
US9406687B1 (en) * 2015-03-23 2016-08-02 Globalfoundries Singapore Pte. Ltd. Integration of memory devices with different voltages
US10134475B2 (en) * 2015-03-31 2018-11-20 Silicon Storage Technology, Inc. Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US9793279B2 (en) * 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
US9793281B2 (en) 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9711513B2 (en) * 2015-08-14 2017-07-18 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
JP2017045755A (ja) * 2015-08-24 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017045953A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9634019B1 (en) * 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9673208B2 (en) * 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US9754951B2 (en) * 2015-10-30 2017-09-05 Globalfoundries Inc. Semiconductor device with a memory device and a high-K metal gate transistor
KR20180078291A (ko) * 2015-11-03 2018-07-09 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 내에서의 금속 플로팅 게이트의 집적
US9548312B1 (en) * 2015-11-10 2017-01-17 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure including a nonvolatile memory cell
US9583499B1 (en) * 2015-11-25 2017-02-28 Globalfoundries Singapore Pte. Ltd. Devices with embedded non-volatile memory and metal gates and methods for fabricating the same
US9825046B2 (en) * 2016-01-05 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory device having high coupling ratio
CN107026171A (zh) * 2016-01-29 2017-08-08 联华电子股份有限公司 闪存存储器及其制作方法
US9837425B2 (en) * 2016-04-19 2017-12-05 United Microelectronics Corp. Semiconductor device with split gate flash memory cell structure and method of manufacturing the same
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107342288B (zh) * 2016-04-29 2020-08-04 硅存储技术公司 分裂栅型双位非易失性存储器单元
US9922986B2 (en) * 2016-05-16 2018-03-20 Globalfoundries Inc. Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof
CN107425003B (zh) * 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US9812460B1 (en) * 2016-05-24 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. NVM memory HKMG integration technology
US9947676B2 (en) * 2016-07-08 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. NVM memory HKMG integration technology
US10475891B2 (en) * 2016-10-06 2019-11-12 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device
US9966380B1 (en) * 2016-12-12 2018-05-08 Texas Instruments Incorporated Select gate self-aligned patterning in split-gate flash memory cell
US10103156B2 (en) * 2017-02-16 2018-10-16 Globalfoundries Singapore Pte. Ltd. Strap layout for non-volatile memory device
US10546947B2 (en) * 2017-09-27 2020-01-28 Microchip Technology Incorporated Memory cell with oxide cap and spacer layer for protecting a floating gate from a source implant
US10608090B2 (en) * 2017-10-04 2020-03-31 Silicon Storage Technology, Inc. Method of manufacturing a split-gate flash memory cell with erase gate
US10714634B2 (en) * 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
US10700077B2 (en) * 2018-01-02 2020-06-30 Microchip Technology Incorporated Memory cell with a flat-topped floating gate structure
US10424589B2 (en) * 2018-02-13 2019-09-24 Microchip Technology Incorporated Floating gate spacer for controlling a source region formation in a memory cell
CN111968983B (zh) * 2019-05-20 2023-10-17 联华电子股份有限公司 存储器元件的结构及其制造方法
US10861550B1 (en) * 2019-06-06 2020-12-08 Microchip Technology Incorporated Flash memory cell adapted for low voltage and/or non-volatile performance
CN112086510A (zh) * 2019-06-13 2020-12-15 联华电子股份有限公司 存储器元件的结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286348A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
JP2014524670A (ja) * 2011-08-24 2014-09-22 シリコン ストーリッジ テクノロージー インコーポレイテッド 個別の消去ゲートを有するスプリットゲート不揮発性フローティングゲートメモリセルを製造する方法及びそれによって製造されたメモリセル
US20130207174A1 (en) * 2012-02-13 2013-08-15 Taiwan Semiconductor Manafacturing Company, Ltd. Split-gate device and method of fabricating the same
JP2015536047A (ja) * 2012-09-28 2015-12-17 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 基板ストレッサ領域を有する分割ゲートメモリセル及びその製造方法
JP2014096421A (ja) * 2012-11-07 2014-05-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2016004822A (ja) * 2014-06-13 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022539403A (ja) * 2019-07-04 2022-09-08 シリコン ストーリッジ テクノロージー インコーポレイテッド スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法
JP7473570B2 (ja) 2019-07-04 2024-04-23 シリコン ストーリッジ テクノロージー インコーポレイテッド スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法

Also Published As

Publication number Publication date
TWI641114B (zh) 2018-11-11
JP6716716B2 (ja) 2020-07-01
KR102237584B1 (ko) 2021-04-07
KR20180134971A (ko) 2018-12-19
KR20210024211A (ko) 2021-03-04
EP3446336A4 (en) 2020-03-25
US11652162B2 (en) 2023-05-16
KR20200074267A (ko) 2020-06-24
CN107305892B (zh) 2020-10-02
KR102221577B1 (ko) 2021-02-26
TW201810623A (zh) 2018-03-16
US20190148529A1 (en) 2019-05-16
CN107305892A (zh) 2017-10-31
US20230238453A1 (en) 2023-07-27
EP3446336A1 (en) 2019-02-27
US20180069104A1 (en) 2018-03-08
KR102125469B1 (ko) 2020-06-23
US10217850B2 (en) 2019-02-26
US20200411673A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
JP6716716B2 (ja) ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法
JP6608550B2 (ja) 内蔵不揮発性メモリセルでｆｉｎｆｅｔ・ｃｍｏｓデバイスを集積する方法
US9659946B2 (en) Self-aligned source for split-gate non-volatile memory cell
TWI606583B (zh) Non-volatile memory device method
JP6470419B2 (ja) 低電圧論理デバイス及び高電圧論理デバイスと共に分割ゲートメモリセルアレイを形成する方法
TW569437B (en) Nonvolatile memory structures and fabrication methods
KR101992590B1 (ko) 분리형-게이트, 트윈-비트 비휘발성 메모리 셀
JP6571759B2 (ja) 制御ゲートと浮遊ゲートとの間の強化された横方向結合によりスケーリングが改良される分割ゲートフラッシュメモリセル
JP7316302B2 (ja) 様々な絶縁ゲート酸化物を備えた分割ゲートフラッシュメモリセル及びその形成方法
CN102054704B (zh) 用于制造半导体装置的方法
TWI517222B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
TWI606551B (zh) Non-volatile memory device method
US8748978B2 (en) Sense-amp transistor of semiconductor device and method for manufacturing the same
KR102017462B1 (ko) 낮은 높이의 분리형 게이트 메모리 셀들의 형성 방법
US11404545B2 (en) Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
US9590058B2 (en) Methods and structures for a split gate memory cell structure
WO2017184315A1 (en) Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
JP6004215B2 (ja) 単一のポリ層を有する浮遊ゲートメモリセルの半導体メモリアレイを形成する自己整列方法
JP2008066725A (ja) Ｅｅｐｒｏｍ装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200610

R150 Certificate of patent or registration of utility model

Ref document number: 6716716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250