CN113206010B - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN113206010B CN113206010B CN202110486421.XA CN202110486421A CN113206010B CN 113206010 B CN113206010 B CN 113206010B CN 202110486421 A CN202110486421 A CN 202110486421A CN 113206010 B CN113206010 B CN 113206010B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- region
- forming
- floating gate
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000005468 ion implantation Methods 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005280 amorphization Methods 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- -1 arsenic ions Chemical class 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000015654 memory Effects 0.000 description 23
- 239000007789 gas Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Abstract
本发明公开了一种半导体器件及其制作方法，所述制作方法包括：提供一半导体衬底，所述半导体衬底的第一表面具有第一区域、第二区域和第三区域；在所述第三区域形成浮栅和控制栅；在所述第一表面内形成源极和漏极；形成第一氧化层，所述第一氧化层覆盖所述第一区域和所述第二区域；形成第二氧化层，所述第二氧化层覆盖所述控制栅的侧壁和所述浮栅的侧壁；其中，在形成所述第一氧化层前，至少对所述第一区域进行非晶化离子注入，将所述第一区域非晶化，以使得所述第一氧化层的厚度大于所述第二氧化层的厚度。本方案可以实现在同一道工艺下在侧壁以及正面生成不同厚度的氧化膜，同时可以提高半导体器件的击穿电压，提高器件性能。
Description
技术领域
本发明涉及半导体制作技术领域，尤其是涉及一种半导体器件及其制作方法。
背景技术
随着超大规模集成电路工艺的发展，半导体工艺现已经进入了超深亚微米时代。目前，在SST第三代Embedded Super Flash(嵌入式超级闪存)架构中，IPO(Inter PolyOxide，内聚化合物)之间的氧化层一般是由非常重要的一层薄膜组成，此层薄膜通常由HTO(High Temperature Oxide，高温氧化)生长，在生长过程中，其不仅覆盖浮栅(FloatingGate，FG)侧面，同时覆盖SourceLine(源线)正面。但是，此层薄膜的厚度会影响侧面擦除效果，并且此层薄膜的厚度抗EG(Erase Gate，擦除栅)崩溃电压较差。
因此，亟需一种能在同一道工艺中解决侧壁及正面不同厚度薄膜的方法。
发明内容
有鉴于此，本发明提供了一种半导体器件及其制作方法，可以实现在同一道工艺下在侧壁以及正面生成不同厚度的氧化膜，同时可以提高半导体器件的击穿电压，提高器件性能。
为实现上述目的，本发明提供如下技术方案：
一种半导体器件的制作方法，所述制作方法包括：
提供一半导体衬底，所述半导体衬底具有第一表面，所述第一表面具有第一区域、第二区域和位于所述第一区域与所述第二区域之间的第三区域；
在所述第三区域形成浮栅和控制栅，所述浮栅位于所述控制栅与所述第一表面之间；
在所述第一表面内形成源极和漏极，所述源极位于所述第一区域，所述漏极位于所述第二区域；
形成第一氧化层，所述第一氧化层覆盖所述第一区域和所述第二区域；
形成第二氧化层，所述第二氧化层覆盖所述控制栅的侧壁和所述浮栅的侧壁；
其中，在形成所述第一氧化层前，至少对所述第一区域进行非晶化离子注入，将所述第一区域非晶化，以使得所述第一氧化层的厚度大于所述第二氧化层的厚度。
优选的，在上述的制作方法中，在所述第三区域形成浮栅和控制栅的方法包括：
在所述第一表面形成第三氧化层；
图形化所述第三氧化层，露出所述第一区域和所述第二区域；
在所述第三氧化层背离所述半导体衬底的表面形成浮栅；
在所述浮栅背离所述第三氧化层的表面形成第四氧化层；
在所述第四氧化层背离所述浮栅的表面形成控制栅；
在所述控制栅背离所述第四氧化层的表面形成第五氧化层。
优选的，在上述的制作方法中，所述非晶化离子注入的注入离子为砷离子。
优选的，在上述的制作方法中，所述非晶化离子注入的能量为30kev～50kev，剂量为1E14atom/cm2～1E15atom/cm2。
优选的，在上述的制作方法中，所述非晶化离子注入的方向与所述第一表面相互垂直。
优选的，在上述的制作方法中，所述第一氧化层的形成方法包括：
通入第一气体，延长所述第一气体的擦除时间；
在所述第一区域和所述第二区域的第一表面形成所述第一氧化层。
优选的，在上述的制作方法中，所述擦除时间为5min～10min。
优选的，在上述的制作方法中，所述第二氧化层的形成方法包括：
通入第二气体，通过化学气相沉积工艺，在所述浮栅的侧壁和所述控制栅的侧壁形成所述第二氧化层。
优选的，在上述的制作方法中，所述第一气体为N2O，所述第二气体为DCS。
优选的，在上述的制作方法中，还包括：
在所述第一区域形成擦除栅；
在所述第二区域形成选择栅。
本发明还提供一种如上述任一项所述制作方法制备的半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底具有第一表面，所述第一表面具有第一区域、第二区域和位于所述第一区域与所述第二区域之间的第三区域；
设置在所述第三区域的浮栅和控制栅，所述浮栅位于所述控制栅与所述第一表面之间；
设置在所述第一表面内的源极和漏极，所述源极位于所述第一区域，所述漏极位于所述第二区域；
第一氧化层，所述第一氧化层覆盖所述第一区域和所述第二区域；
第二氧化层，所述第二氧化层覆盖所述控制栅的侧壁和所述浮栅的侧壁；
其中，在形成所述第一氧化层前，至少对所述第一区域进行非晶化离子注入，将所述第一区域非晶化，以使得所述第一氧化层的厚度大于所述第二氧化层的厚度。
通过上述描述可知，本发明技术方案提供的半导体器件及其制作方法中，在形成第一氧化层之前，至少对第一区域进行非晶化离子注入，将第一区域完全非晶化，使其反应所需能量降低，并增强氧化层的生长能力，以使得第一氧化层的厚度大于第二氧化层的厚度。相对于现有技术，本方案可以实现在同一道工艺下在侧壁以及正面生成不同厚度的氧化膜，同时可以提高半导体器件的击穿电压，提高器件性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1-图12为本发明实施例提供的一种半导体器件的制作方法工艺流程图；
图13为本发明实施例提供的一种延长N2O擦除的时间-温度曲线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
随着超大规模集成电路工艺的发展，半导体工艺现已经进入了超深亚微米时代。工艺的发展使得将包括处理器、存储器、模拟电路、接口逻辑甚至射频电路集成到一个大规模的芯片上，形成所谓的SoC(片上系统)。作为SoC重要组成部分的嵌入式存储器，在SoC中所占的比重逐渐增大。用于存储数据的半导体存储器分为易失性存储器和非易失性存储器(NVM)，易失性存储器在电源中断时不保存其数据，而非易失性存储器即使在供电电源关闭后仍能保持片内信息。在很多诸如嵌入式存储器的设备中包括NVM介质，用于在设备断电后存储数据以备设备重新启动后使用。NVM介质包括电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存(FLASH)等。
其中闪存是NVM产品中的重要一种，通常使用的U盘、手机、数码相机里均需要闪存的配套使用。闪存有许多种类型，从结构上分主要有AND、NAND、NOR、DiNOR等。其中NOR闪存是目前最通用的闪存，其在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度，这样使其非常适合存储程序及相关数据。
传统的NOR闪存的存储单元通常包括两个叠栅，每个叠栅包括由多晶硅制造以用来存储电子的浮栅(Floating Gate，FG)，以及用来控制数据存取的控制栅(Control Gate，CG)。浮栅位于控制栅下方，且通常处于“浮置”状态，没有和任何线路相连接。根据构成浮栅的多晶硅中是否有电子储存，表示这个单元存储的信息是“0”还是“1”。而控制栅通常与字线(WordLine，WL)相连接。存储单元包括两个字线，分别设置在存储单元的两侧。分开设置的字线用以防止存储单元的过擦除(over-erase)。此外，在两个叠栅之间，存储单元还包括擦除栅(Erase Gate，EG)。通过施加适当的电压，浮栅中的电子能通过浮栅和擦除栅之间的通道流向擦除栅，从而对存储单元进行擦除操作。在栅极的侧壁上还形成有间隙壁结构，该间隙壁结构中具有IPO(Inter Poly Oxide，内聚化合物)。
目前，在SST第三代Embedded Super Flash(嵌入式超级闪存)架构中，IPO之间的氧化层一般是由非常重要的一层薄膜组成，此层薄膜通常由HTO(High TemperatureOxide，高温氧化膜)生长，在生长过程中，其不仅覆盖浮栅FG侧面，同时覆盖Source Line(源线)正面(用于抗EG崩溃电压)。
根据发明人研究发现，此层薄膜的厚度会影响擦除的效果，因此侧面不能太厚，但是覆盖Source Line上层的厚度需要抗EG的高电压，需越厚越好。因此，需要一种能在同一道工艺中解决侧壁及正面不同厚度薄膜的方法。
因此，本发明提供一种半导体器件及其制作方法，所述制作方法包括：
提供一半导体衬底，所述半导体衬底具有第一表面，所述第一表面具有第一区域、第二区域和位于所述第一区域与所述第二区域之间的第三区域；
在所述第三区域形成浮栅和控制栅，所述浮栅位于所述控制栅与所述第一表面之间；
在所述第一表面内形成源极和漏极，所述源极位于所述第一区域，所述漏极位于所述第二区域；
形成第一氧化层，所述第一氧化层覆盖所述第一区域和所述第二区域；
形成第二氧化层，所述第二氧化层覆盖所述控制栅的侧壁和所述浮栅的侧壁；
其中，在形成所述第一氧化层前，至少对所述第一区域进行非晶化离子注入，将所述第一区域非晶化，以使得所述第一氧化层的厚度大于所述第二氧化层的厚度。
本发明方案通过前层离子植入方式以及当层HTO薄膜生长方式的改变，完全达到同一工艺下在侧壁及正面两个方向上生长出不同厚度氧化薄膜的目的，从而同时满足SST第三代Super FLASH Erase(擦除效能)和Breakdown Voltage(崩溃电压)高规格质量的要求。
通过上述描述可知，本发明技术方案提供的半导体器件及其制作方法中，在形成第一氧化层之前，至少对第一区域进行非晶化离子注入，将第一区域完全非晶化，使其反应所需能量降低，并增强氧化层的生长能力，以使得第一氧化层的厚度大于第二氧化层的厚度。相对于现有技术，本方案可以实现在同一道工艺下在侧壁以及正面生成不同厚度的氧化膜，同时可以提高半导体器件的击穿电压，提高器件性能。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图1-图12所示，图1-图12为本发明实施例提供的一种半导体器件的制作方法工艺流程图。如图1-图12所示，所述制作方法包括：
步骤S11：如图1所示，提供一半导体衬底11，所述半导体衬底11具有第一表面，所述第一表面具有第一区域A1、第二区域A2和位于所述第一区域A1与所述第二区域A2之间的第三区域A3。其中，所述半导体衬底11可以为硅衬底。
步骤S12：如图2-图7所示，在所述第三区域A3形成浮栅13和控制栅15，所述浮栅13位于所述控制栅15与所述第一表面之间；
本发明实施例中，在所述第三区域A3形成浮栅13和控制栅15的方法包括：
步骤S21：如图2所示，在所述第一表面形成第三氧化层12；
所述第三氧化层12可以用做绝缘层，该第三氧化层12可以采用热氧化法形成，其厚度可以在100埃以下，较佳地，该第三氧化层12可以为10～20埃。该第三氧化层12的材料可以有多种选择，例如氧化硅、氧化锗等。
步骤S22：如图3所示，图形化所述第三氧化层12，露出所述第一区域A1和所述第二区域A2；
需要说明的是，在图形化所述第三氧化层12之前，可以先在第三氧化层12的上表面涂覆一层掩膜层，然后通过刻蚀工艺形成图形化的掩膜层，基于图形化的掩膜层对第三氧化层12进行刻蚀，形成图形化的第三氧化层12，最后去除掩膜层，露出所述第一区域A1和所述第二区域A2。
步骤S23：如图4所示，在所述第三氧化层12背离所述半导体衬底11的表面形成浮栅13(FG)；该浮栅13的沉积可以采用化学气相沉积(CVD)法或者热氧化法形成，或者采用其他适合的方法形成。所述浮栅13可以为多晶硅材料。
步骤S24：如图5所示，在所述浮栅13背离所述第三氧化层12的表面形成第四氧化层14；所述第四氧化层14可以是氧化层-氮化物层-氧化层(ONO层)，也可以是其他的结构，该ONO层的材料可以选择氧化硅-氮化硅-氧化硅。
步骤S25：如图6所示，在所述第四氧化层14背离所述浮栅13的表面形成控制栅15(CG)；所述控制栅15同样可以采用化学气相沉积(CVD)法或者热氧化法形成，或者采用其他方法形成。所述控制栅15可以为多晶硅材料。
步骤S26：如图7所示，在所述控制栅15背离所述第四氧化层14的表面形成第五氧化层16。
所述第五氧化层16可以是氮化物层-氧化层-氮化物层(NON层)，该NON层的材料可以选择氮化硅-氧化硅-氮化硅，该NON层可用作硬掩膜层，当然该硬掩膜层也可以由其他结构构成，不限于本发明中提到的NON层。
步骤S13：如图8所示，在所述第一表面内形成源极S和漏极D，所述源极S位于所述第一区域A1，所述漏极D位于所述第二区域A2；
本发明实施例中，所述源极S和漏极D可以通过离子注入工艺在第一表面内注入p型掺杂物或n型掺杂物形成，例如将N型掺杂物，如砷、锑或磷等注入硅衬底中，或者将P型掺杂物，如硼等注入硅衬底中，以此形成半导体器件的共源极S以及漏极D，该共源极S位于两个漏极D之间。在完成共源极S和漏极D的掺杂后，通常会对硅片进行退火或者活化掺杂剂的热处理工艺，该步骤是本领域内所熟知的，在此不再赘述。
步骤S14：如图9所示，形成第一氧化层17，所述第一氧化层17覆盖所述第一区域A1和所述第二区域A2；
本发明实施例中，所述第一氧化层17的形成方法包括：通入第一气体，并延长所述第一气体的擦除时间；在所述第一区域A1和所述第二区域A2的第一表面形成所述第一氧化层17。
所述第一氧化层17可以是硅化物，例如可以为Si3N4、SiO2或氮化硅等。所述第一气体可以为N2O。所述擦除时间可以为5min～10min。
其中，在形成所述第一氧化层17前，至少对所述第一区域A1进行非晶化离子注入，将所述第一区域A1完全非晶化，使得该区域反应所需能量降低，第一氧化层17的生长能力增强。本发明实施例中，实际非晶化离子注入的区域，包括对第一区域A1和第二区域A2进行非晶化离子注入。
其中，所述非晶化离子注入的注入离子可以为砷离子，注入的能量可以为30kev～50kev，剂量可以为1E14atom/cm2～1E15atom/cm2。所述非晶化离子注入的方向与所述第一表面相互垂直，注入角度为零度。
例如，在形成第一氧化层17前，对第一区域A1和第二区域A2进行非晶化离子注入，通过采用大原子量的砷离子，注入剂量在1E14atom/cm2范围，注入能量为40kev，垂直于第一表面方向零角度注入第一区域A1和第二区域A2，将第一区域A1和第二区域A2完全非晶化，然后通入N2O气体，并延长N2O气体的擦除时间，通过化学气相沉积法或热氧化法，在800℃左右，可以在第一区域A1和第二区域A2的第一表面形成第一氧化层17。
步骤S15：如图10所示，形成第二氧化层18，所述第二氧化层18覆盖所述控制栅15的侧壁和所述浮栅13的侧壁；
本发明实施例中，所述第二氧化层18的形成方法包括：通入第二气体，通过化学气相沉积法(CVD)，在所述浮栅13的侧壁、所述控制栅15的侧壁以及第一氧化层17的表面形成第二氧化层18。所述第二气体可以为DCS(二氯二氢硅)，该第二气体可以作为先驱反应气体。所述第二氧化层18可以是硅化物，例如可以为Si3N4、SiO2或氮化硅等。
其中，所述第一氧化层17的厚度大于所述第二氧化层18的厚度。
因为第一区域A1和第二区域A2的正面已充分非晶化，反应所需能量降低，正面生长氧化层的能力明显强于第三区域A3的侧壁，通过延长N2O的擦除时间，第一区域A1和第二区域A2的正面就可以生长出一层薄薄的第一氧化层17，而第三区域A3的侧壁基本不会生长，后续在CVD的方式下，第一区域A1和第二区域A2的正面以及第三区域A3的侧壁又可以同时生长出一层相同厚度的第二氧化层18，所以正面的氧化层的厚度大于侧壁氧化层的厚度。
基于上述制作方法，还包括：
步骤S16：如图11所示，在所述第二区域A2形成选择栅19；所述选择栅19也可称为字线(Word Line，WL)，所述选择栅19可以采用化学气相沉积法或者热氧化法形成，或者采用其他方法形成。所述选择栅19可以为多晶硅材料。
步骤S17：如图12所示，在所述第一区域A1形成擦除栅20(EG)。所述擦除栅20可以采用化学气相沉积法或者热氧化法形成，或者采用其他方法形成。所述擦除栅20可以为多晶硅材料。
本发明实施例中，在IPO(Inter Poly Oxide，内聚化合物)生长之前，为了改变Source Line离子植入离子及能量，通过非晶化离子注入方式，用更大原子量的砷替代磷，在小剂量(E14)范围，垂直于第一表面方向(零角度)注入，让硅正面完全非晶化，而侧壁不受影响。
在IPO生长工艺中，采用CVD制程，温度在800℃度左右，在不通入第二气体(DCS)之前，延长N2O擦除的时间，因为正面的硅已充分非晶化，反应所需能量降低，正面硅生长氧化层的能力明显强于侧壁，通过N2O擦除的方式正面就可以生长出一层薄薄的第一氧化层17，而侧壁基本不太会变。后续在CVD的方式下，正面、侧壁又可以同时生长出相似厚度的第二氧化层18。
综合上述方式生长出来的IPO，在120埃左右的侧壁厚度下，正面厚度可以达到140～150埃的厚度，充分满足Source Line高崩溃电压的需求。
如图13所示，图13为本发明实施例提供的一种延长N2O擦除的时间-温度曲线图，横坐标为时间，纵坐标为温度，一般在只有N2O状态下，几乎不太生长厚度，但是在第一表面经过非晶化处理后会生长，并且随着温度的升高，时间增长到5-10分钟时，可以让氧化层的生长变的更充分，当然后续再延长时间效果会变弱。因此，第一氧化层17的生长厚度会大于第二氧化层18的生长厚度。
通过上述描述可知，本发明技术方案提供的半导体器件的制作方法中，在形成第一氧化层之前，至少对第一区域进行非晶化离子注入，将第一区域完全非晶化，使其反应所需能量降低，并增强氧化层的生长能力，以使得第一氧化层的厚度大于第二氧化层的厚度。相对于现有技术，本方案可以实现在同一道工艺下在侧壁以及正面生成不同厚度的氧化膜，同时可以提高半导体器件的击穿电压，提高器件性能。
基于上述描述，本发明另一实施例还提供一种如上述实施例所述制作方法制备的半导体器件，如图12所示，所述半导体器件包括：
半导体衬底11，所述半导体衬底11具有第一表面，所述第一表面具有第一区域A1、第二区域A2和位于所述第一区域A1与所述第二区域A2之间的第三区域A3；
设置在所述第三区域A3的浮栅13和控制栅15，所述浮栅13位于所述控制栅15与所述第一表面之间；
设置在所述第一表面内的源极S和漏极D，所述源极S位于所述第一区域A1，所述漏极D位于所述第二区域A2；
第一氧化层17，所述第一氧化层17覆盖所述第一区域A1和所述第二区域A2；
第二氧化层18，所述第二氧化层18覆盖所述控制栅15的侧壁和所述浮栅13的侧壁；
其中，在形成所述第一氧化层17前，至少对所述第一区域A1进行非晶化离子注入，将所述第一区域A1非晶化，以使得所述第一氧化层17的厚度大于所述第二氧化层18的厚度。
通过上述描述可知，本发明技术方案提供的半导体器件中，在形成第一氧化层17之前，至少对第一区域A1进行非晶化离子注入，将第一区域A1完全非晶化，使其反应所需能量降低，并增强氧化层的生长能力，以使得第一氧化层17的厚度大于第二氧化层18的厚度。应用本发明提供的技术方案，可以实现在同一道工艺下在侧壁以及正面生成不同厚度的氧化膜，同时可以提高半导体器件的击穿电压，提高器件性能。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的半导体器件而言，由于其与实施例公开的半导体器件的制作方法相对应，所以描述的比较简单，相关之处参见制作方法部分说明即可。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
提供一半导体衬底，所述半导体衬底具有第一表面，所述第一表面具有第一区域、第二区域和位于所述第一区域与所述第二区域之间的第三区域；
在所述第三区域形成浮栅和控制栅，所述浮栅位于所述控制栅与所述第一表面之间；
在所述第一表面内形成源极和漏极，所述源极位于所述第一区域，所述漏极位于所述第二区域；
形成第一氧化层，所述第一氧化层覆盖所述第一区域和所述第二区域；
形成第二氧化层，所述第二氧化层覆盖所述控制栅的侧壁和所述浮栅的侧壁；
形成第三氧化层，所述第三氧化层覆盖所述第三区域；
形成第四氧化层，所述第四氧化层位于所述浮栅和所述控制栅之间，其中，所述第四氧化层为氧化层-氮化物层-氧化层；
其中，在形成所述第一氧化层前，至少对所述第一区域进行非晶化离子注入，将所述第一区域非晶化，以使得所述第一氧化层的厚度大于所述第二氧化层的厚度。
2.根据权利要求1所述的制作方法，其特征在于，在所述第三区域形成浮栅和控制栅的方法包括：
在所述第一表面形成第三氧化层；
图形化所述第三氧化层，露出所述第一区域和所述第二区域；
在所述第三氧化层背离所述半导体衬底的表面形成浮栅；
在所述浮栅背离所述第三氧化层的表面形成第四氧化层；
在所述第四氧化层背离所述浮栅的表面形成控制栅；
在所述控制栅背离所述第四氧化层的表面形成第五氧化层。
3.根据权利要求1所述的制作方法，其特征在于，所述非晶化离子注入的注入离子为砷离子。
4.根据权利要求2所述的制作方法，其特征在于，所述非晶化离子注入的能量为30kev~50kev，剂量为1E14atom/cm2~1E15atom/cm2。
5.根据权利要求3所述的制作方法，其特征在于，所述非晶化离子注入的方向与所述第一表面相互垂直。
6.根据权利要求1所述的制作方法，其特征在于，所述第一氧化层的形成方法包括：
通入第一气体，延长所述第一气体的擦除时间；
在所述第一区域和所述第二区域的第一表面形成所述第一氧化层。
7.根据权利要求6所述的制作方法，其特征在于，所述擦除时间为5min~10min。
8.根据权利要求6所述的制作方法，其特征在于，所述第二氧化层的形成方法包括：
通入第二气体，通过化学气相沉积工艺，在所述浮栅的侧壁和所述控制栅的侧壁形成所述第二氧化层。
9.根据权利要求8所述的制作方法，其特征在于，所述第一气体为N2O，所述第二气体为DCS。
10.根据权利要求1所述的制作方法，其特征在于，还包括：
在所述第一区域形成擦除栅；
在所述第二区域形成选择栅。
11.一种如权利要求1-10任一项所述制作方法制备的半导体器件，其特征在于，所述半导体器件包括：
半导体衬底，所述半导体衬底具有第一表面，所述第一表面具有第一区域、第二区域和位于所述第一区域与所述第二区域之间的第三区域；
设置在所述第三区域的浮栅和控制栅，所述浮栅位于所述控制栅与所述第一表面之间；
设置在所述第一表面内的源极和漏极，所述源极位于所述第一区域，所述漏极位于所述第二区域；
第一氧化层，所述第一氧化层覆盖所述第一区域和所述第二区域；
第二氧化层，所述第二氧化层覆盖所述控制栅的侧壁和所述浮栅的侧壁；
形成第三氧化层，所述第三氧化层覆盖所述第三区域；
形成第四氧化层，所述第四氧化层位于所述浮栅和所述控制栅之间，其中，所述第四氧化层为氧化层-氮化物层-氧化层；
其中，在形成所述第一氧化层前，至少对所述第一区域进行非晶化离子注入，将所述第一区域非晶化，以使得所述第一氧化层的厚度大于所述第二氧化层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110486421.XA CN113206010B (zh) | 2021-04-30 | 2021-04-30 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110486421.XA CN113206010B (zh) | 2021-04-30 | 2021-04-30 | 半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113206010A CN113206010A (zh) | 2021-08-03 |
| CN113206010B true CN113206010B (zh) | 2023-10-24 |
Family
ID=77028528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110486421.XA Active CN113206010B (zh) | 2021-04-30 | 2021-04-30 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113206010B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918116A (en) * | 1994-11-30 | 1999-06-29 | Lucent Technologies Inc. | Process for forming gate oxides possessing different thicknesses on a semiconductor substrate |
| CN1420567A (zh) * | 2001-11-21 | 2003-05-28 | 旺宏电子股份有限公司 | 氮化只读存储器的结构及其制造方法 |
| CN1577806A (zh) * | 2003-06-27 | 2005-02-09 | 旺宏电子股份有限公司 | 非挥发性存储单元及其形成方法 |
| CN102104044A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 分离栅快闪存储器及其制造方法 |
| CN103715144A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件及其形成方法 |
| CN107305892A (zh) * | 2016-04-20 | 2017-10-31 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| CN111133515A (zh) * | 2017-10-04 | 2020-05-08 | 硅存储技术股份有限公司 | 制造具有擦除栅极的分裂栅极闪存存储器单元的方法 |
-
2021
- 2021-04-30 CN CN202110486421.XA patent/CN113206010B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918116A (en) * | 1994-11-30 | 1999-06-29 | Lucent Technologies Inc. | Process for forming gate oxides possessing different thicknesses on a semiconductor substrate |
| CN1420567A (zh) * | 2001-11-21 | 2003-05-28 | 旺宏电子股份有限公司 | 氮化只读存储器的结构及其制造方法 |
| CN1577806A (zh) * | 2003-06-27 | 2005-02-09 | 旺宏电子股份有限公司 | 非挥发性存储单元及其形成方法 |
| CN102104044A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 分离栅快闪存储器及其制造方法 |
| CN103715144A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件及其形成方法 |
| CN107305892A (zh) * | 2016-04-20 | 2017-10-31 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| CN111133515A (zh) * | 2017-10-04 | 2020-05-08 | 硅存储技术股份有限公司 | 制造具有擦除栅极的分裂栅极闪存存储器单元的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 《集成电路器件工艺先导技术研究进展》;叶甜春;《科技导报》;第37卷(第3期);第77页左栏第5行-第81页右栏第10行 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113206010A (zh) | 2021-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6117733A (en) | Poly tip formation and self-align source process for split-gate flash cell | |
| US6380035B1 (en) | Poly tip formation and self-align source process for split-gate flash cell | |
| JP2928986B2 (ja) | 半導体メモリデバイス、半導体メモリアレイ、半導体メモリデバイスの製造方法および半導体メモリデバイスの書込み方法 | |
| US5930631A (en) | Method of making double-poly MONOS flash EEPROM cell | |
| US8884352B2 (en) | Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell | |
| US5789297A (en) | Method of making EEPROM cell device with polyspacer floating gate | |
| US6287917B1 (en) | Process for fabricating an MNOS flash memory device | |
| US5703388A (en) | Double-poly monos flash EEPROM cell | |
| US7115949B2 (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| US8470669B2 (en) | System and method for EEPROM architecture | |
| US5856223A (en) | Method for manufacturing self-aligned split-gate flash memory cells | |
| US6436766B1 (en) | Process for fabricating high density memory cells using a polysilicon hard mask | |
| US20080093646A1 (en) | Non-volatile memory device and method for fabricating the same | |
| US20070042539A1 (en) | Method of manufacturing a non-volatile memory device | |
| KR100839057B1 (ko) | 불균일한 표면의 플로팅 게이트 및 제어 게이트를 갖는비휘발성 메모리 셀 | |
| US20060110942A1 (en) | Method of manufacturing flash memory device | |
| US7141850B2 (en) | Gated semiconductor assemblies and methods of forming gated semiconductor assemblies | |
| KR101277147B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
| US5750428A (en) | Self-aligned non-volatile process with differentially grown gate oxide thickness | |
| US7741179B2 (en) | Method of manufacturing flash semiconductor device | |
| US6399442B1 (en) | Method of manufacturing an integrated semiconductor device having a nonvolatile floating gate memory, and related integrated device | |
| US6008087A (en) | Method to form high density NAND structure nonvolatile memories | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| US5925908A (en) | Integrated circuit including a non-volatile memory device and a semiconductor device | |
| CN113206010B (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210924 Address after: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |