JP2008066725A - Eeprom装置及びその製造方法 - Google Patents
Eeprom装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008066725A JP2008066725A JP2007226188A JP2007226188A JP2008066725A JP 2008066725 A JP2008066725 A JP 2008066725A JP 2007226188 A JP2007226188 A JP 2007226188A JP 2007226188 A JP2007226188 A JP 2007226188A JP 2008066725 A JP2008066725 A JP 2008066725A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- forming
- tunnel insulating
- pattern
- eeprom device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 230000006870 function Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 69
- 150000004767 nitrides Chemical class 0.000 claims description 55
- 239000012535 impurity Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 36
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 230000001681 protective effect Effects 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 102100037979 V-type proton ATPase 116 kDa subunit a 1 Human genes 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 2
- 101000806601 Homo sapiens V-type proton ATPase catalytic subunit A Proteins 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】基板上にトンネル絶縁膜を形成した後、トンネル絶縁膜上に互いに離隔し、実質的に同じ構造を有する第1及び第2ゲート構造物を形成する。第1及び第2ゲート構造物間の基板に共通ソース領域を形成した後、第1及び第2ゲート構造物にそれぞれ隣接する基板の第1及び第2部分にそれぞれ第1及び第2ドレイン領域を形成する。従って、信号の印加によってメモリトランジスタと選択トランジスタの機能を互いに交互に行い、実質的に同じ構造を有する第1トランジスタ及び第2トランジスタを有するEEPROM装置が具現される。
【選択図】図8
Description
103、203 トンネル絶縁膜
106 第1導電膜
109 第1マスク層
112 第1マスクパターン
115 スペーサ
118、218 第1フローティングゲート
121、221 第2フローティングゲート
124 下部酸化膜
127 窒化膜
130 上部酸化膜
133、233 第1下部酸化膜パターン
136、236 第2下部酸化膜パターン
139、239 第1窒化膜パターン
142、242 第2窒化膜パターン
145、245 第1上部酸化膜パターン
148、248 第2上部酸化膜パターン
151、251 第1ゲート絶縁構造物
154、254 第2ゲート絶縁構造物
157 第2導電膜
160 第2マスク層
163 第2マスクパターン
166、266 第1コントロールゲート
169、269 第2コントロールゲート
172 第1保護膜
175 第2保護膜
178、278 共通ソース領域
181、281 第1ドレイン領域
184、284 第2ドレイン領域
190、290 第1トランジスタ
193、293 第2トランジスタ
Claims (24)
- 基板と、
前記基板上に形成された第1及び第2トランジスタを含む一対のトランジスタを含み、前記第1及び第2トランジスタは信号の印加によってメモリトランジスタと選択トランジスタの機能を互いに交互に行い、実質的に同じ構造を有することを特徴とするEEPROM装置。 - 前記第1トランジスタは、
前記基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された第1ゲート構造物と、
前記第1ゲート構造物に隣接する前記基板の第1部分に形成された第1ドレイン領域と、
前記第1トランジスタと前記第2トランジスタとの間の前記基板に形成された共通ソース領域と、を含み、
前記第2トランジスタは、
前記基板上に形成された前記トンネル絶縁膜と、
前記トンネル絶縁膜上に形成された第2ゲート構造物と、
前記第2ゲート構造物に隣接する前記基板の第2部分に形成された第2ドレイン領域と、
前記共通ソース領域と、を含むことを特徴とする請求項1記載のEEPROM装置。 - 前記第1及び第2ドレイン領域に電気的に連結されるビットラインを更に含むことを特徴とする請求項2記載のEEPROM装置。
- 前記共通ソース領域は第1不純物濃度を有し、前記第1及び第2ドレイン領域はそれぞれ前記第1不純物濃度より高い第2及び第3不純物濃度を有することを特徴とする請求項2記載のEEPROM装置。
- 前記基板は第1導電型を有し、前記共通ソース領域と前記第1及び第2ドレイン領域はそれぞれ第2導電型を有することを特徴とする請求項2記載のEEPROM装置。
- 前記第1導電型はP型で、前記第2導電型はN型であることを特徴とする請求項5記載のEEPROM装置。
- 前記第1ゲート構造物は、
前記トンネル絶縁膜上に形成された第1フローティングゲートと、
前記第1フローティングゲート上に形成された第1ゲート絶縁構造物と、
前記第1ゲート絶縁構造物上に形成された第1コントロールゲートと、を含み、
前記第2ゲート構造物は、
前記トンネル絶縁膜上に形成された第2フローティングゲートと、
前記第2フローティングゲート上に形成された第2ゲート絶縁構造物と、
前記第2ゲート絶縁構造物上に形成された第2コントロールゲートと、を含むことを特徴とする請求項2記載のEEPROM装置。 - 前記第1ゲート絶縁構造物は、第1下部酸化膜パターン、第1窒化膜パターン、及び第1上部酸化膜パターンを含み、前記第2ゲート絶縁構造物は第2下部酸化膜パターン、第2窒化膜パターン、及び第2上部酸化膜パターンを含むことを特徴とする請求項7記載のEEPROM装置。
- 前記第1及び第2下部酸化膜パターンと前記第1及び第2上部酸化膜パターンは中温酸化物を含み、前記第1及び第2窒化膜パターンはシリコン窒化物を含むことを特徴とする請求項8記載のEEPROM装置。
- 前記トンネル絶縁膜は、前記共通ソース領域上に位置して前記基板から上方に突出した中央部、前記中央部の一側に形成された第1部分及び前記中央部の他側に形成された第2部分を含むことを特徴とする請求項2記載のEEPROM装置。
- 前記第1ゲート構造物の第1部分は、前記トンネル絶縁膜の第1部分上に位置し、前記第1ゲート構造物の第1部分の反対側である第2部分は前記トンネル絶縁膜の中央部上に位置し、前記第2ゲート構造物の第1部分は前記トンネル絶縁膜の第2部分上に位置し、前記第2ゲート構造物の第1部分と反対側である第2部分は前記トンネル絶縁膜の中央部上に位置することを特徴とする請求項10記載のEEPROM装置。
- 前記第1及び第2トランジスタの側壁上に形成されたゲートスペーサを更に含むことを特徴とする請求項1記載のEEPROM装置。
- 基板上にトンネル絶縁膜を形成する段階と、
前記トンネル絶縁膜上に互いに離隔して、実質的に同じ構造を有する第1及び第2ゲート構造物を形成する段階と、
前記第1及び第2ゲート構造物間の前記基板に共通ソース領域を形成する段階と、
前記第1ゲート構造物に隣接する前記基板の第1部分に第1ドレイン領域を形成する段階と、
前記第2ゲート構造物に隣接する前記基板の第2部分に第2ドレイン領域を形成する段階と、を含むことを特徴とするEEPROM装置の製造方法。 - 前記トンネル絶縁膜を形成する段階は、
前記基板上に予備トンネル絶縁膜を形成する段階と、
前記予備トンネル絶縁膜を部分的にエッチングして前記共通ソース領域上で前記基板上に突出した中央部を有する前記トンネル絶縁膜を形成する段階と、を更に含むことを特徴とする請求項13記載のEEPROM装置の製造方法。 - 前記第1及び第2ゲート構造物を形成する段階は、
前記トンネル絶縁膜上に互いに離隔する第1及び第2フローティングゲートを形成する段階と、
前記第1及び第2フローティングゲート上にそれぞれ第1及び第2ゲート絶縁構造物を形成する段階と、
前記第1及び第2ゲート絶縁構造物上にそれぞれ第1及び第2コントロールゲートを形成する段階と、を更に含むことを特徴とする請求項13記載のEEPROM装置の製造方法。 - 前記第1及び第2フローティングゲートを形成する段階は、
前記トンネル絶縁膜上に第1導電膜を形成する段階と、
前記第1導電膜上に第1マスクパターンを形成する段階と、
前記第1マスクパターンをエッチングマスクとして利用して前記第1導電膜をエッチングする段階と、を更に含むことを特徴とする請求項15記載のEEPROM装置の製造方法。 - 前記第1及び第2フローティングゲートを形成する段階は、前記第1マスクパターンの側壁上にスペーサを形成する段階を更に含むことを特徴とする請求項16記載のEEPROM装置の製造方法。
- 前記第1及び第2ゲート絶縁構造物を形成する段階は、
前記第1及び第2フローティングゲートと前記基板上に下部酸化膜を形成する段階と、
前記下部酸化膜上に窒化膜を形成する段階と、
前記窒化膜上に上部酸化膜を形成する段階と、
前記上部酸化膜、前記窒化膜、及び前記下部酸化膜をパターニングして、前記第1フローティングゲート上に第1下部酸化膜パターン、第1窒化膜パターン、及び第1上部酸化膜パターンを含む前記第1ゲート絶縁構造物を形成して、前記第2フローティングゲート上に第2下部酸化膜パターン、第2窒化膜パターン、及び第2上部酸化膜パターンを含む前記第2ゲート絶縁構造物を形成する段階と、を更に含むことを特徴とする請求項15記載のEEPROM装置の製造方法。 - 前記第1及び第2コントロールゲートを形成する段階は、
前記トンネル絶縁膜と前記第1及び第2ゲート絶縁構造物上に第2導電膜を形成する段階と、
前記第2導電膜上に第2マスクパターンを形成する段階と、
前記第2マスクパターンをエッチングマスクとして利用して前記第2導電膜をエッチングする段階と、を更に含むことを特徴とする請求項15記載のEEPROM装置の製造方法。 - 前記第1及び第2ゲート構造物の側壁等上にそれぞれゲートスペーサを形成する段階を更に含むことを特徴とする請求項15記載のEEPROM装置の製造方法。
- 前記第1及び第2ドレイン領域を形成する段階は、前記ゲートスペーサを形成する段階後に行われることを特徴とする請求項20記載のEEPROM装置の製造方法。
- 前記共通ソース領域を形成する前に、前記第1及び第2ゲート構造物の側壁及び上面上に第1及び第2保護膜を形成する段階を更に含むことを特徴とする請求項13記載のEEPROM装置の製造方法。
- 前記第1及び第2保護膜は、酸化工程で形成されることを特徴とする請求項22記載のEEPROM装置の製造方法。
- 前記共通ソース領域を形成した後、前記第1及び第2保護膜を除去する段階を更に含むことを特徴とする請求項22記載のEEPROM装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060085025A KR100852236B1 (ko) | 2006-09-05 | 2006-09-05 | 이이피롬 장치 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008066725A true JP2008066725A (ja) | 2008-03-21 |
Family
ID=39150281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007226188A Pending JP2008066725A (ja) | 2006-09-05 | 2007-08-31 | Eeprom装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8097913B2 (ja) |
JP (1) | JP2008066725A (ja) |
KR (1) | KR100852236B1 (ja) |
TW (1) | TW200814306A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101736246B1 (ko) | 2010-09-14 | 2017-05-17 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조방법 |
US9412598B2 (en) * | 2010-12-20 | 2016-08-09 | Cypress Semiconductor Corporation | Edge rounded field effect transistors and methods of manufacturing |
KR101751047B1 (ko) | 2011-01-18 | 2017-07-03 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
CN111341776B (zh) * | 2020-03-18 | 2023-11-14 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法、存储器单元阵列及其驱动方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284155A (ja) * | 1998-03-30 | 1999-10-15 | Toshiba Corp | 不揮発性半導体メモリ |
JP2000068482A (ja) * | 1998-08-18 | 2000-03-03 | Toshiba Corp | 不揮発性半導体メモリ |
JP2000188346A (ja) * | 1998-12-17 | 2000-07-04 | Samsung Electronics Co Ltd | 酸化膜/窒化膜/酸化膜誘電層の形成方法 |
JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2003133443A (ja) * | 2001-10-30 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2003289115A (ja) * | 2002-01-04 | 2003-10-10 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法 |
JP2005116970A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990033310A (ko) | 1997-10-24 | 1999-05-15 | 양재신 | 백패널 로워의 씨일링 구조 |
JP3378879B2 (ja) * | 1997-12-10 | 2003-02-17 | 松下電器産業株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
JP2000068484A (ja) * | 1998-08-19 | 2000-03-03 | Nec Corp | 不揮発性半導体記憶装置及びその製造方法並びに不揮発 性半導体記憶装置を内蔵したマイクロコンピュータ及び その製造方法 |
JP2000269361A (ja) * | 1999-03-15 | 2000-09-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
EP1163699A1 (en) * | 1999-12-21 | 2001-12-19 | Koninklijke Philips Electronics N.V. | Virtual-ground, split-gate flash memory cell arrangements |
US6654283B1 (en) * | 2001-12-11 | 2003-11-25 | Advanced Micro Devices Inc. | Flash memory array architecture and method of programming, erasing and reading thereof |
JP2004310842A (ja) | 2003-04-03 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の駆動方法および不揮発性半導体記憶装置 |
US7098106B2 (en) | 2004-07-01 | 2006-08-29 | Atmel Corporation | Method of making mirror image memory cell transistor pairs featuring poly floating spacers |
KR100564629B1 (ko) * | 2004-07-06 | 2006-03-28 | 삼성전자주식회사 | 이이피롬 소자 및 그 제조 방법 |
KR100655283B1 (ko) * | 2004-10-13 | 2006-12-11 | 삼성전자주식회사 | 이이피롬 장치 및 그 제조 방법 |
-
2006
- 2006-09-05 KR KR1020060085025A patent/KR100852236B1/ko not_active IP Right Cessation
-
2007
- 2007-08-10 US US11/891,605 patent/US8097913B2/en not_active Expired - Fee Related
- 2007-08-31 JP JP2007226188A patent/JP2008066725A/ja active Pending
- 2007-09-04 TW TW096132876A patent/TW200814306A/zh unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284155A (ja) * | 1998-03-30 | 1999-10-15 | Toshiba Corp | 不揮発性半導体メモリ |
JP2000068482A (ja) * | 1998-08-18 | 2000-03-03 | Toshiba Corp | 不揮発性半導体メモリ |
JP2000188346A (ja) * | 1998-12-17 | 2000-07-04 | Samsung Electronics Co Ltd | 酸化膜/窒化膜/酸化膜誘電層の形成方法 |
JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2003133443A (ja) * | 2001-10-30 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2003289115A (ja) * | 2002-01-04 | 2003-10-10 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法 |
JP2005116970A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200814306A (en) | 2008-03-16 |
KR20080021885A (ko) | 2008-03-10 |
KR100852236B1 (ko) | 2008-08-13 |
US20080054345A1 (en) | 2008-03-06 |
US8097913B2 (en) | 2012-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850174B2 (ja) | 半導体装置及びその製造方法 | |
KR100669864B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
JP2009212218A (ja) | 半導体記憶装置及びその製造方法 | |
CN107305892B (zh) | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 | |
JP5425378B2 (ja) | 半導体装置の製造方法 | |
JP5454543B2 (ja) | 半導体装置の製造方法 | |
TW202018917A (zh) | 非揮發性記憶體及其製造方法 | |
JP2006222203A (ja) | 半導体装置およびその製造方法 | |
JP2008066725A (ja) | Eeprom装置及びその製造方法 | |
US11991878B2 (en) | Semiconductor device including nonvolatile memory device and logic device and manufacturing method of semiconductor device including nonvolatile memory device and logic device | |
JP5365054B2 (ja) | 半導体装置の製造方法 | |
KR100567757B1 (ko) | 반도체 소자의 제조 방법 | |
JP2009049208A (ja) | 半導体装置およびその製造方法 | |
JP6178129B2 (ja) | 半導体装置の製造方法 | |
CN104952804A (zh) | 一种制作嵌入式闪存的方法 | |
JP5789654B2 (ja) | 半導体装置およびその製造方法 | |
JP2013149647A (ja) | 半導体不揮発性記憶装置の製造方法および半導体不揮発性記憶装置 | |
JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2005277190A (ja) | 半導体記憶装置及びその製造方法 | |
US7144774B1 (en) | Method of fabricating non-volatile memory | |
JP5794269B2 (ja) | 半導体装置 | |
JP5691412B2 (ja) | 半導体装置及びその製造方法 | |
JP4509653B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2000269363A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
JP2010034291A (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |