JP2008066725A - Ｅｅｐｒｏｍ装置及びその製造方法 - Google Patents

Ｅｅｐｒｏｍ装置及びその製造方法 Download PDF

Info

Publication number
JP2008066725A
JP2008066725A JP2007226188A JP2007226188A JP2008066725A JP 2008066725 A JP2008066725 A JP 2008066725A JP 2007226188 A JP2007226188 A JP 2007226188A JP 2007226188 A JP2007226188 A JP 2007226188A JP 2008066725 A JP2008066725 A JP 2008066725A
Authority
JP
Japan
Prior art keywords
gate
forming
tunnel insulating
pattern
eeprom device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007226188A
Other languages
English (en)
Inventor
Weon-Ho Park
朴　元虎
Jeong-Uk Han
晶▲ウ▼ 韓
Ryutai Kin
龍泰 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008066725A publication Critical patent/JP2008066725A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】単純化された構造により集積度及び信頼性が向上したＥＥＰＲＯＭ装置及びその製造方法を提供する。
【解決手段】基板上にトンネル絶縁膜を形成した後、トンネル絶縁膜上に互いに離隔し、実質的に同じ構造を有する第１及び第２ゲート構造物を形成する。第１及び第２ゲート構造物間の基板に共通ソース領域を形成した後、第１及び第２ゲート構造物にそれぞれ隣接する基板の第１及び第２部分にそれぞれ第１及び第２ドレイン領域を形成する。従って、信号の印加によってメモリトランジスタと選択トランジスタの機能を互いに交互に行い、実質的に同じ構造を有する第１トランジスタ及び第２トランジスタを有するＥＥＰＲＯＭ装置が具現される。
【選択図】図８

Description

本発明は、ＥＥＰＲＯＭ装置及びその製造方法に係り、より詳細には単純化された構造により集積度及び信頼性が改善されたＥＥＰＲＯＭ装置とこのようなＥＥＰＲＯＭ装置の製造に所要される費用と時間を節減することができるＥＥＰＲＯＭ装置を製造する方法に関する。
半導体メモリ装置は、ＤＲＡＭ装置又はＳＲＡＭ装置のように時間が経過するに従ってデータを失う揮発性でありながら、データの入出力が速い揮発性半導体メモリ装置と、一度データを入力すると、その状態を維持することができるが、データの入出力が遅い不揮発性半導体メモリ装置とに大体区分することができる。このような不揮発性半導体メモリ装置のうち、電気的にデータの入出力が可能なＥＥＰＲＯＭ装置とフラッシュメモリ装置に対する需要が増加している。
従来のＥＥＰＲＯＭ装置のメモリセルは、一般的に１つのメモリトランジスタと１つの選択トランジスタで構成される。例えば、このようなＥＥＰＲＯＭ装置は、特許文献１及び特許文献２等に開示されている。
図１乃至図７は、特許文献１に開示された従来のＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。
図１を参照すると、半導体基板３上に素子分離膜（図示せず）を形成して半導体基板３にメモリトランジスタ領域Ｉと選択トランジスタ領域ＩＩを画定する。
メモリトランジスタ領域Ｉと選択トランジスタ領域ＩＩとの間の半導体基板３上にトンネル不純物領域６を形成した後、トンネル不純物領域６を有する半導体基板３上に第１モールド膜９、第２モールド膜１２、及び第３モールド膜１５を順次に形成する。第１乃至第３モールド膜９、１２、１５はそれぞれシリコン酸化物、シリコン窒化物、及びシリコン酸化物からなる。
図２を参照すると、第１乃至第３モールド膜９、１２、１５をパターニングして半導体基板３上に順次に第１モールド膜パターン１８、第２モールド膜パターン２１、及び第３モールド膜パターン２４を形成する。
第１乃至第３モールド膜パターン１８、２１、２４は、選択トランジスタ領域ＩＩ上に位置するので、第１乃至第３モールド膜パターン１８、２１、２４が形成されると、メモリトランジスタ領域Ｉが露出される。
第３モールド膜パターン２４を覆うように半導体基板３上にトンネル絶縁膜２７を形成する。トンネル絶縁膜２７はシリコン酸化物で構成され、第１乃至第３モールド膜パターン１８、２１、２４によって露出されるメモリトランジスタ領域Ｉをカバーする。
図３を参照すると、トンネル絶縁膜２７上に窒化膜を形成した後、メモリトランジスタ領域Ｉ及び第３モールド膜パターン２４が露出されるまで前記窒化膜及びトンネル絶縁膜２７を部分的にエッチングすることにより、第１乃至第３モールド膜パターン１８、２１、２４の側壁上にトンネル絶縁膜パターン３０とスペーサ３３を形成する。
トンネル絶縁膜パターン３０及びスペーサ３３の形状によって露出されるメモリトランジスタ領域Ｉ上にゲート絶縁膜３６を形成する。ゲート絶縁膜３６はシリコン酸化物で形成され、トンネル絶縁膜パターン３０に対して厚い厚みを有する。
図４を参照すると、トンネル絶縁膜パターン３０からスペーサ３３を除去した後、ゲート絶縁膜３６、トンネル絶縁膜パターン３０、及び第３モールド膜パターン２４上に第１導電膜を形成する。前記第１導電膜は不純物がドーピングされたポリシリコンで形成される。
第３モールド膜パターン２４が露出されるまで前記第１導電膜を部分的に除去してゲート絶縁膜３６上に第１導電膜パターン３９を形成した後、第２モールド膜パターン２１から第３モールド膜パターン２４を除去する。第１導電膜パターン３９はメモリトランジスタのフローティングゲートとして機能する。
図５を参照すると、第１モールド膜パターン１８上の第２モールド膜パターン２１を除去して、第１導電膜パターン３９の側壁上に位置するトンネル絶縁膜パターン３０と第１モールド膜パターン１８を露出させる。
露出された第１モールド膜パターン１８とトンネル絶縁膜パターン３０の側壁上に側壁スペーサ４２を形成した後、選択トランジスタ領域ＩＩ上の第１モールド膜パターン１８を除去する。第１モールド膜パターン１８が除去されることにより、選択トランジスタ領域ＩＩが更に露出される。
露出された選択トランジスタ領域ＩＩとメモリトランジスタ領域Ｉに位置する結果物上にゲート層間絶縁膜４５を形成する。即ち、メモリトランジスタ領域Ｉにおいて、ゲート層間絶縁膜４５は側壁スペーサ４２、トンネル絶縁膜パターン３０、及び第１導電膜パターン３９を覆うように形成される。
図６を参照すると、ゲート層間絶縁膜４５上に第２導電膜４８を形成する。第２導電膜４８は、ポリシリコン又は金属シリサイドを使用して形成される。
フォトリソグラフィ工程を通じて第２導電膜４８を部分的にエッチングしてメモリトランジスタ領域Ｉの一部を露出させるホール５１を形成した後、イオン注入工程を利用して露出されたメモリトランジスタ領域Ｉにソース領域５４を形成する。ソース領域５４は、トンネル不純物領域６間のメモリトランジスタ領域Ｉに位置する。
図７を参照すると、第２導電膜４８をパターニングしてメモリトランジスタ７２の制御ゲート５７と選択トランジスタ７５の選択ゲート６０を形成する。この際、ゲート層間絶縁膜４５もパターニングされゲート層間絶縁膜パターン６３が形成される。メモリトランジスタ領域Ｉでゲート層間絶縁膜パターン６３は浮遊ゲートとして機能する第１導電膜パターン３９と制御ゲート５７との間に形成される。一方、選択トランジスタ領域ＩＩでゲート層間絶縁膜パターン６３は半導体基板３と選択ゲート６０との間に位置する。
メモリトランジスタ７２と選択トランジスタ７５をカバーするように、半導体基板３上に絶縁膜を形成した後、前記絶縁膜を異方性エッチング工程でエッチングしてメモリトランジスタ７２及び選択トランジスタ７５の側壁上にゲートスペーサ６６を形成する。
選択トランジスタ７５及びゲートスペーサ６６をマスクとして利用するイオン注入工程を通じて選択ゲート７５間の選択トランジスタ領域ＩＩにドレイン領域６９を形成して半導体基板３上にＥＥＰＲＯＭ装置を完成する。
しかし、前述した従来のＥＥＰＲＯＭ装置は異なる構造を有するメモリトランジスタと選択トランジスタを具備するので、このようなＥＥＰＲＯＭ装置の製造工程が過度に複雑になり、ＥＥＰＲＯＭ装置の製造費用と時間が増加されるのみならず、ＥＥＰＲＯＭ装置の歩留まりが低下するという問題が発生する。又、ＥＥＰＲＯＭ装置のメモリセルの容量が増加することにより、単位メモリセル面積は減少し続けているが、前述した従来のＥＥＰＲＯＭ装置のメモリセルは異なる構造を有するトランジスタを必要とするので、ＥＥＰＲＯＭ装置のメモリセルの面積を一定の限度以上に減少させるのは難しい。更に、複雑な製造工程によってＥＥＰＲＯＭ装置の全体的な信頼性が低下するという問題点も発生する。
韓国特許出願公開第２００６−３２８６８号明細書 韓国特許第３４１６５７号明細書
本発明の一目的は、単純化された構造、高い集積度、及び向上された信頼性を有するＥＥＰＲＯＭ装置を提供することにある。
本発明の他の目的は、製造費用と時間を大幅節減することができると同時に歩留まりを顕著に向上させることができるＥＥＰＲＯＭ装置の製造方法を提供することにある。
前述した本発明の一目的を達成するために、本発明の実施例によるＥＥＰＲＯＭ装置は、基板上に形成され、信号の印加によってメモリトランジスタと選択トランジスタの機能を相互交代に行い、実質的に同じ構造を有する第１トランジスタ及び第２トランジスタを含む。前記第１トランジスタは、前記基板上に形成されたトンネル絶縁膜、前記トンネル絶縁膜上に形成された第１ゲート構造物、前記第１ゲート構造物に隣接する前記基板の第１部分に形成された第１ドレイン領域、そして前記第１トランジスタと前記第２トランジスタとの間の前記基板に形成された共通ソース領域を含む。又、前記第２トランジスタは、前記基板上に形成された前記トンネル絶縁膜、前記トンネル絶縁膜上に形成された第２ゲート構造物、前記第２ゲート構造物に隣接する前記基板の第２部分に形成された第１ドレイン領域、そして前記共通ソース領域を含む。
本発明の実施例において、前記ＥＥＰＲＯＭ装置は、前記第１及び第２ドレイン領域に電気的に連結されるビットラインを更に含む。
本発明の実施例において、前記共通ソース領域は、第１不純物濃度を有し、前記第１及び第２ドレイン領域は、それぞれ前記第１不純物濃度より高い第２及び第３不純物濃度を有する。又、前記基板は第１導電型を有し、前記共通ソース領域と前記第１及び第２ドレイン領域はそれぞれ第２導電型を有する。
ここで、第１導電型はＰ型でも良く、第２導電型はＮ型でも良い。
本発明の実施例において、前記第１ゲート構造物は、前記トンネル絶縁膜上に形成された第１フローティングゲート、前記第１フローティングゲート上に形成された第１ゲート絶縁構造物、そして前記第１ゲート絶縁構造物上に形成された第１コントロールゲートを含む。一方、前記第２ゲート構造物は、前記トンネル絶縁膜上に形成された第２フローティングゲート、前記第２フローティングゲート上に形成された第２ゲート絶縁構造物、そして前記第２ゲート絶縁構造物上に形成された第２コントロールゲートを含む。
ここで、前記第１ゲート絶縁構造物は、第１下部酸化膜パターン、第１窒化膜パターン、及び第１上部酸化膜パターンを含み、前記第２ゲート絶縁構造物は第２下部酸化膜パターン、第２窒化膜パターン、及び第２上部酸化膜パターンを含む。
前記第１下部酸化膜パターン、前記第２下部酸化膜パターン、前記第１上部酸化膜パターン、及び前記第２上部酸化膜パターンは中温酸化物を含む。又、前記第１窒化膜パターン及び前記第２窒化膜パターンはシリコン酸化物を含む。
本発明の一実施例において、前記トンネル絶縁膜は、前記共通ソース領域上に位置して前記基板から上方に突出した中央部、前記中央部の一側に形成された第１部分及び前記中央部の他側に形成された第２部分を含む。
この場合、前記第１ゲート構造物の一側は前記トンネル絶縁膜の第１部分上に位置して、前記第１ゲート構造物の他側は前記トンネル絶縁膜の中央部上に位置する。又、前記第２ゲート構造物の一側は、前記トンネル絶縁膜の第２部分上に位置して、前記第２ゲート構造物の他側は前記トンネル絶縁膜の中央部上に位置する。
本発明の実施例において、前記第１及び第２トランジスタの側壁上にゲートスペーサを形成することができる。
前述した本発明の他の目的を達成するために、本発明の実施例によるＥＥＰＲＯＭ装置の製造方法において、基板上にトンネル絶縁膜を形成した後、前記トンネル絶縁膜上に互いに離隔し、実質的に同じ構造を有する第１及び第２ゲート構造物を形成する。前記第１及び第２ゲート構造物間の前記基板に共通ソース領域を形成した後、前記第１ゲート構造物に隣接する前記基板の第１部分に第１ドレイン領域を形成する。その後、前記第２ゲート構造物に隣接する前記基板の第２部分に第２ドレイン領域を形成する。
本発明の実施例によるトンネル絶縁膜を形成する工程において、前記基板上に予備トンネル絶縁膜を形成した後、前記予備トンネル絶縁膜を部分的にエッチングして前記共通ソース領域上で前記基板上に突出した中央部を有する前記トンネル絶縁膜を形成する。
本発明の実施例による前記第１及び第２ゲート構造物を形成する工程において、前記トンネル絶縁膜上に互いに離隔する第１及び第２フローティングゲートを形成した後、前記第１及び第２フローティングゲート上にそれぞれ第１及び第２ゲート絶縁構造物を形成する。その後、前記第１及び第２ゲート絶縁構造物上にそれぞれ第１及び第２コントロールゲートを形成する。
本発明の実施例によると、前記トンネル絶縁膜上に第１導電膜を形成した後、前記第１導電膜上に第１マスクパターンを形成する。その後、前記第１マスクパターンをエッチングマスクとして利用して前記第１導電膜をエッチングして前記第１及び第２フローティングゲートを形成する。
この場合、前記第１マスクパターンの側壁上にスペーサを形成することができる。
本発明の実施例によると、前記第１及び第２フローティングゲートと前記基板上に下部酸化膜を形成した後、前記下部酸化膜上に窒化膜を形成する。前記窒化膜上に上部酸化膜を形成した後、前記上部酸化膜、前記窒化膜、及び前記下部酸化膜をパターニングする。これによって、前記第１フローティングゲート上には第１下部酸化膜パターン、第１窒化膜パターン、及び第１上部酸化膜パターンを含む前記第１ゲート絶縁構造物が形成され、前記第２フローティングゲート上には第２下部酸化膜パターン、第２窒化膜パターン、及び第２上部酸化膜パターンを含む前記第２ゲート絶縁構造物が形成される。
本発明の実施例によると、前記トンネル絶縁膜と前記第１及び第２ゲート絶縁構造物上に第２導電膜を形成した後、前記第２導電膜上に第２マスクパターンを形成する。前記第２マスクパターンをエッチングマスクとして利用して前記第２導電膜をエッチングすることにより、前記第１及び第２コントロールゲートを形成する。
本発明の実施例によると、前記第１及び第２ゲート構造物の側壁等上にそれぞれゲートスペーサを形成することができる。
この場合、前記第１及び第２ドレイン領域を前記ゲートスペーサを形成した後に形成することができる。
本発明の実施例において、前記共通ソース領域を形成する前に、前記第１及び第２ゲート構造物の側壁及び上面上に第１及び第２保護膜を形成することができる。
本発明の実施例において、前記第１及び第２保護膜を酸化工程を通じて形成することができる。
この場合、前記共通ソース領域を形成した後、前記第１及び第２保護膜を除去することができる。
本発明によると、実質的に同じ構造を有しながら信号の印加によって従来のＥＥＰＲＯＭ装置のメモリトランジスタ及び選択トランジスタの機能を互いに交互に行うことができる第１及び第２トランジスタを具備したＥＥＰＲＯＭ装置を具現することができる。従って、複雑な製造工程を要求することなく、単純化された構造を有するＥＥＰＲＯＭ装置を製造することができ、このようなＥＥＰＲＯＭ装置の製造費用と時間を節減することができ、ＥＥＰＲＯＭ装置の信頼性を向上させることができる。又、本発明によるＥＥＰＲＯＭ装置のメモリセルは実質的に同じ構造を有する一対のトランジスタを具備するので、ＥＥＰＲＯＭ装置の単位メモリセルが占める面積を大幅に減少させることができる。
以下、本発明による例示的な実施例によるＥＥＰＲＯＭ装置及びその製造方法について添付図面を参照して詳細に説明するが、本発明は下記の実施例に限定されるものではない。
図８は、本発明の実施例によるＥＥＰＲＯＭ装置の断面図である。
図８を参照すると、本発明によるＥＥＰＲＯＭ装置は、基板１００上に所定の間隔に離隔して形成された第１トランジスタ１９０及び第２トランジスタ１９３を具備する。基板１００は、シリコンウェーハ又はＳＯＩ基板のような半導体基板を含む。本発明の実施例において、基板１００は第１導電型を有する。例えば、基板１００はＰ型半導体基板を含む。
第１トランジスタ１９０は、基板１００上に形成されたトンネル絶縁膜１０３、第１フローティングゲート１１８、第１ゲート絶縁構造物１５１、そして第１コントロールゲート１６６を具備する。第１ゲート絶縁構造物１５１は、第１フローティングゲート１１８上に順次に形成された第１下部酸化膜パターン１３３、第１窒化膜パターン１３９、及び第１上部酸化膜パターン１４５を具備する。
トンネル絶縁膜１０３は、シリコン酸化物のような酸化物からなり、基板１００の上面から約５０〜１００Å程度の薄い厚みを有する。例えば、トンネル絶縁膜１０３は約７０Å程度の薄い厚みを有する。本発明の他の実施例によると、トンネル絶縁膜１０３を、アルミニウム酸化物、ジルコニウム酸化物、チタニウム酸化物、タンタル酸化物等のような金属酸化物で構成することができる。
第１フローティングゲート１１８は、不純物でドーピングされたポリシリコンからなる。第１フローティングゲート１１８は、トンネル絶縁膜１０３の上面から約１０００〜２０００Å程度の厚みを有する。例えば、第１フローティングゲート１１８は、約１５００Å程度の厚みを有する。本発明の他の実施例によると、第１フローティングゲート１１８を金属又は金属窒化物で構成することができる。
第１ゲート絶縁構造物１５１の第１下部酸化膜パターン１３３は、中温酸化物（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ，ＭＴＯ）等の酸化物で構成され、第１フローティングゲート１１８の上面から約１０〜５０Å程度の厚みを有する。例えば、第１下部酸化膜パターン１３３は約３０Å程度の厚みを有する。第１窒化膜パターン１３９はシリコン窒化物等の窒化物からなり、第１下部酸化膜パターン１３３の上面から約５０〜９０Å程度の厚みを有する。例えば、第１窒化膜パターン１３９は約７０Å程度の厚みを有する。第１窒化膜パターン１３９上に位置する第１上部酸化膜パターン１４５は中温酸化物等で構成され、第１窒化膜パターン１３９の上面から約５０〜１５０Å程度の厚みを有する。例えば、第１上部酸化膜パターン１４５は約１００Å程度の厚みを有する。これによって、第１下部酸化膜パターン１３３、第１窒化膜パターン１３９、及び第１上部酸化膜パターン１４５間の厚みの比は約１：５：５〜５：９：１５（又は１〜５：５〜９：５〜１５）程度になる。
第１コントロールゲート１６６は、不純物がドーピングされたポリシリコンからなり、第１上部酸化膜パターン１４５の上面から約１０００〜２０００Å程度の厚みを有する。例えば、第１コントロールゲート１６６は約１５００Å程度の厚みを有する。
第２トランジスタ１９３は、第１トランジスタ１９０と実質的に同じ構造を有する。第２トランジスタ１９３は、トンネル絶縁膜１０３、第２フローティングゲート１２１、第２ゲート絶縁構造物１５４、そして、第２コントロールゲート１６９を具備する。第２フローティングゲート１２１及び第２コントロールゲート１６９は、それぞれ第１フローティングゲート１１８及び第１コントロールゲート１６６と実質的に同じ構造を有する。又、第２ゲート絶縁構造物１５４は、第２フローティングゲート１２１上に順次に形成された第２下部酸化膜パターン１３６、第２窒化膜パターン１４２、及び第２上部酸化膜パターン１４８を具備することにより、第１ゲート絶縁構造物１５１と実質的に同じ構造を有する。
第２フローティングゲート１２１は不純物がドーピングされたポリシリコン、金属、又は金属窒化物等で構成され、第１フローティングゲート１１８と実質的に同じ厚みを有する。例えば、第２フローティングゲート１２１は、トンネル絶縁膜１０３の上面から約１０００〜２０００Å程度の厚みを有する。
第２ゲート絶縁構造物１５４の第２下部酸化膜パターン１３６は中温酸化物からなり、第２フローティングゲート１２１の上面から約１０〜５０Å程度の厚みを有する。第２窒化膜パターン１４２はシリコン窒化物等の窒化物で構成され、第２下部酸化膜パターン１３６の上面から約５０〜９０Å程度の厚みを有する。又、第２上部酸化膜パターン１４８は中温酸化物等の酸化物で構成され、第２窒化膜パターン１４２の上面から約５０〜１５０Å程度の厚みを有する。前述したように、第２下部酸化膜パターン１３６、第２窒化膜パターン１４２、及び第２上部酸化膜パターン１５４間の厚みの比は約１：５：５〜５：９：１５（又は１〜５：５〜９：５〜１５）程度になる。
第２コントロールゲート１６９はドーピングされたポリシリコン、金属、又は金属窒化物からなり、第２上部酸化膜パターン１４８の上面から約１０００〜２０００Å程度の厚みを有する。
第１及び第２トランジスタ１９０、１９３の側壁上には、それぞれゲートスペーサ１８７が形成され、第１及び第２トランジスタ１９０、１９３間の基板１００には共通ソース領域１７８が形成される。又、第１トランジスタ１９０に隣接する基板１００の第１部分には第１ドレイン領域１８１が形成され、第２トランジスタ１９３に隣接する基板１００の第２部分には第２ドレイン領域１８４が形成される。第１及び第２ドレイン領域１８１、１８４は、それぞれビットラインが電気的に接続される第１及び第２ビットラインジャンクション領域に該当する。本発明の他の実施例によると、第１及び第２トランジスタ１９０、１９３の側壁上にゲートスペーサ１８７が形成されなくても良い。
第１及び第２トランジスタ１９０、１９３の共通ソース領域１７８は、約１×１０１４〜９×１０１４ａｔｏｍｓ／ｃｍ２程度の相対的に低い第１不純物濃度を有する。共通ソース領域１７８は、基板１００の第１導電型と異なる第２導電型を有する。例えば、共通ソース領域１７８はリン（Ｐ）のようなＮ型不純物を含む。
第１トランジスタ１９０に隣接する第１ドレイン領域１８１は、約１×１０１５〜９×１０１５ａｔｏｍｓ／ｃｍ２程度の相対的に高い第２不純物濃度を有する。第１ドレイン領域１８１は、基板１００の第１導電型と異なる第２導電型を有する。例えば、第１ドレイン領域１８１は、ヒ素（Ａｓ）のようなＮ型不純物を含む。第２トランジスタ１９３に隣接する第２ドレイン領域１８４は約１×１０１５〜９×１０１５ａｔｏｍｓ／ｃｍ２程度の第３不純物濃度を有する。即ち、第１ドレイン領域１８１の第２不純物濃度は第２ドレイン領域１８４の第３不純物濃度と実質的に同じである。第２ドレイン領域１８４も基板１００の第１導電型と異なる第２導電型を有する。例えば、第２ドレイン領域１８４もヒ素のようなＮ型不純物を含む。
以下、本発明によるＥＥＰＲＯＭ装置のプログラミング動作及び消去動作について説明する。
図９及び図１０は、それぞれ図２に図示したＥＥＰＲＯＭ装置のプログラミング動作及び消去動作を説明するための断面図である。
図９を参照すると、第１トランジスタ１９０が従来のＥＥＰＲＯＭ装置の選択トランジスタの役割を行う場合、第２トランジスタ１９３はＥＥＰＲＯＭ装置のメモリトランジスタの役割を行う。具体的には、共通ソース領域１７８をフローティング状態に維持し、基板１００に約−１０Ｖ程度のＶＰＰ１負電圧（ｎｅｇａｔｉｖｅ ｖｏｌｔａｇｅ；−ＶＰＰ１）が印加された状態で、第１トランジスタ１９０に約−１０Ｖ程度のＶＰＰ２負電圧（−ＶＰＰ２）を印加し、第２トランジスタ１９３に約１０Ｖ程度のＶＰＰ１正電圧（ｐｏｓｉｔｉｖｅ ｖｏｌｔａｇｅ；＋ＶＰＰ１）を印加し、第２ドレイン領域１８４に約−１０Ｖ程度のＶＰＰ１負電圧を印加することにより、ビットラインから第２フローティングゲート１２１に電荷が蓄積されデータが前記ＥＥＰＲＯＭ装置に入力される。ここで、ＶＰＰ１及びＶＰＰ２は図示されていない。この場合、第２トランジスタ１９３のしきい電圧Ｖｔｈは約＋３．０Ｖ以上に増加する。
図１１０に示すように、第１トランジスタ１９０が従来のＥＥＰＲＯＭ装置のメモリトランジスタの役割を行う場合、第２トランジスタ１９３は従来のＥＥＰＲＯＭ装置の選択トランジスタの役割を行う。具体的には、第１及び第２ドレイン領域１８１、１８４と共通ソース領域１７８がフローティング状態に維持され、基板１００に約１０Ｖ程度のＶＰＰ１正電圧（＋ＶＰＰ１）が印加された状態で、第１及び第２トランジスタ１９０、１９３にそれぞれ約−１０Ｖ程度の−ＶＰＰ１負電圧を印加すると、第１及び第２フローティングゲート１１８、１２１に蓄積されている電荷が基板１００に放出されながら、前記ＥＥＰＲＯＭ装置からデータが消去される。
図９及び図１０に示すように、本発明によるＥＥＰＲＯＭ装置において、第１トランジスタ１９０と第２トランジスタ１９３は電圧の印加によってメモリトランジスタ及び選択トランジスタの機能を互いに交互に行うことができる。即ち、第１トランジスタ１９０がＥＥＰＲＯＭ装置のメモリトランジスタの役割を果たす場合には、第２トランジスタ１９３がＥＥＰＲＯＭ装置の選択トランジスタの機能を行うことになる。これとは逆に、第１トランジスタ１９０がＥＥＰＲＯＭ装置の選択トランジスタの機能を行う場合には、第２トランジスタ１９３がＥＥＰＲＯＭ装置のメモリトランジスタの役割を果たす。このような本発明による第１及び第２トランジスタ１９０、１９３の役割変更は、図９及び図１０を参照して説明したように、信号の印加によって調節される。これによって、複雑な製造工程を要求することなく、単純化された構造を有するＥＥＰＲＯＭ装置を具現してＥＥＰＲＯＭ装置の製造費用と時間を節減することができ、ＥＥＰＲＯＭ装置の信頼性を向上させることができる。又、本発明によるＥＥＰＲＯＭ装置のメモリセルは実質的に同じ構造を有する一対のトランジスタを具備するので、ＥＥＰＲＯＭ装置の単位メモリセルが占める面積を大幅に減少させることができる。
図１１は、本発明の他の実施例によるＥＥＰＲＯＭ装置の断面図を示す。
図１１を参照すると、前記ＥＥＰＲＯＭ装置は中央部が突出したトンネル絶縁膜２０３上に所定の間隔に離隔して形成された第１トランジスタ２９０と第２トランジスタ２９３を含む。第１及び第２トランジスタ２９０、２９３は実質的に同じ構造を有する。
シリコンウェーハ又はＳＯＩ基板のような半導体基板を含む基板２００上に形成されたトンネル絶縁膜２０３は、中央部が基板２００上に突出した構造を有する。即ち、トンネル絶縁膜２０３は相対的に高い高さを有する中央部と相対的に低い高さを有する中央部両側の第１部分及び第２部分で構成される。このようなトンネル絶縁膜２０３は、基板２００上に熱酸化工程又は化学気相蒸着工程等で予備トンネル絶縁膜を形成した後、前記予備トンネル絶縁膜を部分的にエッチングして形成される。この際、前記予備トンネル絶縁膜は等方性エッチング工程を利用して部分的にエッチングされることができる。トンネル絶縁膜２０３が前述した構造を有する場合、共通ソース領域２７８により安定的に電圧を印加することができるので、前記ＥＥＰＲＯＭ装置の電気的信頼性をより改善することができる。
第１トランジスタ２９０は、トンネル絶縁膜２０３の第１部分から中央部にかけて形成される。第１トランジスタ２９０は、第１フローティングゲート２１８、第１ゲート絶縁構造物２５１、及び第１コントロールゲート２６６を具備する。
第１フローティングゲート２１８は、トンネル絶縁膜２０３の第１部分から中央部上に延伸されるので、トンネル絶縁膜２０３の構造によって一側が上部に突出した構造を有する。即ち、トンネル絶縁膜２０３の中央部上に形成された第１フローティングゲート２１８の一側がトンネル絶縁膜２０３の第１部分上に形成される第１フローティングゲート２１８の他側に対して上部に突出する。
第１ゲート絶縁構造物２５１は、第１フローティングゲート２１８上に順次に形成された第１下部酸化膜パターン２３３、第１窒化膜パターン２３９、及び第１上部酸化膜パターン２４５を具備する。第１ゲート絶縁構造物２５１は、第１フローティングゲート２１８上に形成されるので、第１ゲート絶縁構造物２５１も第１フローティングゲート２１８と実質的に同じ形状を有する。即ち、第１ゲート絶縁構造物２５１は一側が他側に対して上部に突出した構造を有する。具体的には、第１下部酸化膜パターン２３３、第１窒化膜パターン２３９、及び第１上部酸化膜パターン２４５は、それぞれその一側が他側より上部に突出した構造を有する。又、第１ゲート絶縁構造物２５１上に形成される第１コントロールゲート２６６も第１フローティングゲート２１８と実質的に同じ形状を有する。
第２トランジスタ２９３は、第１トランジスタ２９０に対応する構造を有する。第２トランジスタ２９３は、トンネル絶縁膜２０３の第２部分から中央部上に形成された第２フローティングゲート２２１、第２ゲート絶縁構造物２５４、及び第２コントロールゲート２６９を具備する。第２フローティングゲート２２１、第２ゲート絶縁構造物２５４、及び第２コントロールゲート２８７はそれぞれ第１フローティングゲート２１８、第１ゲート絶縁構造物２５１、及び第１コントロールゲート２６６に対応する構造を有する。即ち、第２フローティングゲート２２１、第２ゲート絶縁構造物２５４、及び第２コントロールゲート２８７は、それぞれ他側が一側に対して上方に突出した構造を有する。第２ゲート絶縁構造物２５４は第２フローティングゲート２２１上に順次に形成された第２下部酸化膜パターン２３６、第２窒化膜パターン２４２、及び第２上部酸化膜パターン２４８を具備する。
トンネル絶縁膜２０３の中央部下の基板２００には、共通ソース領域２７８が形成され、第１トランジスタ２９０に隣接する基板２００の第１部分には第１ドレイン領域２８１が形成される。又、第２トランジスタ２９３に隣接する基板２００の第２部分には第２ドレイン領域２８４が形成される。第１及び第２トランジスタ２９０、２９３の側壁上にはゲートスペーサ２８７が位置するが、このようなゲートスペーサ２８７は、場合によって形成されなくても良い。
図１１に図示したＥＥＰＲＯＭ装置のプログラミング動作及び消去動作においては、第１及び第２トランジスタ２９０、２９３の形状を除くと、図９及び図１０を参照して説明したＥＥＰＲＯＭ装置と実質的に同様にプログラミング動作及び消去動作が行われる。
図１２乃至図２３は、本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。図１２乃至図２３において、図８又は図１１と実質的に同じ部材には同じ参照符号を付与する。
図１２は、基板１００上にトンネル絶縁膜１０３と第１導電膜１０６を形成する段階を説明するための断面図である。
図１２を参照すると、基板１００上に素子分離膜（図示せず）を形成して基板１００にアクティブ領域を画定した後、基板１００のアクティブ領域上にトンネル絶縁膜１０３を形成する。基板１００は、シリコンウェーハ又はＳＯＩ基板等のような半導体基板を含み、前記素子分離膜はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）工程のような素子分離工程を利用して形成される。例えば、前記素子分離膜はシリコン酸化物を含む酸化物を使用して形成される。本発明の一実施例において、基板１００はＰ型不純物がドーピングされたＰ型基板でも良い。
トンネル絶縁膜１０３は、熱酸化工程又は化学気相蒸着工程（ＣＶＤ）等を利用して形成される。本発明の一実施例によると、トンネル絶縁膜１０３は、熱酸化工程を通じて形成されたシリコン酸化物からなる。例えば、トンネル絶縁膜１０３は、基板１００の上面から約５０〜１００Å程度の薄い厚みに形成される。
本発明の他の実施例によると、基板２００上に予備トンネル絶縁膜を形成した後、前記予備トンネル絶縁膜を部分的にエッチングすることにより、図１１に示すように、中央部に、両側部である第１及び第２部分に対して上部に突出した構造を有するトンネル絶縁膜２０３を形成することができる。例えば、前記予備トンネル絶縁膜を、等方性エッチング工程を通じて部分的にエッチングすることができる。この場合、トンネル絶縁膜２０３の中央部下の基板２００には後続して共通ソース領域２７８が形成される。
トンネル絶縁膜１０３上には、第１導電膜１０６が形成される。第１導電膜１０６は、不純物がドーピングされたポリシリコンからなる。第１導電膜１０６は、化学気相蒸着工程、プラズマ増強化学気相蒸着工程（ＰＥＣＶＤ）又は低圧化学気相蒸着工程（ＬＰＣＶＤ）を利用して形成される。例えば、第１導電膜１０６は、トンネル絶縁膜１０３の上面から約１０００〜２０００Å程度の厚みに形成される。本発明の他の実施例によると、第１導電膜１０６は、金属又は金属窒化物を化学気相蒸着工程、原子層積層工程、又はスパッタリング工程でトンネル絶縁膜１０３上に蒸着して形成することができる。
図１３は、第１導電膜１０６上に第１マスク層１０９を形成する段階を説明するための断面図である。
図１３を参照すると、第１導電膜１０６上に第１マスク層１０９を形成する。第１マスク層１０９は、第１導電膜１０６に対してエッチング選択比を有する物質を使用して形成される。本発明の一実施例において、第１マスク層１０９は、シリコン酸窒化物のような酸窒化物を使用して形成される。第１マスク層１０９は化学気相蒸着工程、低圧化学気相蒸着工程、又はプラズマ増強化学気相蒸着工程を利用して形成される。例えば、第１マスク層１０９は、第１導電膜１０６の上面から約５００〜１５００Å程度の厚みに形成される。
図１４は、第１導電膜１０６上に第１マスクパターン１１２とスペーサ１１５を形成する段階を説明するための断面図である。
図１４を参照すると、フォトリソグラフィ工程を利用して第１マスク層１０９をエッチングすることにより、第１導電膜１０６上に第１マスクパターン１１２を形成する。第１マスクパターン１１２は、それぞれ第１及び第２トランジスタ１９０、１９３（図２３参照）の第１及び第２フローティングゲート１１８、１２１（図１５参照）を形成するためのエッチングマスクの役割を果たす。本発明の一実施例によると、第１マスクパターン１１２のドライエッチング工程を通じて形成される。
第１マスクパターン１１２を覆うように第１導電膜１０６上に第１絶縁膜（図示せず）を形成する。前記第１絶縁膜は、第１マスクパターン１１２及び第１導電膜１０６に対してエッチング選択比を有する物質を化学気相蒸着工程、低圧化学気相蒸着工程、又はプラズマ増強化学気相蒸着工程で蒸着して形成する。例えば、前記第１絶縁膜はシリコン窒化物等の窒化物を使用して形成される。前記第１絶縁膜は第１導電膜１０６及び第１マスクパターン１１２の上面から約５００〜１０００Å程度の厚みに形成される。
前記第１絶縁膜を部分的にエッチングして第１マスクパターン１１２の側壁上にそれぞれスペーサ１１５を形成する。このような第１マスクパターン１１２及びスペーサ１１５は後続して第１及び第２トランジスタ１９０、１９３の第１及び第２フローティングゲート１１８、１２１を形成する時、マスクパターンとして使用される。例えば、スペーサ１１５は異方性エッチング工程を利用して形成される。
図１５は、トンネル絶縁膜１０３上に第１及び第２フローティングゲート１１８、１２１を形成する段階を説明するための断面図である。
図１５を参照すると、第１マスクパターン１１２とスペーサ１１５をエッチングマスクとして利用して第１導電膜１０６をエッチングすることにより、トンネル絶縁膜１０３上に第１及び第２フローティングゲート１１８、１２１を形成する。本発明の一実施例において、第１及び第２フローティングゲート１１８、１２１は、ドライエッチング工程を利用して形成される。第１及び第２フローティングゲート１１８、１２１は、それぞれ約１０００〜２０００Å程度の実質的に同じ厚みに形成される。例えば、第１及び第２フローティングゲート１１８、１２１は、それぞれトンネル絶縁膜１０３の上面から約１５００Å程度の高さを有する。又、第１及び第２フローティングゲート１１８、１２１は実質的に同じ幅を有し、互いに所定の間隔に離隔される。
第１及び第２フローティングゲート１１８、１２１から第１マスクパターン１１２及びスペーサ１１５を除去する。本発明の実施例において、第１マスクパターン１１２とスペーサ１１５はリン酸溶液を含有するエッチング溶液を使用するウェットエッチング工程又はリン酸を含むエッチングガスを使用するドライエッチング工程を通じて除去される。
図１６は、トンネル絶縁膜１０３と第１及び第２フローティングゲート１１８、１２１上に下部酸化膜１２４、窒化膜１２７、及び上部酸化膜１３０を形成する段階を説明するための断面図である。
図１６を参照すると、第１及び第２フローティングゲート１１８、１２１を覆うようにトンネル絶縁膜１０３上に下部酸化膜１２４、窒化膜１２７、及び上部酸化膜１３０を順次に形成する。本発明の実施例において、下部酸化膜１２４は、中温酸化物（ＭＴＯ）を化学気相蒸着工程又は高密度プラズマ化学気相蒸着工程（ＨＤＰ−ＣＶＤ）工程で蒸着して形成される。下部酸化膜１２４は、第１及び第２フローティングゲート１１８、１２１の上面から約１０〜５０Å程度の厚みに形成される。例えば、下部酸化膜１２４は約３０Å程度の厚みに形成される。
窒化膜１２７は、シリコン窒化物を化学気相蒸着工程又はプラズマ増強化学気相蒸着工程で蒸着して形成される。窒化膜１２７は、下部酸化膜１２４の上面から約５０〜９０Å程度の厚みに形成される。例えば、窒化膜１２７は約７０Å程度の厚みに形成される。
上部酸化膜１３０は、中温酸化物を窒化膜１２７上に化学気相蒸着工程や高密度プラズマ化学気相蒸着工程で蒸着して形成される。上部酸化膜１３０は、窒化膜１２７の上面から約５０〜１５０Å程度の厚みに形成される。例えば、上部酸化膜１３０は約１００Å程度の厚みに形成される。従って、下部酸化膜１２４、窒化膜１２７、及び上部酸化膜１３０間の厚み比は約１：５：５〜５：９：１５（又は１〜５：５〜９：５〜１５）程度になる。
本発明の一実施例において、第１及び第２フローティングゲート１１８、１２１を覆う下部酸化膜１２４を形成した後、第１及び第２フローティングゲート１１８、１２１と下部酸化膜１２４の特性改善のために、窒素を含む雰囲気下で熱処理工程を追加的に行うことができる。例えば、前記熱処理工程を一酸化二窒素（Ｎ２Ｏ）を含む雰囲気下で約４００〜６００℃程度の温度で行うことができる。
図１７及び図１８は、第１及び第２ゲート絶縁構造物１５１、１５４を形成する段階を説明するための断面図である。例えば、図１７は、前記ＥＥＰＲＯＭ装置のビットラインと実質的に平行な方向に切断した断面図で、図１８は、前記ＥＥＰＲＯＭ装置のワードラインと実質的に平行な方向に切断した断面図である。
図１７及び図１８を参照すると、上部酸化膜１３０上に追加マスクパターン（図示せず）を形成した後、前記追加マスクパターンをエッチングマスクとして利用して上部酸化膜１３０、窒化膜１２７、下部酸化膜１２４を順次にエッチングすることにより、第１及び第２ゲート絶縁構造物１５１、１５４を形成する。本発明の一実施例において、前記追加マスクパターンはシリコン酸窒化物のような酸窒化物を使用して形成され、第１及び第２ゲート絶縁構造物１５１、１５４はドライエッチング工程を通じて形成される。本発明の他の実施例によると、第２酸化膜１３０上にフォトレジストパターン（図示せず）を形成した後、前記フォトレジストパターンをエッチングマスクとして利用するエッチング工程を通じて第１及び第２ゲート絶縁構造物１５１、１５４を形成することができる。
第１ゲート絶縁構造物１５１は、第１フローティングゲート１１８上に形成され、第２ゲート絶縁構造物１５４は、第２フローティングゲート１２１上に位置する。第１ゲート絶縁構造物１５１は、第１フローティングゲート１１８上に順次に形成された第１下部酸化膜パターン１３３、第１窒化膜パターン１３９、及び第１上部酸化膜パターン１４５を具備する。第２ゲート絶縁構造物１５４は、第２フローティングゲート１２１上に順次に形成された第２下部酸化膜パターン１３６、第２窒化膜パターン１４２、及び第２上部酸化膜パターン１４８を含む。本発明の実施例において、第１及び第２ゲート絶縁構造物１５１、１５４は実質的に同じ厚みと幅を有する。
図１９及び図２０は、トンネル絶縁膜１０３と第１及び第２ゲート絶縁構造物１５１、１５４上に第２導電膜１５７と第２マスク層１６０を形成する段階を説明するための断面図である。例えば、図１９は、前記ＥＥＰＲＯＭ装置のビットラインと実質的に平行な方向に切断した断面図で、図２０は、前記ＥＥＰＲＯＭ装置のワードラインと実質的に平行な方向に切断した断面図である。
図１９及び図２０を参照すると、第１及び第２ゲート絶縁構造物１５１、１５４を覆うようにトンネル絶縁膜１０３上に第２導電膜１５７を形成する。第２導電膜１５７は不純物でドーピングされたポリシリコン、金属、又は金属窒化物を使用して形成される。又、第２導電膜１５７は化学気相蒸着工程、低圧化学気相蒸着工程、プラズマ増強化学気相蒸着工程、原子層積層工程、スパッタリング工程等を利用して形成される。第２導電膜１５７は、第１及び第２ゲート絶縁構造物１５１、１５４の上面から約１０００〜２０００Å程度の厚みに形成される。例えば、第２導電膜１５７は、約１５００Å程度の厚みに形成される。又、第２導電膜１５７は、約５００〜７００℃程度の温度で形成される。例えば、第２導電膜１５７は約６２０℃程度の温度で形成される。
第２導電膜１５７上には第２マスク層１６０が形成される。第２マスク層１６０は、第２導電膜１５７に対してエッチング選択比を有する物質を使用して形成される。例えば、第２マスク層１６０は、シリコン酸窒化物等の酸窒化物を使用して形成される。又、第２マスク層１６０は、化学気相蒸着工程、プラズマ増強化学気相蒸着工程、又は低圧化学気相蒸着工程を利用して形成される。第２マスク層１６０は、第２導電膜１５７の上面から約６００〜１０００Å程度の厚みに形成される。例えば、第２マスク層１６０は、約８００Å程度の厚みに形成される。
図２１は、第１及び第２ゲート絶縁構造物１５１、１５４上に第２マスクパターン１６３と第１及び第２コントロールゲート１６６、１６９を形成する段階を説明するための断面図である。
図２１を参照すると、第２マスク層１６０をパターニングして第２導電膜１５７上に第２マスクパターン１６３を形成する。本発明の一実施例によると、第２マスクパターン１６３は、それぞれ第１マスクパターン１１２と実質的に同じ形状を有する。
第２マスクパターン１６０をエッチングマスクとして利用して第２導電膜１５７をエッチングすることにより、第１及び第２ゲート絶縁構造物１５１、１５４上にそれぞれ第１及び第２コントロールゲート１６６、１６９を形成する。本発明の一実施例において、第１及び第２コントロールゲート１６６、１６９は、ドライエッチング工程を利用して形成される。これによって、トンネル絶縁膜１０３上には第１及び第２ゲート構造物が形成される。前記第１ゲート構造物は、第１フローティングゲート１１８、第１ゲート絶縁構造物１５１及び第１コントロールゲート１６６を含み、前記第２ゲート絶縁構造物は第２フローティングゲート１２１、第２ゲート絶縁構造物１５４、及び第２コントロールゲート１６９を具備する。
図２２は、第１及び第２保護膜１７２、１７５と共通ソース領域１７８を形成する段階を説明するための断面図である。
図２２を参照すると、第１及び第２コントロールゲート１６６、１６９から第２マスクパターン１６３を除去した後、前記第１及び第２ゲート構造物に対して酸化工程を行う。これによって、前記第１及び第２ゲート構造物の側壁及び上面上に第１及び第２保護膜１７２、１７５が形成される。第１及び第２保護膜１７２、１７５はイオン注入工程を含む後続工程の間、前記第１及び第２ゲート構造物を保護する。具体的には、第１保護膜１７２は、第１フローティングゲート１１８の側壁、第１ゲート絶縁構造物１５１の側壁、第１コントロールゲート１６６の側壁及び第１コントロールゲート１６６の上面上に形成される。又、第２保護膜１７５は、第２フローティングゲート１２１の側壁、第２ゲート絶縁構造物１５４の側壁、第２コントロールゲート１６９の側壁、及び第２コントロールゲート１６９の上面上に形成される。第１及び第２保護膜１７２、１７５は、それぞれ第１及び第２コントロールゲート１６６、１６９の上面から約５０〜９０Å程度の厚みに形成される。例えば、第１及び第２保護膜１７２、１７５は、それぞれ約７０Å程度の厚みに形成される。
本発明の一実施例において、前記酸化工程は約８００〜９００℃程度の温度で行われる。例えば、第１及び第２保護膜１７２、１７５は約８５０℃程度の温度で形成される。
本発明の他の実施例によると、前記第１及び第２ゲート構造物の側壁上に第１及び第２保護膜１７２、１７５を形成することなく、共通ソース領域１７８を形成するためのイオン注入工程を進行することができる。
図２２を更に参照すると、前記第１及び第２ゲート構造物をマスクとして利用するイオン注入工程を通じて第１不純物を前記第１及び第２ゲート構造物間の基板１００に注入することにより、前記第１及び第２ゲート構造物間の基板１００に共通ソース領域１７８を形成する。共通ソース領域１７８はリンのようなＮ型不純物を使用して形成される。共通ソース領域１７８は、約３０〜４０ＫｅＶ程度のエネルギーで前記第１不純物を注入して形成される。例えば、共通ソース領域１７８は、約３５ＫｅＶ程度のエネルギーで基板１００にＮ型不純物を注入して形成される。又、共通ソース領域１７８は約１×１０１４〜９×１０１４ａｔｏｍｓ／ｃｍ２程度の相対的に低い第１不純物濃度を有する。例えば、共通ソース領域１７８は約２×１０１４ａｔｏｍｓ／ｃｍ２程度の第１不純物濃度で形成される。
図２３は、第１及び第２ドレイン領域１８１、１８４とゲートスペーサ１８７を形成する段階を説明するための断面図である。
図２３を参照すると、前記第１及び第２ゲート構造物にそれぞれ隣接する基板１００の第１及び第２部分に第２不純物をイオン注入工程で注入することにより、基板１００の第１部分に第１ドレイン領域１８１を形成する一方、基板１００の第２部分に第２ドレイン領域１８４を形成する。第１及び第２ドレイン領域１８１、１８４は、それぞれヒ素のようなＮ型不純物を約５０〜６０ＫｅＶ程度のエネルギーで注入して形成される。例えば、第１及び第２ドレイン領域１８１、１８４は、それぞれ基板１００の第１及び第２部分に前記第２不純物を約５５ＫｅＶ程度のエネルギーで注入して形成される。第１及び第２ドレイン領域１８１、１８４は、それぞれ１×１０１５〜９×１０１５ａｔｏｍｓ／ｃｍ２程度の相対的に高い第２及び第３不純物濃度を有する。即ち、第１ドレイン領域１８１の第２不純物濃度と第２ドレイン領域１８４の第３不純物濃度は実質的に同じである。例えば、第１及び第２ドレイン領域１８１、１８４は、それぞれ約６×１０１５ａｔｏｍｓ／ｃｍ２程度の相対的に高い第２及び第３不純物濃度を有する。これによって、基板１００上には実質的に同じ構造を有する第１及び第２トランジスタ１９０、１９３が形成される。第１トランジスタ１９０は、第１ドレイン領域１８１、共通ソース領域１７８、及び第１ゲート構造物を含み、第２トランジスタ１９３は第２ドレイン領域１８４、共通ソース領域１７８、及び第２ゲート構造物を具備する。本発明の実施例において、第１及び第２ドレイン領域１８１、１８４はそれぞれ第１及び第２ビットラインジャンクション領域に該当する。
第１及び第２ドレイン領域１８１、１８４を形成した後、前記第１及び第２ゲート構造物１９０、１９３から第１及び第２保護膜１７２、１７５を除去する。本発明の一実施例において、第１及び第２保護膜１７２、１７５は硫酸を含むエッチング溶液を使用する第１エッチング工程とフッ素を含むエッチング溶液を使用する第２エッチング工程を順次に行って除去される。例えば、前記第１エッチング工程は約５〜１５分間行われ、前記第２エッチング工程は約１〜１０分間行われる。第１及び第２保護膜１７２、１７５が除去されると、前記第１及び第２ゲート構造物の側壁が露出される。
図２３を更に参照すると、露出された第１及び第２ゲート構造物１９０、１９３を覆うようにトンネル絶縁膜１０３上に第２絶縁膜を形成する。前記第２絶縁膜はシリコン窒化物のような窒化物を使用して形成される。
前記第２絶縁膜を部分的にエッチングすることにより、前記第１及び第２ゲート構造物１９０、１９３の側壁上にゲートスペーサ１８７を形成する。例えば、ゲートスペーサ１８７は異方性エッチング工程を通じて形成される。本発明の他の実施例において、前記第１及び第２ゲート構造物１９０、１９３の側壁上にゲートスペーサ１８７を形成する工程を省略することができる。又、本発明の更に他の実施例によると、前記第１及び第２ゲート構造物１９０、１９３の側壁上にゲートスペーサ１８７を形成した後、基板１００の第１及び第２部分にそれぞれ第１及び第２ドレイン領域１８１、１８４を形成することができる。
前述したように、本発明によると、実質的に同じ構造を有しながら信号の印加によってＥＥＰＲＯＭ装置のメモリトランジスタ及び選択トランジスタの機能を互いに交互に行うことができる第１及び第２トランジスタを具備するＥＥＰＲＯＭ装置を具現することができる。従って、複雑な製造工程を要求することなく、単純化された構造を有するＥＥＰＲＯＭ装置を製造することができ、このようなＥＥＰＲＯＭ装置の製造費用と時間を節減することができ、ＥＥＰＲＯＭ装置の信頼性を向上させることができる。又、本発明によるＥＥＰＲＯＭ装置のメモリセルは実質的に同じ構造を有する一対のトランジスタを具備するので、ＥＥＰＲＯＭ装置の単位メモリセルが占める面積を大幅に減少させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
従来のＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 従来のＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 従来のＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 従来のＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 従来のＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 従来のＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 従来のＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の断面図である。 本発明によるＥＥＰＲＯＭ装置のプログラミング動作及び消去動作を説明するための断面図である。 本発明によるＥＥＰＲＯＭ装置のプログラミング動作及び消去動作を説明するための断面図である。 本発明の他の実施例によるＥＥＰＲＯＭ装置の断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。 本発明の実施例によるＥＥＰＲＯＭ装置の製造方法を説明するための断面図である。
符号の説明
１００、２００ 基板
１０３、２０３ トンネル絶縁膜
１０６ 第１導電膜
１０９ 第１マスク層
１１２ 第１マスクパターン
１１５ スペーサ
１１８、２１８ 第１フローティングゲート
１２１、２２１ 第２フローティングゲート
１２４ 下部酸化膜
１２７ 窒化膜
１３０ 上部酸化膜
１３３、２３３ 第１下部酸化膜パターン
１３６、２３６ 第２下部酸化膜パターン
１３９、２３９ 第１窒化膜パターン
１４２、２４２ 第２窒化膜パターン
１４５、２４５ 第１上部酸化膜パターン
１４８、２４８ 第２上部酸化膜パターン
１５１、２５１ 第１ゲート絶縁構造物
１５４、２５４ 第２ゲート絶縁構造物
１５７ 第２導電膜
１６０ 第２マスク層
１６３ 第２マスクパターン
１６６、２６６ 第１コントロールゲート
１６９、２６９ 第２コントロールゲート
１７２ 第１保護膜
１７５ 第２保護膜
１７８、２７８ 共通ソース領域
１８１、２８１ 第１ドレイン領域
１８４、２８４ 第２ドレイン領域
１９０、２９０ 第１トランジスタ
１９３、２９３ 第２トランジスタ

Claims (24)

  1. 基板と、
    前記基板上に形成された第１及び第２トランジスタを含む一対のトランジスタを含み、前記第１及び第２トランジスタは信号の印加によってメモリトランジスタと選択トランジスタの機能を互いに交互に行い、実質的に同じ構造を有することを特徴とするＥＥＰＲＯＭ装置。
  2. 前記第１トランジスタは、
    前記基板上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された第１ゲート構造物と、
    前記第１ゲート構造物に隣接する前記基板の第１部分に形成された第１ドレイン領域と、
    前記第１トランジスタと前記第２トランジスタとの間の前記基板に形成された共通ソース領域と、を含み、
    前記第２トランジスタは、
    前記基板上に形成された前記トンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された第２ゲート構造物と、
    前記第２ゲート構造物に隣接する前記基板の第２部分に形成された第２ドレイン領域と、
    前記共通ソース領域と、を含むことを特徴とする請求項１記載のＥＥＰＲＯＭ装置。
  3. 前記第１及び第２ドレイン領域に電気的に連結されるビットラインを更に含むことを特徴とする請求項２記載のＥＥＰＲＯＭ装置。
  4. 前記共通ソース領域は第１不純物濃度を有し、前記第１及び第２ドレイン領域はそれぞれ前記第１不純物濃度より高い第２及び第３不純物濃度を有することを特徴とする請求項２記載のＥＥＰＲＯＭ装置。
  5. 前記基板は第１導電型を有し、前記共通ソース領域と前記第１及び第２ドレイン領域はそれぞれ第２導電型を有することを特徴とする請求項２記載のＥＥＰＲＯＭ装置。
  6. 前記第１導電型はＰ型で、前記第２導電型はＮ型であることを特徴とする請求項５記載のＥＥＰＲＯＭ装置。
  7. 前記第１ゲート構造物は、
    前記トンネル絶縁膜上に形成された第１フローティングゲートと、
    前記第１フローティングゲート上に形成された第１ゲート絶縁構造物と、
    前記第１ゲート絶縁構造物上に形成された第１コントロールゲートと、を含み、
    前記第２ゲート構造物は、
    前記トンネル絶縁膜上に形成された第２フローティングゲートと、
    前記第２フローティングゲート上に形成された第２ゲート絶縁構造物と、
    前記第２ゲート絶縁構造物上に形成された第２コントロールゲートと、を含むことを特徴とする請求項２記載のＥＥＰＲＯＭ装置。
  8. 前記第１ゲート絶縁構造物は、第１下部酸化膜パターン、第１窒化膜パターン、及び第１上部酸化膜パターンを含み、前記第２ゲート絶縁構造物は第２下部酸化膜パターン、第２窒化膜パターン、及び第２上部酸化膜パターンを含むことを特徴とする請求項７記載のＥＥＰＲＯＭ装置。
  9. 前記第１及び第２下部酸化膜パターンと前記第１及び第２上部酸化膜パターンは中温酸化物を含み、前記第１及び第２窒化膜パターンはシリコン窒化物を含むことを特徴とする請求項８記載のＥＥＰＲＯＭ装置。
  10. 前記トンネル絶縁膜は、前記共通ソース領域上に位置して前記基板から上方に突出した中央部、前記中央部の一側に形成された第１部分及び前記中央部の他側に形成された第２部分を含むことを特徴とする請求項２記載のＥＥＰＲＯＭ装置。
  11. 前記第１ゲート構造物の第１部分は、前記トンネル絶縁膜の第１部分上に位置し、前記第１ゲート構造物の第１部分の反対側である第２部分は前記トンネル絶縁膜の中央部上に位置し、前記第２ゲート構造物の第１部分は前記トンネル絶縁膜の第２部分上に位置し、前記第２ゲート構造物の第１部分と反対側である第２部分は前記トンネル絶縁膜の中央部上に位置することを特徴とする請求項１０記載のＥＥＰＲＯＭ装置。
  12. 前記第１及び第２トランジスタの側壁上に形成されたゲートスペーサを更に含むことを特徴とする請求項１記載のＥＥＰＲＯＭ装置。
  13. 基板上にトンネル絶縁膜を形成する段階と、
    前記トンネル絶縁膜上に互いに離隔して、実質的に同じ構造を有する第１及び第２ゲート構造物を形成する段階と、
    前記第１及び第２ゲート構造物間の前記基板に共通ソース領域を形成する段階と、
    前記第１ゲート構造物に隣接する前記基板の第１部分に第１ドレイン領域を形成する段階と、
    前記第２ゲート構造物に隣接する前記基板の第２部分に第２ドレイン領域を形成する段階と、を含むことを特徴とするＥＥＰＲＯＭ装置の製造方法。
  14. 前記トンネル絶縁膜を形成する段階は、
    前記基板上に予備トンネル絶縁膜を形成する段階と、
    前記予備トンネル絶縁膜を部分的にエッチングして前記共通ソース領域上で前記基板上に突出した中央部を有する前記トンネル絶縁膜を形成する段階と、を更に含むことを特徴とする請求項１３記載のＥＥＰＲＯＭ装置の製造方法。
  15. 前記第１及び第２ゲート構造物を形成する段階は、
    前記トンネル絶縁膜上に互いに離隔する第１及び第２フローティングゲートを形成する段階と、
    前記第１及び第２フローティングゲート上にそれぞれ第１及び第２ゲート絶縁構造物を形成する段階と、
    前記第１及び第２ゲート絶縁構造物上にそれぞれ第１及び第２コントロールゲートを形成する段階と、を更に含むことを特徴とする請求項１３記載のＥＥＰＲＯＭ装置の製造方法。
  16. 前記第１及び第２フローティングゲートを形成する段階は、
    前記トンネル絶縁膜上に第１導電膜を形成する段階と、
    前記第１導電膜上に第１マスクパターンを形成する段階と、
    前記第１マスクパターンをエッチングマスクとして利用して前記第１導電膜をエッチングする段階と、を更に含むことを特徴とする請求項１５記載のＥＥＰＲＯＭ装置の製造方法。
  17. 前記第１及び第２フローティングゲートを形成する段階は、前記第１マスクパターンの側壁上にスペーサを形成する段階を更に含むことを特徴とする請求項１６記載のＥＥＰＲＯＭ装置の製造方法。
  18. 前記第１及び第２ゲート絶縁構造物を形成する段階は、
    前記第１及び第２フローティングゲートと前記基板上に下部酸化膜を形成する段階と、
    前記下部酸化膜上に窒化膜を形成する段階と、
    前記窒化膜上に上部酸化膜を形成する段階と、
    前記上部酸化膜、前記窒化膜、及び前記下部酸化膜をパターニングして、前記第１フローティングゲート上に第１下部酸化膜パターン、第１窒化膜パターン、及び第１上部酸化膜パターンを含む前記第１ゲート絶縁構造物を形成して、前記第２フローティングゲート上に第２下部酸化膜パターン、第２窒化膜パターン、及び第２上部酸化膜パターンを含む前記第２ゲート絶縁構造物を形成する段階と、を更に含むことを特徴とする請求項１５記載のＥＥＰＲＯＭ装置の製造方法。
  19. 前記第１及び第２コントロールゲートを形成する段階は、
    前記トンネル絶縁膜と前記第１及び第２ゲート絶縁構造物上に第２導電膜を形成する段階と、
    前記第２導電膜上に第２マスクパターンを形成する段階と、
    前記第２マスクパターンをエッチングマスクとして利用して前記第２導電膜をエッチングする段階と、を更に含むことを特徴とする請求項１５記載のＥＥＰＲＯＭ装置の製造方法。
  20. 前記第１及び第２ゲート構造物の側壁等上にそれぞれゲートスペーサを形成する段階を更に含むことを特徴とする請求項１５記載のＥＥＰＲＯＭ装置の製造方法。
  21. 前記第１及び第２ドレイン領域を形成する段階は、前記ゲートスペーサを形成する段階後に行われることを特徴とする請求項２０記載のＥＥＰＲＯＭ装置の製造方法。
  22. 前記共通ソース領域を形成する前に、前記第１及び第２ゲート構造物の側壁及び上面上に第１及び第２保護膜を形成する段階を更に含むことを特徴とする請求項１３記載のＥＥＰＲＯＭ装置の製造方法。
  23. 前記第１及び第２保護膜は、酸化工程で形成されることを特徴とする請求項２２記載のＥＥＰＲＯＭ装置の製造方法。
  24. 前記共通ソース領域を形成した後、前記第１及び第２保護膜を除去する段階を更に含むことを特徴とする請求項２２記載のＥＥＰＲＯＭ装置の製造方法。
JP2007226188A 2006-09-05 2007-08-31 Ｅｅｐｒｏｍ装置及びその製造方法 Pending JP2008066725A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085025A KR100852236B1 (ko) 2006-09-05 2006-09-05 이이피롬 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2008066725A true JP2008066725A (ja) 2008-03-21

Family

ID=39150281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007226188A Pending JP2008066725A (ja) 2006-09-05 2007-08-31 Ｅｅｐｒｏｍ装置及びその製造方法

Country Status (4)

Country Link
US (1) US8097913B2 (ja)
JP (1) JP2008066725A (ja)
KR (1) KR100852236B1 (ja)
TW (1) TW200814306A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101736246B1 (ko) 2010-09-14 2017-05-17 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조방법
US9412598B2 (en) * 2010-12-20 2016-08-09 Cypress Semiconductor Corporation Edge rounded field effect transistors and methods of manufacturing
KR101751047B1 (ko) 2011-01-18 2017-07-03 삼성전자 주식회사 반도체 소자 및 그 제조 방법
CN111341776B (zh) * 2020-03-18 2023-11-14 上海华虹宏力半导体制造有限公司 存储器及其形成方法、存储器单元阵列及其驱动方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284155A (ja) * 1998-03-30 1999-10-15 Toshiba Corp 不揮発性半導体メモリ
JP2000068482A (ja) * 1998-08-18 2000-03-03 Toshiba Corp 不揮発性半導体メモリ
JP2000188346A (ja) * 1998-12-17 2000-07-04 Samsung Electronics Co Ltd 酸化膜／窒化膜／酸化膜誘電層の形成方法
JP2001168306A (ja) * 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2003133443A (ja) * 2001-10-30 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003289115A (ja) * 2002-01-04 2003-10-10 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2005116970A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990033310A (ko) 1997-10-24 1999-05-15 양재신 백패널 로워의 씨일링 구조
JP3378879B2 (ja) * 1997-12-10 2003-02-17 松下電器産業株式会社 不揮発性半導体記憶装置及びその駆動方法
JP2000068484A (ja) * 1998-08-19 2000-03-03 Nec Corp 不揮発性半導体記憶装置及びその製造方法並びに不揮発 性半導体記憶装置を内蔵したマイクロコンピュータ及び その製造方法
JP2000269361A (ja) * 1999-03-15 2000-09-29 Nec Corp 不揮発性半導体記憶装置およびその製造方法
EP1163699A1 (en) * 1999-12-21 2001-12-19 Koninklijke Philips Electronics N.V. Virtual-ground, split-gate flash memory cell arrangements
US6654283B1 (en) * 2001-12-11 2003-11-25 Advanced Micro Devices Inc. Flash memory array architecture and method of programming, erasing and reading thereof
JP2004310842A (ja) 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の駆動方法および不揮発性半導体記憶装置
US7098106B2 (en) 2004-07-01 2006-08-29 Atmel Corporation Method of making mirror image memory cell transistor pairs featuring poly floating spacers
KR100564629B1 (ko) * 2004-07-06 2006-03-28 삼성전자주식회사 이이피롬 소자 및 그 제조 방법
KR100655283B1 (ko) * 2004-10-13 2006-12-11 삼성전자주식회사 이이피롬 장치 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284155A (ja) * 1998-03-30 1999-10-15 Toshiba Corp 不揮発性半導体メモリ
JP2000068482A (ja) * 1998-08-18 2000-03-03 Toshiba Corp 不揮発性半導体メモリ
JP2000188346A (ja) * 1998-12-17 2000-07-04 Samsung Electronics Co Ltd 酸化膜／窒化膜／酸化膜誘電層の形成方法
JP2001168306A (ja) * 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2003133443A (ja) * 2001-10-30 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003289115A (ja) * 2002-01-04 2003-10-10 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2005116970A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
TW200814306A (en) 2008-03-16
KR20080021885A (ko) 2008-03-10
KR100852236B1 (ko) 2008-08-13
US20080054345A1 (en) 2008-03-06
US8097913B2 (en) 2012-01-17

Similar Documents

Publication Publication Date Title
JP4850174B2 (ja) 半導体装置及びその製造方法
KR100669864B1 (ko) 불휘발성 메모리 장치의 제조 방법
JP2009212218A (ja) 半導体記憶装置及びその製造方法
CN107305892B (zh) 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
JP5425378B2 (ja) 半導体装置の製造方法
JP5454543B2 (ja) 半導体装置の製造方法
TW202018917A (zh) 非揮發性記憶體及其製造方法
JP2006222203A (ja) 半導体装置およびその製造方法
JP2008066725A (ja) Ｅｅｐｒｏｍ装置及びその製造方法
US11991878B2 (en) Semiconductor device including nonvolatile memory device and logic device and manufacturing method of semiconductor device including nonvolatile memory device and logic device
JP5365054B2 (ja) 半導体装置の製造方法
KR100567757B1 (ko) 반도체 소자의 제조 방법
JP2009049208A (ja) 半導体装置およびその製造方法
JP6178129B2 (ja) 半導体装置の製造方法
CN104952804A (zh) 一种制作嵌入式闪存的方法
JP5789654B2 (ja) 半導体装置およびその製造方法
JP2013149647A (ja) 半導体不揮発性記憶装置の製造方法および半導体不揮発性記憶装置
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2005277190A (ja) 半導体記憶装置及びその製造方法
US7144774B1 (en) Method of fabricating non-volatile memory
JP5794269B2 (ja) 半導体装置
JP5691412B2 (ja) 半導体装置及びその製造方法
JP4509653B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2000269363A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP2010034291A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910