CN111341776B - 存储器及其形成方法、存储器单元阵列及其驱动方法 - Google Patents

存储器及其形成方法、存储器单元阵列及其驱动方法 Download PDF

Info

Publication number
CN111341776B
CN111341776B CN202010192701.5A CN202010192701A CN111341776B CN 111341776 B CN111341776 B CN 111341776B CN 202010192701 A CN202010192701 A CN 202010192701A CN 111341776 B CN111341776 B CN 111341776B
Authority
CN
China
Prior art keywords
memory
memory cell
storage
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010192701.5A
Other languages
English (en)
Other versions
CN111341776A (zh
Inventor
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010192701.5A priority Critical patent/CN111341776B/zh
Priority to US16/909,619 priority patent/US11600627B2/en
Publication of CN111341776A publication Critical patent/CN111341776A/zh
Application granted granted Critical
Publication of CN111341776B publication Critical patent/CN111341776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

一种存储器及其形成方法、存储器单元阵列及其驱动方法，其中存储器包括：基底，所述基底包括相邻且分离的第一存储区和第二存储区；位于所述第一存储区和第二存储区之间基底内的源区；位于所述第一存储区和第二存储区两侧的基底内的第一漏区和第二漏区；位于所述第一存储区上的第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅；位于所述第二存储区上的第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅。所述存储器的性能得到提升。

Description

存储器及其形成方法、存储器单元阵列及其驱动方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种存储器及其形成方法、存储器单元阵列及其驱动方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中，存储器是数字电路中的一个重要类型。而在存储器中，近年来快闪存储器(Flash Memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储信息，且具有集成度高、存储速度快、易于擦除和重写等优点，因此，在微机、自动化控制等多项领域得到了广泛的应用。
快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和位于浮栅的上方的控制栅。叠栅快闪存储器存在过擦除的问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线。分栅快闪存储器能有效的避免过擦除效应。
然而，现有的分栅快闪存储器的性能较差。
发明内容
本发明解决的技术问题是提供一种存储器及其形成方法、存储器单元阵列及其驱动方法，以提高存储器的性能。
为解决上述技术问题，本发明实施例提供一种存储器，包括：基底，所述基底包括相邻且分离的第一存储区和第二存储区；位于所述第一存储区和第二存储区之间基底内的源区；位于所述第一存储区和第二存储区两侧的基底内的第一漏区和第二漏区；位于所述第一存储区上的第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅；位于所述第二存储区上的第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅。
可选的，还包括：位于源区上、以及第一存储结构和第二存储结构之间的源线，且所述源线和源区电连接。
可选的，还包括：位于所述第一漏区上的第一插塞，且所述第一插塞与所述第一漏区电连接；位于所述第二漏区上的第二插塞，且所述第二插塞与所述第二漏区电连接。
可选的，所述第一存储单元靠近第一漏区；所述第二存储单元靠近源区。
可选的，所述第三存储单元靠近第二漏区；所述第四存储单元靠近源区。
可选的，所述第一存储单元包括：位于第一存储区部分表面的第一浮栅极结构、以及位于所述第一浮栅极结构表面的第一控制栅结构；所述第二存储单元包括：位于第一存储区部分表面的第二浮栅极结构、以及位于所述第二浮栅极结构表面的第二控制栅结构。
可选的，所述第三存储单元包括：位于第二存储区部分表面的第三浮栅极结构、以及位于所述第三浮栅极结构表面的第三控制栅结构；所述第四存储单元包括：位于第二存储区部分表面的第四浮栅极结构、以及位于所述第四浮栅极结构表面的第四控制栅结构。
可选的，所述第一存储结构还包括：分别位于第一控制栅结构顶部表面和第二控制栅结构顶部表面的第一侧墙；所述第二存储结构还包括：分别位于第三控制栅结构顶部表面和第四控制栅结构顶部表面的第二侧墙。
可选的，所述第一存储结构还包括：分别位于第一存储单元和第一侧墙邻近第一漏区一侧的侧壁表面的第三侧墙；所述第二存储结构还包括：分别位于第三存储单元和第二侧墙邻近第二漏区一侧的侧壁表面的第四侧墙。
可选的，还包括：位于所述源线两侧侧壁表面的第五侧墙，所述第五侧墙分别位于源线与第二存储单元、以及源线与第四存储单元之间。
相应的，本发明技术方案还提供一种存储器的形成方法，包括：提供基底，所述基底包括相邻且分离的第一存储区和第二存储区；在所述第一存储区上形成第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅；在所述第二存储区上形成第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅；形成所述第一存储结构和第二存储结构之后，在所述第一存储区和第二存储区之间的基底内形成源区；形成所述源区之后，在所述第一存储区和第二存储区两侧的基底内形成第一漏区和第二漏区。
可选的，所述第一存储结构和第二存储结构在同一过程中形成。
可选的，所述第一存储结构的形成方法还包括：在所述第一存储单元顶部表面和第二存储单元顶部表面形成第一侧墙；所述第二存储结构的形成方法还包括：在所述第三存储单元顶部表面和第四存储单元顶部表面形成第二侧墙。
可选的，所述第一存储单元、第二存储单元、第三存储单元、第四存储单元、第一字线栅以及第二字线栅的形成方法包括：在所述第一存储区和第二存储区表面形成存储单元材料膜；在所述存储单元材料膜表面形成掩膜层，所述掩膜层内具有位于第一存储区上的第一凹槽、以及位于第二存储区上的第二凹槽；在所述第一凹槽侧壁表面形成第一侧墙，在所述第二凹槽侧壁表面形成第二侧墙，且所述第一侧墙和第二侧墙位于所述存储单元材料膜表面；以所述掩膜层和第一侧墙、以及第二侧墙为掩膜，刻蚀所述存储单元材料膜，在所述存储单元材料膜内形成第一开口结构和第二开口结构，在所述第一存储区上形成第一存储单元和第二存储单元，在所述第二存储区上形成第三存储单元以及第四存储单元，且所述第一开口结构位于所述第一存储单元和第二存储单元之间，所述第二开口结构位于所述第三存储单元和第四存储单元之间；在所述第一开口结构内形成第一字线栅，在所述第二开口结构内形成第二字线栅。
可选的，所述存储单元材料膜还位于所述源区上，所述掩膜层覆盖所述源区上的存储单元材料膜；以所述掩膜层和第一侧墙、以及第二侧墙为掩膜，刻蚀所述存储单元材料膜之后，还包括：在所述源区上形成牺牲存储单元，且所述牺牲存储单元位于第二存储单元和第四存储单元之间。
可选的，所述存储单元材料膜包括：浮栅介质膜；位于所述浮栅介质膜表面的浮栅电极膜；位于所述浮栅电极膜表面的控制栅介质膜；位于所述控制栅介质膜表面的控制栅电极膜；以所述掩膜层和第一侧墙、以及第二侧墙为掩膜，刻蚀所述存储单元材料膜，在所述第一存储区上形成第一浮栅极结构和第二浮栅极结构、位于第一浮栅极结构表面的第一控制栅结构、以及位于第二浮栅极结构表面的第二控制栅结构；在所述第二存储区上形成第三浮栅极结构和第四浮栅极结构、位于第三浮栅极结构表面的第三控制栅极结构、以及位于第四浮栅极结构表面的第四控制栅结构。
可选的，所述第一存储单元包括：位于第一存储区表面的第一浮栅极结构、以及位于第一浮栅极结构表面的第一控制栅结构；所述第二存储单元包括：位于第一存储区表面的第二浮栅极结构、以及位于第二浮栅极结构表面的第二控制栅结构；所述第三存储单元包括：位于第二存储区表面的第三浮栅极结构、以及位于第三浮栅极结构表面的第三控制栅结构；所述第四存储单元包括：位于第二存储区表面的第四浮栅极结构、以及位于第四浮栅极结构表面的第四控制栅结构。
可选的，所述源区的形成方法包括：去除所述牺牲存储单元，直至暴露出基底表面，形成第三开口结构，且所述第三开口结构暴露出第一侧墙、第二侧墙、第二存储单元以及第四存储单元侧壁表面；对所述第一存储区和第二存储区之间的基底进行离子掺杂，形成所述源区。
可选的，还包括：形成源区之后，形成第一漏区和第二漏区之前，在所述第三开口结构内形成源线，所述源线位于所述第一存储结构和第二存储结构之间。
可选的，还包括：形成所述第三开口结构之后，形成所述源区之前，在所述第三开口结构侧壁表面形成第五侧墙。
可选的，还包括：形成所述第一漏区之后，在所述第一漏区上形成第一插塞，且所述第一插塞与所述第一漏区电连接；形成所述第二漏区之后，在所述第二漏区上形成第二插塞，且所述第二插塞与所述第二漏区电连接。
可选的，所述存储单元材料膜还位于第一存储区和第二存储区两侧的基底表面；所述第一漏区和第二漏区的形成方法包括：去除所述第一存储区和第二存储区两侧的基底上的存储单元材料膜和掩膜层，暴露出基底表面；对所述基底进行离子掺杂，在所述第一存储区和第二存储区两侧的基底内形成所述第一漏区和第二漏区。
可选的，所述第一存储单元包括：位于第一存储区部分表面的第一浮栅极结构、以及位于所述第一浮栅极结构表面的第一控制栅结构；所述第二存储单元包括：位于第一存储区部分表面的第二浮栅极结构、以及位于所述第二浮栅极结构表面的第二控制栅结构；所述第三存储单元包括：位于第二存储区部分表面的第三浮栅极结构、以及位于所述第三浮栅极结构表面的第三控制栅结构；所述第四存储单元包括：位于第二存储区部分表面的第四浮栅极结构、以及位于所述第四浮栅极结构表面的第四控制栅结构。
本发明技术方案还提供一种存储器单元阵列，包括：基底，所述基底包括：若干沿第二方向平行排列且分立的有源区、以及包围所述有源区的隔离结构，所述有源区沿第一方向延伸，在第一方向上每个所述有源区包括若干存储器单元区，且每个存储器单元区包括相邻且分离的第一存储区和第二存储区；若干第一漏区和第二漏区，且每个第一漏区和每个第二漏区分别位于所述第一存储区和第二存储区两侧的基底内；若干源区，每个源区位于第一存储区和第二存储区之间的基底内；若干第一存储结构，每个第一存储结构位于每个第一存储区上，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅；若干第二存储结构，每个第二存储结构位于每个第二存储区上，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅；若干沿第一方向平行排列的源线，每个所述源线与每个源区电连接；若干沿第二方向平行排列的位线，每个位线与同一列的所述第一漏区和第二漏区电连接。
可选的，还包括：若干沿第一方向平行排列的第一控制线，每个所述第一控制线与同一行的第一存储单元电连接；若干沿第一方向平行排列的第二控制线，每个所述第二控制线与同一行的第二存储单元电连接；若干沿第一方向平行排列的第三控制线，每个所述第三控制线与同一行的第三存储单元电连接；若干沿第一方向平行排列的第四控制线，每个所述第四控制线与同一行的第四存储单元电连接；若干沿第一方向平行排列的第一字线，每个第一字线与同一行的第一字线栅电连接；若干沿第一方向平行排列的第二字线，每个第二字线与同一行的第二字线栅电连接。
可选的，沿第一方向上，相邻存储器单元共用第一漏区或者第二漏区。
相应的，本发明技术方案还提供一种存储器单元阵列的驱动方法，包括：提供上述任一项所述的存储器单元阵列；确定待操作的存储器单元；对与所述存储器单元的源区连接的源线施加第一电压；对与所述存储器单元的第一漏区和第二漏区连接的位线施加第二电压。
可选的，还包括：对与所述存储器单元的第一字线栅连接的第一字线施加第三电压；对与所述存储器单元的第一存储单元连接的第一控制线施加第四电压；对与所述存储器单元的第二存储单元连接的第二控制线施加第五电压。
可选的，当进行读取操作时，所述述第一电压小于第二电压，所述第四电压和第五电压不相同，所述第三电压小于或者等于第四电压，所述第三电压小于或者等于第五电压。
可选的，当进行写入操作时，所述第一电压和第二电压不同，所述第四电压和第五电压不相同，所述第三电压小于第四电压和第五电压。
可选的，当进行擦除操作时，所述第一电压和第二电压相同，所述第四电压和第五电压相同，所述第三电压大于第一电压和第二电压，所述第四电压和第五电压小于第一电压和第二电压。
可选的，还包括：将与所述存储器单元的所述第二字线栅连接的第二字线接地；将与所述存储器单元的第三存储单元连接的第三控制线接地；将与所述存储器单元的第四存储单元连接的第四控制线接地。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的存储器中，由于所述基底包括相邻且分离的第一存储区和第二存储区，源区位于第一存储区和第二存储区之间的基底内，第一漏区和第二漏区位于第一存储结构和第二存储结构的两侧的基底内，使得源区和第一漏区、以及第一存储结构形成一对存储单元，同时源区和第二漏区、以及第二存储结构形成一对存储单元，这样，一方面，两对存储单元共用源区，有利于缩小两对存储单元之间的距离，从而有利于提高存储器的密度；另一方面，有利于通过一个位线共同引出第一漏区和第二漏区，一个源线引出源区，能够通过存储器单元阵列的合理布局，满足一个有源区周期的尺寸，仅需要一个金属线周期的尺寸，从而提高存储器单元阵列的密度。
本发明技术方案提供的存储器单元阵列中，由于在第一方向上每个所述有源区包括若干存储器单元区，且每个存储器单元区包括相邻且分离的第一存储区和第二存储区，每个源区位于第一存储区和第二存储区之间的基底内，每个第一漏区和每个第二漏区分别位于所述第一存储区和第二存储区两侧的基底内，使得源区和第一漏区、以及第一存储结构形成一对存储单元，同时源区和第二漏区、以及第二存储结构形成一对存储单元，这样，一方面，两对存储单元共用源区，有利于缩小两对存储单元之间的距离，从而有利于提高存储器单元阵列的密度；另一方面，通过一个位线共同引出第一漏区和第二漏区，一个源线引出源区，且所述位线和所述源线垂直，通过在两个方向上布局金属线，有效利用进行合理布局，使得所述存储器单元阵列能够满足一个有源区周期的尺寸下，仅需要一个金属线周期的尺寸，从而提高存储器单元阵列的密度。
附图说明
图1是一种存储器单元阵列的示意图；
图2是一种快闪存储器的剖面示意图；
图3至图17是本发明一实施例中的存储器形成方法的各步骤的剖面示意图；
图18是本发明一实施例中的存储器单元阵列的示意图。
具体实施方式
正如背景技术所述，快闪存储器的性能较差。
以下结合附图说明产生问题的原因。
图1是一种存储器单元阵列的示意图。
一种存储器单元阵列，请参考图1，包括：半导体衬底100，所述半导体衬底100包括：若干沿第二方向Y平行排列且分立的有源区110、以及包围所述有源区110的隔离结构(图中未示出)，所述有源区110沿第一方向X延伸，在第一方向X上每个所述有源区110包括若干存储单元区，每个存储单元区包括：存储区A和位于所述存储区A两侧的源极区B和漏极区C；若干源区，且一个所述源极区B内具有一个源区；若干漏区(图中未示出)，且一个所述漏极区B内具有一个漏区；若干平行排列的第一位线131和第二位线132，所述第一位线131和第二位线132分别位于相邻有源区110上，所述第一位线131与同一列上的源区电连接，所述第二位线132与同一列上的源区电连接，且所述第一位线131沿第一方向X延伸，所述第二位线132沿第一方向X延伸；若干平行排列的第三位线133，所述第三字线133位于相邻的第一位线131和第二位线132之间，且所述第三位线133与相邻的两个漏区电连接，且所述第三位线133沿第一方X向延伸。
图2是一种快闪存储器的剖面示意图，且图2为图1沿X-X1切线方向上的剖面示意图。
一种快闪存储器，请参考图2，包括：半导体衬底100，所述半导体衬底100包括：存储区A和位于所述存储区A两侧的源极区B和漏极区C，所述源极区B和漏极区C分别和所述存储区A邻接；位于所述存储区A上的第一存储单元141、第二存储单元142、以及位于所述第一存储单元141和第二存储单元142之间的字线栅143；位于所述源极区B内的源区151；位于所述漏极区C内的漏区152；位于所述源区151上的第一插塞161，且所述第一插塞161和所述源区151电连接；位于所述漏区152上的第二插塞162，且所述第二插塞162和所述漏区152电连接。
上述存储器单元阵列中，沿第二方向Y上相邻的存储器单元中，需要第一位线131和第二位线132分别与两个存储器单元中的源区151电连接，需要第三位线133共同与两个存储器单元中的漏区152电连接。由此可见，目前每2个相邻有源区，需要3根金属线，即，第一位线131、第二位线132以及第三位线133将两个存储器单元引出，因此，1个有源区周期的尺寸需要1.5个金属线周期的尺寸。由于金属线周期的尺寸受到现有光刻极限的限制，不能再缩小金属线周期的尺寸，进而导致1个有源区周期的尺寸也不能再缩小，因此，不利于降低存储器单元阵列的密度。
为解决所述技术问题，本发明实施例提供一种存储器的形成方法，包括：提供基底，所述基底包括相邻且分离的第一存储区和第二存储区；在所述第一存储区上形成第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅；在所述第二存储区上形成第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅；形成所述第一存储结构和第二存储结构之后，在所述第一存储区和第二存储区之间的基底内形成源区；形成所述源区之后，在所述第一存储区和第二存储区两侧的基底内形成第一漏区和第二漏区。所述方法形成的存储器，能够缩小两对存储单元之间的距离，从而提高存储器的密度，同时有利于存储器单元阵列的合理布局，从而提高存储器单元阵列的密度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图17是本发明一实施例中的存储器形成方法的各步骤的剖面示意图。
请参考图3，提供基底200，所述基底200包括相邻且分离的第一存储区I和第二存储区II。
在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
接着，在所述第一存储区I上形成第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅；在所述第二存储区II上形成第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅。
在本实施例中，所述第一存储结构和第二存储结构在同一过程中形成。
在本实施例中，所述第一存储结构的形成方法还包括：在所述第一存储单元顶部表面和第二存储单元顶部表面形成第一侧墙；所述第二存储结构的形成方法还包括：在所述第三存储单元顶部表面和第四存储单元顶部表面形成第二侧墙。
请参考图4，在所述第一存储区I和第二存储区II表面形成存储单元材料膜。
所述存储单元材料膜为后续形成第一存储结构和第二存储结构提供材料。
所述存储单元材料膜包括：浮栅介质膜211；位于所述浮栅介质膜表面211的浮栅电极膜212；位于所述浮栅电极膜212表面的控制栅介质膜213；位于所述控制栅介质膜213表面的控制栅电极膜214。
具体的，在本实施例中，所述浮栅介质膜211位于第一存储区I和第二存储区II的基底200表面、第一存储区I和第二存储区II之间的基底200表面、以及第一存储区I和第二存储区II两侧的基底200表面。
所述浮栅介质膜211的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述浮栅介质膜211的材料为氧化硅。
所述浮栅电极膜212的材料包括：多晶硅或者金属。在本实施例中，所述浮栅电极膜212的材料为多晶硅。
所述控制栅介质膜213的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述控制栅介质膜213为氧化硅-氮化硅-氧化硅三层结构。
所述控制栅电极膜214的材料包括：多晶硅或者金属。在本实施例中，所述控制栅电极膜214的材料为多晶硅。
请参考图5，在所述存储单元材料膜表面形成掩膜层220，所述掩膜层220内具有位于第一存储区I上的第一凹槽(图中未标示)、以及位于第二存储区II上的第二凹槽(图中未标示)。
所述掩膜层220的作用在于，一方面，用于后续定义第一侧墙和第二侧墙的位置，另一方面，用于后续和第一侧墙和第二侧墙共同为形成第一存储结构和第二存储结构提供掩膜。
所述掩膜层220的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述掩膜层220的材料为氮化硅。
采用光刻工艺形成所述具有第一凹槽和第二凹槽的掩膜层220。
请参考图6，在所述第一凹槽侧壁表面形成第一侧墙231，在所述第二凹槽侧壁表面形成第二侧墙232，且所述第一侧墙231和第二侧墙232位于所述存储单元材料膜表面。
所述第一侧墙231和第二侧墙232的作用在于，一方面，分别作为第一存储结构和第二存储结构的一部分，另一方面，用于和掩膜层220共同作为后续刻蚀存储单元材料膜的掩膜。
所述第一侧墙231和第二侧墙232的材料和所述掩膜层220的材料不同。
在本实施例中，所述第一侧墙231和第二侧墙232的材料为氧化硅。
所述第一侧墙231和第二侧墙232的形成方法包括：在所述存储单元材料膜表面、掩膜层220表面形成第一侧墙材料膜(图中未示出)；回刻蚀所述第一侧墙材料膜，直至暴露出存储单元材料膜表面，在所述第一凹槽侧壁表面形成第一侧墙231，在所述第二凹槽侧壁表面形成第二侧墙232。
接着，以所述掩膜层220和第一侧墙231、以及第二侧墙232为掩膜，刻蚀所述存储单元材料膜，在所述存储单元材料膜内形成第一开口结构和第二开口结构，在所述第一存储区I上形成第一存储单元和第二存储单元，在所述第二存储区II上形成第三存储单元以及第四存储单元，且所述第一开口结构位于所述第一存储单元和第二存储单元之间，所述第二开口结构位于所述第三存储单元和第四存储单元之间。
具体的，在本实施例中，所述第一开口结构包括：位于第一存储区I上的控制栅电极膜214和控制栅介质膜213内的第一开口、以及位于第一存储区I上的浮栅电极膜212和浮栅介质膜211内的第三开口。所述第二开口结构包括：位于第二存储区II上控制栅电极膜214和控制栅介质膜213内的第二开口、以及位于第二存储区II上所述浮栅电极膜212和浮栅介质膜211内的第四开口。
在本实施例中，所述第一开口和第二开口同时形成，所述第三开口和所述第四开口同时形成。具体形成所述第一开口结构和所述第二开口结构的过程请参考图7至图9。
请参考图7，以所述掩膜层220、第一侧墙231和第二侧墙232为掩膜，刻蚀所述控制栅电极膜214和控制栅介质膜213，直至暴露出浮栅电极膜212表面，在所述第一存储区I上形成第一控制栅结构241和第二控制栅结构242、以及位于第一控制栅结构241和第二控制栅结构242之间的第一开口251，在所述第二存储区II上形成第三控制栅结构243和第四控制栅结构244、以及位于第三控制栅结构243和第四控制栅结构244之间的第二开口252。
所述第一开口251和后续形成的第三开口共同形成第一开口结构，用于填充材料形成第一字线栅，所述第二开口252和后续形成的第四开口共同形成第二开口结构，用于填充材料形成第二字线栅。
刻蚀所述控制栅电极膜214和控制栅介质膜213的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述控制栅电极膜214和控制栅介质膜213的工艺为各向异性的干法刻蚀。
需要说明的是，在本实施例中，后续还将去除第一存储区I和第二存储区II两侧的基底200上、以及第一存储区I和第二存储区II之间的基底200上的控制栅电极膜214(图6中所示)和控制栅介质膜213(图6中所示)，使得最终的形成的第一控制栅结构241和第二控制栅结构242仅位于第一存储区I上，最终形成的第三控制栅结构243和第四控制栅结构244仅位于第二存储区II上。
在本实施例中，形成所述第一开口251和第二开口252之后，后续形成第三开口和第四开口之前，所述存储器的形成方法还包括：在所述第一开口251侧壁表面形成第一隔离结构，在所述第二开口252侧壁表面形成第二隔离结构，具体形成所述第一隔离结构和第二隔离结构的过程形成参考8至图9。
请参考图8，形成所述第一开口251和第二开口252之后，在所述第一存储区I上的掩膜层220表面、第一侧墙231表面以及第一开口251侧壁表面形成第一隔离层261，在所述第二存储区II上的掩膜层220表面、第二侧墙232侧壁表面以及第二开口252侧壁表面形成第二隔离层262；在所述第一开口251侧壁的第一隔离层261表面形成第三隔离层263；在所述第二开口252侧壁的第二隔离层262表面形成第四隔离层264。
所述第一隔离层261和第三隔离层263构成第一隔离结构，所述第二隔离层262和第四隔离层264构成第二隔离结构。
所述第一隔离结构用于对后续形成的第一控制栅结构和第一字线栅之间们进行隔离，所述第二隔离结构用于对后续形成的第二控制栅结构和第二字线栅之间进行隔离。
具体的，在本实施例中，所述第一隔离层还261位于第一开口251的底部表面，所述第二隔离层262还位于第二开口252的底部表面，且在后续制程中被刻蚀去除。
请参考图9，形成第一开口251和第二开口252之后，以所述掩膜层220、第一侧墙231以及第二侧墙232为掩膜，刻蚀所述浮栅电极膜212和浮栅介质膜211，直至暴露出基底200表面，在所述第一存储区I上形成第一浮栅极结构271和第二浮栅极结构272、以及位于第一浮栅极结构271和第二浮栅极结构272之间的第三开口253，在所述第二存储区II上形成第三浮栅极结构273和第四浮栅极结构274、以及位于第三浮栅极结273构和第四浮栅极结构274之间的第四开口254。
在本实施例中，以所述掩膜层220、第一侧墙231、第二侧墙232、第一隔离层261、第二隔离层262、第三隔离层263以及第四隔离层264为掩膜，刻蚀所述第一开口251和第二开口252暴露出的浮栅电极膜212和浮栅介质膜211。
所述第三开口253位于所述第一开口251底部，所述第四开口254位于所述第二开口252底部。
所述第一开口251和第三开口253构成第一开口结构，所述第二开口252和所述第四开口254构成第二开口结构。
需要说明的是，在本实施例中，后续将去除第一存储区I和第二存储区II两侧的基底200上、以及第一存储区I和第二存储区II之间的基底200上的浮栅电极膜212和浮栅介质膜211，使得最终形成的第一浮栅极结构271和第二浮栅极结构272仅位于第一存储区I上，形成的第三浮栅极结构273和第四浮栅极结构274仅位于第二存储区II上。
至此，位于第一存储区I表面的第一浮栅极结构271、以及位于第一浮栅极结构271表面的第一控制栅结构241构成第一存储单元(图中未示出)；位于第一存储区I表面的第二浮栅极结构272、以及位于第二浮栅极结构272表面的第二控制栅结构242构成第二存储单元(图中未示出)；位于第二存储区II表面的第三浮栅极结构273、以及位于第三浮栅极结构273表面的第三控制栅结构243构成第三存储单元(图中未示出)；位于第二存储区II表面的第四浮栅极结构274、以及位于第四浮栅极结构274表面的第四控制栅结构244构成第四存储单元(图中未示出)。
所述第一存储单元邻近后续形成的第一漏区，所述第二存储单元邻近后续形成的源区。
所述第三存储单元邻近后续形成的第二漏区，所述第四存储单元邻近后续形成的源区。
需要说明的是，由于所述存储单元材料膜还位于第一存储区I和第二存储区II之间的基底200上，所述掩膜层220覆盖第一存储区I和第二存储区II之间的基底200上的存储单元材料膜；以所述掩膜层220和第一侧墙231、以及第二侧墙232为掩膜，刻蚀所述存储单元材料膜，还包括：在所述第一存储区I和第二存储区II之间的基底200上形成牺牲存储单元(图中未示出)，且所述牺牲存储单元位于第二存储单元和第四存储单元之间，后续将去除所述牺牲存储单元，在第二存储单元和第四存储单元之间形成第三开口结构。
请参考图10，形成所述第一开口结构和第二开口结构之后，在所述第一开口结构内形成第一字线栅281，在所述第二开口结构内形成第二字线栅282。
所述第一字线栅281和第二字线栅282的形成方法包括：在所述第一开口结构和第二开口结构的底部和侧壁表面、以及第一隔离结构和第二隔离结构表面形成字线介质膜(图中未示出)；在所述字线介质膜表面形成字线电极膜(图中未示出)，所述字线电极膜填充满所述第一开口结构和第二开口结构；平坦化所述字线电极膜和字线介质膜，直至暴露出第一隔离结构和第二隔离结构，在所述第一开口结构内形成第一字线栅281，在所述第二开口结构内形成第二字线栅282。
所述第一字线栅281位于第一存储单元和第二存储单元之间；所述第二字线栅282位于所述第三存储单元和第四存储单元之间。
至此，第一存储结构包括：所述第一存储区I上的第一存储单元和第二存储单元、以及所述第一字线栅281；第二存储结构包括：所述第二存储区II上的第三存储单元和第四存储单元、以及第二字线栅282。
接着，去除所述牺牲存储单元和位于牺牲存储单元表面的掩膜层220，直至暴露出基底200表面，形成第三开口结构，且所述第三开口结构暴露出第一侧墙231、第二侧墙232、第二存储单元以及第四存储单元的侧壁表面。具体形成所述第三开口结构的过程请参考图11至图12。
请参考图11，在所述第一字线栅281表面、第二字线栅282表面、第一隔离结构、以及第二隔离结构表面形成图形化层285，所述图形化层285暴露出第一存储区I和第二存储区II之间的基底200上的掩膜层220表面。
所述图形化层285和掩膜层220的材料不同。
所述图形化层285的材料包括：硬掩膜材料或者光刻胶。
在本实施例中，所述图形化层285的材料为氧化硅。
请参考图12，以所述图形化层285为掩膜，刻蚀所述掩膜层220和位于掩膜层220底部的牺牲存储单元，直至暴露出基底200表面，形成所述第三开口结构291。
所述第三开口结构291为后续形成源线提供空间。
刻蚀所述掩膜层220和位于掩膜层220底部的牺牲存储单元的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
所述第三开口结构291位于第一存储结构和第二存储结构之间。
请参考图13，形成所述第三开口结构291之后，对所述第一存储区I和第二存储区II之间的基底200进行离子掺杂，形成源区(图中未标示)。
在本实施例中，形成所述第三开口结构291之后，形成所述源区之前，还包括：在所述第三开口结构291侧壁表面形成第五侧墙(图中未标示)。
所述源区的形成方法包括：以所述图形化层285和第五侧墙为掩膜，对所述第三开口结构291底部暴露出的基底200进行离子掺杂，形成所述源区。
所述第五侧墙的作用在于，一方面，对第二存储单元和第四存储单元的侧壁起到保护作用，避免受到离子注入的影响；另一方面，对第二存储单元和后续形成的源线、以及第四存储单元和后续形成的源线起到隔离作用。
所述第五侧墙的形成方法包括：在所述第三开口结构的底部和侧壁表面、以及第一隔离结构表和第二隔离结构表面形成第二侧墙材料膜(图中未示出)；回刻蚀所述第二侧墙材料膜，直至暴露出基底200表面，在所述第三开口结构的侧壁表面形成第五侧墙。
所述第五侧墙的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述第五侧墙的材料为氧化硅。
请参考图14，形成所述源区之后，在所述第三开口结构291内形成源线292，所述源线292位于所述第一存储结构和第二存储结构之间。
所述源线292的形成方法包括：在所述第三开口结构291和图形化层285表面形成源线材料膜(图中未示出)；平坦化所述源线材料膜，直至暴露出图形化层285表面，形成源线292。
所述源线292的材料包括：多晶硅和金属。在本实施例中，所述源线292的材料为多晶硅。
在本实施例中，形成所述源线292之后，还包括：去除所述图形化层285。
请参考图15，形成所述源线292之后，在所述第一字线栅281、第二字线栅282以及源线292表面形成保护层293。
所述保护层293用于保护所述第一字线栅281、第二字线栅282以及源线292表面，避免在后续的刻蚀工艺中受到损耗。
在本实施例中，所述保护层293的形成工艺为热氧化工艺，所述保护层293的材料为氧化硅。
形成所述源线292和保护层293之后，在所述第一存储区I和第二存储区II两侧的基底200内形成第一漏区和第二漏区。
在本实施例中，需要将位于第一存储区I和第二存储区II两侧的剩余的存储单元材料膜220(图6中所示)和位于存储单元材料膜表面的掩膜层220去除，从而暴露出第一存储区I和第二存储区II两侧的基底200表面。具体形成所述第一漏区和第二漏区的过程中请参考图16至图17。
请参考图16，形成所述保护层293之后，去除第一存储区I和第二存储区II两侧的基底200上的存储单元材料膜(图6中所示)、以及位于存储单元材料膜表面的掩膜层220，暴露出基底200表面。
所述保护层293能够在刻蚀掩膜层220和存储单元材料膜的过程中，保护第一字线栅281、第二字线栅282以及源线292表面。
请参考图17，对所述基底200进行离子掺杂，在所述第一存储区和I第二存储区II两侧的基底200内形成第一漏区(图中未标示)和第二漏区(图中未标示)。
具体的，以所述保护层293为掩膜，对暴露出的基底200进行离子注入，形成所述第一漏区和第二漏区。
在本实施例中，暴露出所述第一存储区I和第二存储区II两侧的基底200表面之后，形成所述第一漏区和第二漏区之前，所述存储器的形成方法还包括：在所述第一存储单元和第一侧墙231侧壁表面形成第三侧墙(图中未标示)，在所述第三存储单元和第二侧墙232侧壁表面形成第四侧墙(图中未标示)。
所述第三侧墙和第四侧墙的作用在于，一方面，所述第三侧墙构成第一存储结构，所述第四侧墙构成第二存储结构，起到隔离效果；另一方面，对第一存储单元和第三存储单元的侧壁起到保护作用，避免受到离子注入的影响。
所述第三侧墙和第四侧墙的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述第三侧墙和第四侧墙为氧化硅-氮化硅-氧化硅三层结构。
至此，在所述第一存储区I上最终形成第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅281、分别位于第一存储单元和第二存储单元顶部表面的第一侧墙231、以及位于第一存储单元和第一侧墙231邻近第一漏区一侧的侧壁表面的第三侧墙；在所述第二存储区II上最终形成第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅282、分别位于第三存储单元和第四存储单元顶部表面的第二侧墙232、以及位于第三存储单元和第二侧墙232邻近第二漏区一侧的侧壁表面的第四侧墙。
在本实施例中，形成所述第三侧墙和第四侧墙之后，后续形成第一插塞和第二插塞之前，所述存储器的形成方法还包括：去除所述保护层293；在所述第一字线栅281、第二字线栅282、以及源线292表面形成接触电阻层(图中未示出)。
请继续参考图17，形成所述第一漏区之后，在所述第一漏区上形成第一插塞294，且所述第一插塞294与所述第一漏区电连接；形成所述第二漏区之后，在所述第二漏区上形成第二插塞295，且所述第二插塞295与所述第二漏区电连接。
所述第一插塞294用于将第一漏区与外围电路电连接，所述第二插塞295用于将第二漏区与外围电路电连接。
相应的，本发明实施例还提供一种采用上述方法形成的存储器，请继续参考图17包括：一种存储器，其特征在于，包括：基底200，所述基底200包括相邻且分离的第一存储区I和第二存储区II；位于所述第一存储区I和第二存储区II之间基底200内的源区(图中未标示)；位于所述第一存储区I和第二存储区II两侧的基底200内的第一漏区(图中未标示)和第二漏区(图中未标示)；位于所述第一存储区I上的第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅281；位于所述第二存储区II上的第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅282。
以下结合附图进行详细说明。
所述存储器还包括：位于源区上、以及第一存储结构和第二存储结构之间的源线292，且所述源线292和源区电连接。
所述存储器还包括：位于所述第一漏区上的第一插塞294，且所述第一插塞294与所述第一漏区电连接；位于所述第二漏区上的第二插塞295，且所述第二插塞295与所述第二漏区电连接。
所述第一存储单元靠近第一漏区；所述第二存储单元靠近源区。
所述第三存储单元靠近第二漏区；所述第四存储单元靠近源区。
所述第一存储单元包括：位于第一存储区I部分表面的第一浮栅极结构271、以及位于所述第一浮栅极结构271表面的第一控制栅结构241；所述第二存储单元包括：位于第二存储区II部分表面的第二浮栅极结构272、以及位于所述第二浮栅极结构272表面的第二控制栅结构242。
所述第三存储单元包括：位于第二存储区II部分表面的第三浮栅极结构273、以及位于所述第三浮栅极结构273表面的第三控制栅结构243；所述第四存储单元包括：位于第二存储区II部分表面的第四浮栅极结构274、以及位于所述第四浮栅极结构274表面的第四控制栅结构244。
所述第一存储结构还包括：分别位于第一控制栅结构241顶部表面和第二控制栅结构242顶部表面的第一侧墙231；所述第二存储结构还包括：分别位于第三控制栅结构243顶部表面和第四控制栅结构244顶部表面的第二侧墙232。
所述第一存储结构还包括：位于第一存储单元和第一侧墙231邻近第一漏区一侧的侧壁表面的第三侧墙(图中未标示)；所述第二存储结构还包括：位于第三存储单元和第二侧墙232邻近第二漏区一侧的侧壁表面的第四侧墙(图中未标示)。
所述存储器还包括：位于所述源线292两侧侧壁表面的第五侧墙，所述第五侧墙分别位于源线292与第二存储单元、以及源线292与第四存储单元之间。
由于所述基底200包括相邻且分离的第一存储区I和第二存储区II，源区位于第一存储区I和第二存储区II之间的基底200内，第一漏区和第二漏区位于第一存储结构和第二存储结构的两侧的基底200内，使得源区和第一漏区、以及第一存储结构形成一对存储单元，同时源区和第二漏区、以及第二存储结构形成一对存储单元，这样，一方面，两对存储单元共用源区，有利于缩小两对存储单元之间的距离，从而有利于提高存储器的密度；另一方面，有利于通过一个位线共同引出第一漏区和第二漏区，一个源线292引出源区，能够通过存储器单元阵列的合理布局，满足一个有源区周期的尺寸，仅需要一个金属线周期的尺寸，从而提高存储器单元阵列的密度。
图18是本发明一实施例中的存储器单元阵列的示意图。
相应的，本发明还提供一种存储器单元阵列，请参考图17和18，包括：基底200，所述基底200包括：若干沿第二方向Y平行排列且分立的有源区310、以及包围所述有源区310的隔离结构(图中未示出)，所述有源区310沿第一方向X延伸，在第一方向X上每个所述有源区310包括若干存储器单元区，且每个存储器单元区包括相邻且分离的第一存储区I和第二存储区II；若干第一漏区(图中未示出)和第二漏区(图中未示出)，且每个第一漏区和每个第二漏区分别位于所述第一存储区I和第二存储区II两侧的基底200内；若干源区(图中未示出)，每个源区位于第一存储区I和第二存储区II之间的基底200内；若干第一存储结构(图中未示出)，每个第一存储结构位于每个第一存储区I上，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅(图中未示出)；若干第二存储结构，每个第二存储结构位于每个第二存储区上，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅(图中未示出)；若干沿第一方向X平行排列的源线292，每个所述源线292与每个源区电连接；若干沿第二方向Y平行排列的位线320，每个位线320与同一列的所述第一漏区和第二漏区电连接。
需要说明的是，图17为图18沿A2-A3切线方向上的剖面示意图。
所述存储器单元阵列还包括：若干沿第一方向X平行排列的第一控制线331，每个所述第一控制线331与同一行的第一存储单元电连接；若干沿第一方向X平行排列的第二控制线332，每个所述第二控制线332与同一行的第二存储单元电连接；若干沿第一方向X平行排列的第三控制线333，每个所述第三控制线与同一行的第三存储单元电连接；若干沿第一方向X平行排列的第四控制线334，每个所述第四控制线与同一行的第四存储单元电连接；若干沿第一方向X平行排列的第一字线341，每个第一字线341与同一行的第一字线栅电连接；若干沿第一方向X平行排列的第二字线342，每个第二字线342与同一行的第二字线栅电连接。
在本实施例中，沿第一方向X上，相邻存储器单元区共用第一漏区或者第二漏区。
需要说明的是，列指的是在第一方向X上，行指的是在第二方向Y上。
具体的，所述第一存储单元包括：位于第一存储区I部分表面的第一浮栅极结构271、以及位于所述第一浮栅极结构271表面的第一控制栅结构241；所述第二存储单元包括：位于第一存储区部分表面的第二浮栅极结构272、以及位于所述第二浮栅极结构272表面的第二控制栅结构242；所述第三存储单元包括：位于第二存储区II部分表面的第三浮栅极结构273、以及位于所述第三浮栅极结构273表面的第三控制栅结构243；所述第四存储单元包括：位于第二存储区II部分表面的第四浮栅极结构274、以及位于所述第四浮栅极结构274表面的第四控制栅结构244。
由于在第一方向X上每个所述有源区310包括若干存储器单元区，且每个存储器单元区包括相邻且分离的第一存储区I和第二存储区II，每个源区位于第一存储区I和第二存储区II之间的基底200内，每个第一漏区和每个第二漏区分别位于所述第一存储区I和第二存储区II两侧的基底200内，使得源区和第一漏区、以及第一存储结构形成一对存储单元，同时源区和第二漏区、以及第二存储结构形成一对存储单元，这样，一方面，两对存储单元共用源区，有利于缩小两对存储单元之间的距离，从而有利于提高存储器单元阵列的密度；另一方面，通过一个位线320共同引出第一漏区和第二漏区，一个源线292引出源区，且所述位线和所述源线292垂直，通过在两个方向上布局金属线，有效利用空间，进行合理布局，使得所述存储器单元阵列能够满足一个有源区310周期的尺寸下，仅需要一个金属线周期的尺寸，从而提高存储器单元阵列的密度。
相应的，本发明实施例还提供一种存储器单元阵列的驱动方法，请继续参考图18，包括：提供上述任一项所述的存储器单元阵列；确定待操作的存储器单元；对与所述存储器单元的源区连接的源线292施加第一电压；对与所述存储器单元的第一漏区和第二漏区连接的位线320施加第二电压。
所述存储器单元阵列的驱动方法还包括：对与所述存储器单元的第一字线栅连接的第一字线341施加第三电压；对与所述存储器单元的第一存储单元连接的第一控制线331施加第四电压；对与所述存储器单元的第二存储单元连接的第二控制线332施加第五电压。
以下结合附图17和图18进行详细说明。
当进行读取操作时，所述述第一电压小于第二电压，所述第四电压和第五电压不相同，所述第三电压小于或者等于第四电压，所述第三电压小于或者等于第五电压。
具体的，所述第一电压的范围为0V～0.5V，所述第二电压的范围为0.5V～1.2V，所述第三电压的范围为3V～5V，所述第四电压的范围为0V～6V，所述第五电压的范围为0V～6V。
具体的，当对第一存储单元进行读取操作时，所述第四电压小于第五电压；当对第二存储单元进行读取操作时，所述第四电压大于第五电压。
在本实施例中，所述第一电压为0V，所述第二电压为0.8V，所述第三电压为4.5V，所述第四电压为0V，所述第五电压为4.5V。在所述加压情况下，所述第三电压为正电压，能够使第一字线栅底部的基底200内形成反型层，同时，第五电压的电压较高，也能够使第二存储单元底部的基底200内形成反型层，因此，源区和第一漏区，或者源区和第二漏区之间是否导通形成电流，取决于所述第一浮栅极结构271，从而能够读取第一存储单元中第一浮栅极结构271中的信息。
在另一实施例中，所述第一电压为0V，所述第二电压为0.8V，所述第三电压为4.5V，所述第四电压为4.5V，所述第五电压为0V。在所述加压情况下，能够读取第二存储单元中第二浮栅极结构272中的信息。
与此同时，所述存储器单元阵列的驱动方法还包括：将与所述存储器单元的第二字线栅连接的第二字线342接地；将与所述存储器单元的第三存储单元连接的第三控制线333接地；将与所述存储器单元的第四存储单元连接的第四控制线334接地。由于第二字线342接地，导致所述待操作的存储器单元中的第二字线栅底部的沟道无法导通，使得不能对第三存储单元和第四存储单元进行读取操作。
当进行写入操作时，所述第一电压和第二电压不同，所述第四电压和第五电压不相同，所述第三电压小于第四电压和第五电压。
具体的，所述第一电压的范围为0V～7V，所述第二电压的范围为0V～7V，所述第三电压的范围为0.5～2V，所述第四电压的范围为4V～10V，所述第五电压的范围为4V～10V。
具体的，当对第一存储单元进行写入操作时，所述第二电压大于第一电压，且所述第四电压大于第五电压；当对第二存储单元进行写入操作时，所述第二电压小于第一电压，且所述第四电压小于于第五电压。
在一实施例中，所述第一电压为0V，所述第二电压为5.5V，所述第三电压为1.5V，所述第四电压为8V，所述第五电压为5V。在所述加压情况下，所述第三电压为正电压，能够使第一字线栅底部的基底200内形成反型层。所述第四电压为正电压，能够使第一存储单元底部的基底200内形成反型层，同时，第五电压为正电压，也能够使第二存储单元底部的基底200内形成反型层，因此，源区和第一漏区之间能够导通形成电流。并且，所述第二电压远远大于第一电压，使沟道中的载流子具有较大的动能，从而使一定数量的热载流子发生隧穿，进入第一存储单元中的第一浮栅极结构271，从而完成写入操作。
在另一实施例中，所述第一电压为5.5V，所述第二电压为0V，所述第三电压为1.5V，所述第四电压为5V，所述第五电压为8V。在所述加压情况下，能够使一定数量的热载流子隧穿进入第二存储单元中的第二浮栅极结构272，从而完成写入操作。
与此同时，所述存储器单元阵列的驱动方法还包括：将与所述存储器单元的第二字线栅连接的第二字线342接地；将与所述第三存储单元连接的第三控制线333接地；将与所述存储器单元的第四存储单元连接的第四控制线334接地。由于第二字线342、第三控制线333以及第四控制线334接地，导致所述待操作的存储器单元中的第二字线栅底部的沟道无法导通，使得不能对第三存储单元和第四存储单元进行写入操作。
当进行擦除操作时，所述第一电压和第二电压相同，所述第四电压和第五电压相同，所述第三电压大于第一电压和第二电压，所述第四电压和第五电压小于第一电压和第二电压。
具体的，所述第一电压的范围为0～0.5V，所述第二电压的范围为0～0.5V，所述第三电压的范围为8～12V，所述第四电压的范围为-5V～-10V，所述第五电压的范围为-5V～-10V。
在一实施例中，所述第一电压为0V，所述第二电压为0V，所述第三电压为8.5V，所述第四电压为-7V，所述第五电压为-7V。在所述加压情况下，所述第三电压足够大，有利于使位于第一字线栅281两侧的第一浮栅极结构271和第二浮栅极结构272内的电子隧穿进入第一字线栅281，同时，所述第四电压和第五电压均为负电压，对第一浮栅极结构271和第二浮栅极结构272内的电子具有排斥作用，进一步有助于第一浮栅极结构271和第二浮栅极结构272内的电子隧穿进入第一字线栅281内，从而同时对第一存储单元和第二存储单元完成擦除操作。
与此同时，所述存储器单元阵列的驱动方法还包括：将与所述存储器单元的第二字线栅连接的第二字线342接地；将与所述存储器单元的第三存储单元连接的第三控制线333接地；将与所述存储器单元的第四存储单元连接的第四控制线334接地。由于第二字线342、第三控制线333以及第四控制线334接地，导致所述待操作的存储器单元中的第三浮栅结构273和第二字线栅282之间、以及第四浮栅结构274和第二字线栅282之间没有电压差，使得不能对第三存储单元和第四存储单元进行擦除操作。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种存储器的形成方法，其特征在于，包括：
提供基底，所述基底包括相邻且分离的第一存储区和第二存储区；
在所述第一存储区上形成第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅；
在所述第二存储区上形成第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅；
形成所述第一存储结构和第二存储结构之后，在所述第一存储区和第二存储区之间的基底内形成源区；
形成所述源区之后，在所述第一存储结构和第二存储结构之间的开口内形成源线，且所述源线和源区电连接，所述源线与所述第一存储结构和第二存储结构相接触；
形成所述源区之后，在所述第一存储区和第二存储区两侧的基底内形成第一漏区和第二漏区；
所述第一存储结构的形成方法还包括：在所述第一存储单元顶部表面和第二存储单元顶部表面形成第一侧墙；所述第二存储结构的形成方法还包括：在所述第三存储单元顶部表面和第四存储单元顶部表面形成第二侧墙；
所述第一存储单元、第二存储单元、第三存储单元、第四存储单元、第一字线栅以及第二字线栅的形成方法包括：在所述第一存储区和第二存储区表面形成存储单元材料膜；在所述存储单元材料膜表面形成掩膜层，所述掩膜层内具有位于第一存储区上的第一凹槽、以及位于第二存储区上的第二凹槽；在所述第一凹槽侧壁表面形成第一侧墙，在所述第二凹槽侧壁表面形成第二侧墙，且所述第一侧墙和第二侧墙位于所述存储单元材料膜表面；以所述掩膜层和第一侧墙、以及第二侧墙为掩膜，刻蚀所述存储单元材料膜，在所述存储单元材料膜内形成第一开口结构和第二开口结构，在所述第一存储区上形成第一存储单元和第二存储单元，在所述第二存储区上形成第三存储单元以及第四存储单元，且所述第一开口结构位于所述第一存储单元和第二存储单元之间，所述第二开口结构位于所述第三存储单元和第四存储单元之间；在所述第一开口结构内形成第一字线栅，在所述第二开口结构内形成第二字线栅；
所述存储单元材料膜还位于所述源区上，所述掩膜层覆盖所述源区上的存储单元材料膜；以所述掩膜层和第一侧墙、以及第二侧墙为掩膜，刻蚀所述存储单元材料膜之后，还包括：在所述源区上形成牺牲存储单元，且所述牺牲存储单元位于第二存储单元和第四存储单元之间；
所述源区的形成方法包括：去除所述牺牲存储单元，直至暴露出基底表面，形成第三开口结构，且所述第三开口结构暴露出第一侧墙、第二侧墙、第二存储单元以及第四存储单元侧壁表面；对所述第一存储区和第二存储区之间的基底进行离子掺杂，形成所述源区。
2.如权利要求1所述的存储器的形成方法，其特征在于，所述第一存储结构和第二存储结构在同一过程中形成。
3.如权利要求2所述的存储器的形成方法，其特征在于，所述存储单元材料膜包括：浮栅介质膜；位于所述浮栅介质膜表面的浮栅电极膜；位于所述浮栅电极膜表面的控制栅介质膜；位于所述控制栅介质膜表面的控制栅电极膜；以所述掩膜层和第一侧墙、以及第二侧墙为掩膜，刻蚀所述存储单元材料膜，在所述第一存储区上形成第一浮栅极结构和第二浮栅极结构、位于第一浮栅极结构表面的第一控制栅结构、以及位于第二浮栅极结构表面的第二控制栅结构；在所述第二存储区上形成第三浮栅极结构和第四浮栅极结构、位于第三浮栅极结构表面的第三控制栅极结构、以及位于第四浮栅极结构表面的第四控制栅结构。
4.如权利要求3所述的存储器的形成方法，其特征在于，所述第一存储单元包括：位于第一存储区表面的第一浮栅极结构、以及位于第一浮栅极结构表面的第一控制栅结构；所述第二存储单元包括：位于第一存储区表面的第二浮栅极结构、以及位于第二浮栅极结构表面的第二控制栅结构；所述第三存储单元包括：位于第二存储区表面的第三浮栅极结构、以及位于第三浮栅极结构表面的第三控制栅结构；所述第四存储单元包括：位于第二存储区表面的第四浮栅极结构、以及位于第四浮栅极结构表面的第四控制栅结构。
5.如权利要求2所述的存储器的形成方法，其特征在于，还包括：形成所述第三开口结构之后，形成所述源区之前，在所述第三开口结构侧壁表面形成第五侧墙。
6.如权利要求2所述的存储器的形成方法，其特征在于，还包括：形成所述第一漏区之后，在所述第一漏区上形成第一插塞，且所述第一插塞与所述第一漏区电连接；形成所述第二漏区之后，在所述第二漏区上形成第二插塞，且所述第二插塞与所述第二漏区电连接。
7.如权利要求2所述的存储器的形成方法，其特征在于，所述存储单元材料膜还位于第一存储区和第二存储区两侧的基底表面；所述第一漏区和第二漏区的形成方法包括：去除所述第一存储区和第二存储区两侧的基底上的存储单元材料膜和掩膜层，暴露出基底表面；对所述基底进行离子掺杂，在所述第一存储区和第二存储区两侧的基底内形成所述第一漏区和第二漏区。
CN202010192701.5A 2020-03-18 2020-03-18 存储器及其形成方法、存储器单元阵列及其驱动方法 Active CN111341776B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010192701.5A CN111341776B (zh) 2020-03-18 2020-03-18 存储器及其形成方法、存储器单元阵列及其驱动方法
US16/909,619 US11600627B2 (en) 2020-03-18 2020-06-23 Memory and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010192701.5A CN111341776B (zh) 2020-03-18 2020-03-18 存储器及其形成方法、存储器单元阵列及其驱动方法

Publications (2)

Publication Number Publication Date
CN111341776A CN111341776A (zh) 2020-06-26
CN111341776B true CN111341776B (zh) 2023-11-14

Family

ID=71187955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010192701.5A Active CN111341776B (zh) 2020-03-18 2020-03-18 存储器及其形成方法、存储器单元阵列及其驱动方法

Country Status (2)

Country Link
US (1) US11600627B2 (zh)
CN (1) CN111341776B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022055951A (ja) * 2020-09-29 2022-04-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366810A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 Eeprom存储器阵列
CN104091801A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 存储器单元阵列及其形成方法和驱动方法
CN108807400A (zh) * 2018-06-08 2018-11-13 上海华虹宏力半导体制造有限公司 P沟道闪存单元及其操作方法、制造方法和闪存器件
CN109712981A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 存储器及其形成方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765260B1 (en) * 2003-03-11 2004-07-20 Powerchip Semiconductor Corp. Flash memory with self-aligned split gate and methods for fabricating and for operating the same
US6958273B2 (en) * 2003-03-21 2005-10-25 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby
US6873006B2 (en) * 2003-03-21 2005-03-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region
US6906379B2 (en) * 2003-08-28 2005-06-14 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried floating gate
US7202130B2 (en) * 2004-02-10 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer for a split gate flash memory cell and a memory cell employing the same
KR100706804B1 (ko) * 2006-01-23 2007-04-12 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
JP4794337B2 (ja) * 2006-03-24 2011-10-19 ルネサスエレクトロニクス株式会社 スプリットゲート型不揮発性半導体記憶装置の製造方法
KR100852236B1 (ko) * 2006-09-05 2008-08-13 삼성전자주식회사 이이피롬 장치 및 그 제조 방법
US7611941B1 (en) * 2008-06-18 2009-11-03 Infineon Technologies Ag Method for manufacturing a memory cell arrangement
CN102637455A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器阵列
KR20130098643A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 임베디드 메모리 시스템
CN102693946B (zh) * 2012-06-11 2017-04-05 上海华虹宏力半导体制造有限公司 半导体器件制造方法以及存储器制造方法
US10014380B2 (en) * 2012-12-14 2018-07-03 Cypress Semiconductor Corporation Memory first process flow and device
CN104091803A (zh) * 2014-07-24 2014-10-08 上海华虹宏力半导体制造有限公司 分离栅极式存储器、半导体器件及其制作方法
FR3030883B1 (fr) * 2014-12-17 2017-12-22 Stmicroelectronics Rousset Cellule memoire a grille de selection verticale formee dans un substrat de type fdsoi
US9343466B1 (en) * 2014-12-29 2016-05-17 Globalfoundries Singapore Pte. Ltd. Methods for fabricating flash memory cells and integrated circuits having flash memory cells embedded with logic
US9406687B1 (en) * 2015-03-23 2016-08-02 Globalfoundries Singapore Pte. Ltd. Integration of memory devices with different voltages
US9859291B2 (en) * 2015-08-03 2018-01-02 Iotmemory Technology Inc. Non-volatile memory and manufacturing method thereof
US9761680B2 (en) * 2015-10-26 2017-09-12 United Microelectronics Corp. Semiconductor device with embedded non-volatile memory and method of fabricating semiconductor device
JP2017139336A (ja) * 2016-02-03 2017-08-10 渡辺　浩志 フラッシュメモリの構造とその動作法
CN107293546B (zh) * 2016-04-08 2020-09-04 硅存储技术公司 减小型分裂栅非易失性闪存单元及其制造方法
US9947676B2 (en) * 2016-07-08 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. NVM memory HKMG integration technology
US10475891B2 (en) * 2016-10-06 2019-11-12 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device
US9842845B1 (en) * 2016-10-28 2017-12-12 Globalfoundries Inc. Method of forming a semiconductor device structure and semiconductor device structure
US10504913B2 (en) * 2016-11-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing embedded non-volatile memory
US9997527B1 (en) * 2016-11-28 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing embedded non-volatile memory
US9853039B1 (en) * 2016-12-13 2017-12-26 Cypress Semiconductor Corporation Split-gate flash cell formed on recessed substrate
CN107017259A (zh) * 2017-04-14 2017-08-04 上海华虹宏力半导体制造有限公司 闪存结构、存储阵列及其制作方法
TWI741204B (zh) * 2017-09-15 2021-10-01 美商綠芯智慧財產有限責任公司 電可抹除可程式化記憶體單元、電可程式化及可抹除非揮發性記憶體單元及操作記憶體單元之方法
TWI742299B (zh) * 2017-09-15 2021-10-11 美商綠芯智慧財產有限責任公司 電可抹除可程式化非揮發性記憶體單元及操作記憶體單元之方法
US10950703B2 (en) * 2017-11-07 2021-03-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same
US10347773B2 (en) * 2017-11-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. Split gate non-volatile memory (NVM) with improved programming efficiency
CN107910033B (zh) * 2017-11-14 2020-10-02 上海华虹宏力半导体制造有限公司 一种eeprom及其擦除、编程和读方法
US10658479B2 (en) * 2017-11-15 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell structure with step-shaped floating gate
US10468428B1 (en) * 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
CN108695332B (zh) * 2018-05-18 2021-05-07 上海华虹宏力半导体制造有限公司 分栅式闪存及其形成方法、控制方法
US10943913B2 (en) * 2018-09-27 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Strap-cell architecture for embedded memory
US11101277B2 (en) * 2019-03-20 2021-08-24 Greenliant Ip, Llc. Process for manufacturing NOR memory cell with vertical floating gate
CN110364531B (zh) * 2019-07-29 2021-07-27 上海华虹宏力半导体制造有限公司 存储器及其形成方法
US11282931B2 (en) * 2019-07-31 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US11239245B2 (en) * 2019-08-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etch method for opening a source line in flash memory
US11588031B2 (en) * 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same
CN111415937B (zh) * 2020-05-13 2023-04-25 上海华虹宏力半导体制造有限公司 存储器及其形成方法
CN111477550B (zh) * 2020-05-26 2022-11-18 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法
US11631772B2 (en) * 2021-01-13 2023-04-18 Globalfoundries U.S. Inc. Non-volatile memory structure using semiconductor layer as floating gate and bulk semiconductor substrate as channel region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366810A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 Eeprom存储器阵列
CN104091801A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 存储器单元阵列及其形成方法和驱动方法
CN108807400A (zh) * 2018-06-08 2018-11-13 上海华虹宏力半导体制造有限公司 P沟道闪存单元及其操作方法、制造方法和闪存器件
CN109712981A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 存储器及其形成方法

Also Published As

Publication number Publication date
US20210296330A1 (en) 2021-09-23
US11600627B2 (en) 2023-03-07
CN111341776A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US6238976B1 (en) Method for forming high density flash memory
KR100702014B1 (ko) 수직 채널 트랜지스터 구조를 갖는 단일 트랜지스터 플로팅바디 디램 소자들 및 그 제조방법들
US5936274A (en) High density flash memory
CN109712981B (zh) 存储器及其形成方法
JP4053232B2 (ja) 半導体集積回路装置およびその製造方法
US7180788B2 (en) Nonvolatile semiconductor memory device
KR100598108B1 (ko) 측벽 트랜지스터를 가지는 비휘발성 메모리 소자 및 그제조방법
US7572702B2 (en) Split gate type non-volatile memory device
CN111341776B (zh) 存储器及其形成方法、存储器单元阵列及其驱动方法
KR20010113700A (ko) 메모리 셀, 메모리, 메모리 셀 제조 방법, 메모리 제조방법, 메모리 셀의 프로그래밍 또는 디프로그래밍 방법 및메모리 셀 판독 방법
CN111415937B (zh) 存储器及其形成方法
JP2007073963A (ja) スプリットゲート型不揮発性記憶装置及びその製造方法
KR100731076B1 (ko) 수직형 스플리트 게이트 구조의 플래시 메모리 소자 및 그제조 방법
CN110024084B (zh) 非易失性闪存存储器单元
US6392927B2 (en) Cell array, operating method of the same and manufacturing method of the same
CN111725214A (zh) 闪存存储器及其制造、使用方法
KR100660718B1 (ko) 플래시 메모리 소자의 플로팅 게이트 어레이 형성 방법
KR100771418B1 (ko) 자기 정렬형 플래시 메모리 셀의 제조 방법
US6887756B2 (en) Method of forming flash memory with protruded floating gate
CN109712982B (zh) 快闪存储器及其形成方法
JP4361626B2 (ja) フラッシュメモリデバイスの製造方法
US20080157180A1 (en) Flash memory device and method of forming the device
CN111682025B (zh) 闪存存储器及其制造、使用方法
KR100452316B1 (ko) 비휘발성 반도체 소자 제조방법
CN114497049A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant