JP4794337B2 - スプリットゲート型不揮発性半導体記憶装置の製造方法 - Google Patents
スプリットゲート型不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4794337B2 JP4794337B2 JP2006083434A JP2006083434A JP4794337B2 JP 4794337 B2 JP4794337 B2 JP 4794337B2 JP 2006083434 A JP2006083434 A JP 2006083434A JP 2006083434 A JP2006083434 A JP 2006083434A JP 4794337 B2 JP4794337 B2 JP 4794337B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- forming
- split gate
- insulating film
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- 229920005591 polysilicon Polymers 0.000 claims description 44
- 230000001154 acute effect Effects 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 description 35
- 238000009792 diffusion process Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Description
本発明は、不揮発性半導体記憶装置に関し、特に、スプリットゲート型不揮発性半導体記憶装置と呼ばれる不揮発性メモリの構造および製造方法に関する。
電源を切った場合においても記憶内容が消えないという特性を有する不揮発性半導体記憶装置として、スプリットゲート型不揮発性半導体記憶装置が知られている（例えば、特許文献１、２参照）。近年、不揮発性半導体記憶装置に対して大容量化の要求が強く、そのため記憶素子の微細化を行うことが必須となっている。また、低消費電力に対する要求も強く、低電圧での書き込み、低電圧での消去、および、低電流での読み出し必要になってきている。これらの要求を満足するためには、複数の記憶素子の各々の電気的特性が均一である必要がある。そのためには、記憶素子の各々の形状が、均一に、かつ、安定的に構成される必要がある
図１は、上記特許文献１に記載のスプリットゲート型不揮発性半導体記憶装置（以下、スプリットゲート型不揮発性メモリと呼ぶ。）の構成を示す断面図である。特許文献１に記載の不揮発性メモリ（以下、スプリットゲート型不揮発性メモリ１０１と呼ぶ。）は、ソース拡散層１０３とドレイン拡散層１０４とを備えている。図１を参照すると、ソース拡散層１０３とドレイン拡散層１０４とは、基板１０２に形成されている。図１に示されているように、スプリットゲート型不揮発性メモリ１０１は、フローティングゲート１０５とコントロールゲート１０６とを備えている。フローティングゲート１０５は、ゲート酸化膜１０７を介して基板１０２の上層に構成されている。また、コントロールゲート１０６は、トンネル酸化膜１０８を介して基板１０２の上層に構成されている。さらに、フローティングゲート１０５とコントロールゲート１０６との間にはトンネル酸化膜１０８が構成されている。
特許文献１に記載のスプリットゲート型不揮発性メモリ１０１の動作を、図面を参照して説明を行う。図２は、従来のスプリットゲート型不揮発性メモリ１０１の動作を示す図である。図２の（ａ）は、スプリットゲート型不揮発性メモリ１０１の書き込み動作を示している。図２の（ｂ）は、スプリットゲート型不揮発性メモリ１０１の消去動作を示している。図２の（ｃ）は、スプリットゲート型不揮発性メモリ１０１の読み出し動作を示している。図２の（ａ）を参照すると、スプリットゲート型不揮発性メモリ１０１でデータの書き込みを行う場合、ドレイン拡散層１０３に比較して、ソース拡散層１０４を高電位にする。これにより、チャネルのソース側でホットエレクトロン（高エネルギー状態の電子）を得る。このホットエレクトロンがゲート酸化膜１０７を介してフローティングゲート１０５に注入されることによって、データの書き込みが行われる。書き込みされた後、フローティングゲートは負に帯電した状態になる。
図２の（ｂ）を参照すると、スプリットゲート型不揮発性メモリ１０１のデータの消去を行う場合、フローティングゲート１０５からトンネル電流により、トンネル酸化膜１０８を介してコントロールゲート１０６に電子を引き抜くことで、データの消去を行っている。つまり、消去のときは，コントロールゲート１０６に電圧を印加してフローティングゲート１０５の先端の尖った部分（鋭角部１１０）に電界を集中させ、フローティングゲート１０５から電子を抜き取る仕組みとなっている。消去された後、フローティングゲートは正に帯電した状態になる。
図２の（ｃ）を参照すると、スプリットゲート型不揮発性メモリ１０１でデータの読み出しを行なう場合、コントロールゲート１０６に所定の電圧を印加し、コントロールゲート１０６とソース拡散層１０３とドレイン拡散層１０４とで構成されるトランジスタを活性化させる。このとき、フローティングゲート１０５に注入されている電荷に応答して、ソース、ドレイン間に流れる電流値が変化する。これによってデータの読み出しが行われる。
したがって、このような構造を有するスプリットゲート型不揮発性メモリ１０１においては、フローティングゲート１０５の鋭角部１１０を高精度かつ安定的に形成することが要求される。上記の鋭角部１１０を高精度に形成する技術が知られている（例えば、特許文献２参照。）。
以下に、従来のスプリットゲート型不揮発性メモリ１０１の製造方法に関して説明を行う。図３、図４および図５は、特許文献２に記載のスプリットゲート型不揮発性メモリ１０１の製造工程を示す図である。図３の（ａ）から図３の（ｃ）は、従来のスプリットゲート型不揮発性メモリ１０１を製造する第１工程から第３工程を示している。図４の（ａ）から図４の（ｃ）は、従来のスプリットゲート型不揮発性メモリ１０１を製造する第４工程から第６工程を示している。図５の（ａ）から図５の（ｃ）は、従来のスプリットゲート型不揮発性メモリ１０１を製造する第７工程から第９工程を示している。
図３の（ａ）を参照すると、従来の第１工程において、シリコン基板１０２上にゲート酸化膜１１１を８ｎｍ、ポリシリコン膜１１２を８０ｎｍ、窒化珪素膜１１３を３００ｎｍで順次生成し、フォトレジスト１２４により窒化珪素膜１１３上に、フローティングゲート、並びにソース形成予定部をパターニング形成する。図３の（ｂ）を参照すると、従来の第２工程において、パターニング形成されたフォトレジスト１２４をマスクにドライエッチング装置にて窒化珪素膜１１３をドライエッチングして開口し、アッシング装置にてレジストを灰化する。図３の（ｃ）を参照すると、従来の第３工程において、開口された窒化珪素膜１１３をマスクに、ポリシリコン膜１１２を約３０ｎｍの深さにエッチングし、テーパ角度４５°の形状にする。
図４の（ａ）を参照すると、従来の第４工程において、ポリシリコン膜１１２の表面上に、８５０℃で約６ｎｍの熱酸化膜１１４を生成する。図４の（ｂ）を参照すると、従来の第５工程において、ＬＰＣＶＤ法により全面に約２０ｎｍのＴＥＯＳ−ＮＳＧ膜を生成する。次に、例えばＲＩＥ型のドライエッチング装置でＴＥＯＳ−ＮＳＧ膜をエッチングすると、ポリシリコン膜１１２のテーパ部分がちょうど隠れる程度のＮＳＧスペーサ１２０が形成される。図４の（ｃ）を参照すると、従来の第６工程において、約８５０℃のアニール処理を行い、ＴＥＯＳ−ＮＳＧ膜をアニールする。次に、約１６０ｎｍのＮＳＧ膜をＬＰＣＶＤ法により形成し、ドライエッチング装置によりエッチングしＮＳＧスペーサ１１５を形成する。
図５の（ａ）を参照すると、従来の第７工程において、ＮＳＧスペーサ１１６、ソース拡散領域１１７、ポリシリコンプラグ１１８、熱酸化膜１１９を形成する。次に、窒化珪素膜１１３を例えば、１５０℃のＨ３ＰＯ４にて除去する。図５の（ｂ）を参照すると、従来の第８工程において、ＮＳＧスペーサ１１５、ＮＳＧスペーサ１２０、および熱酸化膜１１９をマスクにしてポリシリコン膜１１２をドライエッチング装置にてドライエッチングし、鋭角部１１０を形成する。図５の（ｃ）を参照すると、従来の第９工程において、例えば、５％フッ酸４０秒でＮＳＧスペーサ１２０を除去し、鋭角部１１０の尖端形状を形成している。
上述した特許文献１、２には、鋭角部１１０が鋭角に形成されている断面図が示されている。しかしながら、従来の第２工程において、窒化珪素膜１１３はその高さによってコントロールゲートの高さを規定することから、３００ｎｍ程度の厚さで形成する必要が有る。このような厚い窒化珪素膜１１３を基板に垂直に、かつ安定的にドライエッチングすることは技術的に非常に困難である。図６は、窒化珪素膜１１３が基板に垂直にエッチングされなかった場合の製造過程を示す図である。図６の（ａ）を参照すると、上述したように、従来の第１工程ではシリコン基板１０２上にゲート酸化膜１１１を８ｎｍ、ポリシリコン膜１１２を８０ｎｍ、窒化珪素膜１１３を３００ｎｍで順次生成し、フォトレジスト１２４により窒化珪素膜１１３上に、フローティングゲート、並びにソース形成予定部をパターニング形成する。
図６の（ａ）を参照すると、レジストマスク１２４は第１距離Ｌ１の間隔で形成されている。ここで、第１距離Ｌ１は、最終的に構成したいスプリットゲート型不揮発性メモリ１０１のフローティングゲート長に対応した長さである。図６の（ｂ）を参照すると、第２工程において、パターニング形成されたフォトレジスト１２４をマスクにドライエッチング装置にて窒化珪素膜１１３をドライエッチングして開口し、アッシング装置にてレジストを灰化する。図６の（ｂ）に示されているように、この工程において、エッチングによって開口された窒化珪素膜１１３の側壁が、基板の法線方向に平行に形成されない場合がある。このとき、ポリシリコン膜１１２が露出する面の長さは第２距離Ｌ２になる。
図６の（ｃ）を参照すると、従来の第６工程において、ＮＳＧスペーサ１１５、ＮＳＧスペーサ１２０、および熱酸化膜１１９をマスクにしてポリシリコン膜１１２をドライエッチングし、鋭角部１１０を有するフローティングゲートを形成する。図６の（ｃ）に示されているように、窒化珪素膜１１３の開口部の側壁が傾斜する場合、その傾斜に対応してＮＳＧスペーサ１２０の側壁も鋭角部１１０の外側に傾斜してしまうことがある。そのため、フローティングゲート１１２を形成する工程において、ソース側の端部から第４距離Ｌ４でエッチングが行われことがある。
図６の（ｄ）を参照すると、上述の工程によって、スプリットゲート型不揮発性メモリ１０１の鋭角部１１０が不適切に形成されていることが示されている。上述したように、窒化珪素膜１１３は３００ｎｍ程度の厚さで形成する必要が有り、この場合第１窒化膜１１３を基板に垂直に、かつ安定的にエッチングすることは技術的に非常に困難である。例えば、エッチング時の反応性生物が窒化膜側面に付着し、エッチングを阻害する場合がある。この場合、下方に行くほど開口幅が狭くなる方向に傾斜してしまうという問題がある。従って、従来の技術を用いて、鋭角部１１０を有するフローティングゲート１０５を形成する場合、窒化珪素膜１１３の傾斜角のばらつきに起因して、実際の鋭角部１１０を理想的な形状に形成できないことがある。
上述したように、従来のスプリットゲート型不揮発性メモリは、フローティングゲートに蓄積された電荷を、鋭角部１１０を経由してコントロールゲートに引き抜くことよってデータ消去を行っている。そのフローティングゲートの鋭角部１１０が適切に形成されている場合には、鋭角部１１０に電界を集中させることが可能となり、フローティングゲート１０５から適切に電子を抜き取ることができる。しかしながら、製造段階において、窒化珪素膜１１３の開口部が傾斜してしまうと、その傾斜角に起因して、実際の鋭角部１１０を理想的な形状で形成できないことがある。鋭角部１１０の形状にばらつきが大きいと、消去特性のばらつきも大きくなり、スプリットゲート型不揮発性メモリが正常に、かつ安定的に動作しなくなってしまうという問題があった。
以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明は、上記問題を鑑み、適切に形成された鋭角部を有するスプリットゲート型不揮発性メモリと、そのスプリットゲート型不揮発性メモリの鋭角部を安定的に形成することが出来る技術を提供するものである。
本発明は、上記課題を解決するために、側面と上部とで形成された鋭角部（１０）を有するフローティングゲート（５）と、前記鋭角部（１０）に対向するように設けられたコントロールゲート（６）と、前記フローティングゲート（６）の上部に設けられた絶縁領域（２８）とを基板上（２）に備えるスプリットゲート型不揮発性半導体記憶装置を構成する。ここで、前記絶縁領域（８）の側面のうち前記コントロールゲート側（６）に相当する側面は、前記基板（２）の法線方向を基準として、前記コントロールゲート（６）と離れる方向に傾斜する。
本発明は、上記課題を解決するために、側面と上部とで形成された鋭角部（１０）を有するフローティングゲート（５）と、前記鋭角部（１０）に対向するように設けられたコントロールゲート（６）と、前記フローティングゲート（６）の上部に設けられた絶縁領域（２８）とを基板上（２）に備えるスプリットゲート型不揮発性半導体記憶装置を構成する。ここで、前記絶縁領域（８）の側面のうち前記コントロールゲート側（６）に相当する側面は、前記基板（２）の法線方向を基準として、前記コントロールゲート（６）と離れる方向に傾斜する。
その不揮発性半導体記憶装置は、スプリットゲート型である。ここにおいて、フローティングゲートは、セルフアラインで形成される。このとき、フローティングゲートの上層に形成される絶縁領域８（スペーサー）は、そのフローティングゲート（５）にオーバーラップするような傾斜を有して形成される。したがって、その絶縁領域８（スペーサー）をマスクとしてポリシリコン膜をエッチングしてフローティングゲート（５）を形成する場合、フローティングゲート（５）の鋭角部（１０）を所望の形状で形成することができる。
本発明によると、データ消去を、フローティングゲートからコントロールゲートに電子を引き抜くことによって行うスプリットゲート型不揮発性メモリにおいて、そのデータ消去の動作を適切に、かつ安定的に行うことができる不揮発性メモリを構成することが可能である。
以下に、図面を参照して、本発明を実施するための形態について説明を行う。図７は、本発明の実施形態におけるスプリットゲート型不揮発性メモリの一部の構成を例示する平面図である。図７を参照すると、本実施形態のスプリットゲート型不揮発性メモリは、第１方向に延伸するビットライン１１と、そのビットライン１１と直角な方向に延伸するコントロールゲート６とを含んで構成されている。また、本実施形態のスプリットゲート型不揮発性メモリは、ビットライン１１と直角な方向に延伸するソースライン９を備えている。コントロールゲート６とソースライン９は、ビットライン１１の下層に構成されている。また、コントロールゲート６とソースライン９とは、スペーサー２８によって電気的に絶縁されている。
図７に示されているように、本実施形態のスプリットゲート型不揮発性メモリは、ＳＴＩを用いて素子分離が行われている。また。ビットライン１１は、上述の基板（図示されず）に形成されたドレイン拡散層４と、ビットコンタクト１２を介して接続されている。
図８は、上述の図７に示されて点Ａから点Ａ’の断面を示す断面図である。図８は、本願発明の理解を容易にするために、スプリットゲート型不揮発性メモリを構成するメモリセル（以下、スプリットゲート型不揮発性メモリセル１と呼ぶ）の構成を簡略化した断面を例示している。図８に示されているように、本実施形態のスプリットゲート型不揮発性メモリセル１は、二つのトランジスタ（Ｔ１、Ｔ２）が対称的に構成されている。図８を参照すると、本実施形態のスプリットゲート型不揮発性メモリセル１は、基板２に形成されたソース拡散層３とドレイン拡散層４とを含んで構成されている。なお、以下に述べる実施形態では、基板２がＰ型半導体基板であることを前提に説明を行う。これは、本発明において基板２がＰ型半導体基板に制限されることを意味するものではない。
基板２は、そのソース拡散層３とドレイン拡散層４との間にチャネル領域を含んで構成されている。また、スプリットゲート型不揮発性メモリセル１は、フローティングゲート５とコントロールゲート６とを含んで構成されている。図８に示されているように、フローティングゲート５は、ゲート酸化膜７を介して基板２の上層に構成されている。また、コントロールゲート６は、ゲート絶縁膜として作用するトンネル酸化膜８を介して基板２の上層に構成されている。そして、フローティングゲート５とコントロールゲート６とは、トンネル酸化膜８を介して隣り合うように構成されている。フローティングゲート５の上層には、スペーサー２８が形成されている。また、ソース拡散層３の上層にはソースライン９が形成されている。ソースライン９とフローティングゲート５とは、サイドウォール２９の作用により電気的に絶縁されている。したがって、フローティングゲート５は、ゲート酸化膜７、トンネル酸化膜８、スペーサー２８およびサイドウォール２９の作用により、他の導体部分から電気的に絶縁されている。
図８を参照すると、本実施形態のフローティングゲート５は、鋭角部１０を含んで構成されている。また、スペーサー２８は、ソースライン９の方向に傾斜して構成されている。本実施形態のスプリットゲート型不揮発性メモリセル１は、セルフアライン技術（マスクの位置あわせなしで加工できる技術。すでに基板上に形成されているパターンを用いて、そのパターンをマスクがわりにしてエッチングや不純物拡散等を行う技術。）を用いて製造されている。例えば、フローティングゲート５を形成する場合、スペーサー２８をマスクとして作用させてフローティングゲート５を形成している。スペーサー２８がソースライン９の方向に傾斜していることによって、フローティングゲート５の鋭角部１０は、データ消去動作を精度よく、かつ安定的に行える角度で構成される。
以下に、図面を参照して、本実施形態のスプリットゲート型不揮発性メモリセル１を製造する製造方法に関して説明を行う。図９は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１から第３の工程を示す断面図である。図９の（ａ）は、第１の工程を示している。図９の（ｂ）は、第２の工程を示している。図９の（ｃ）は、第３の工程を示している。
図９の（ａ）を参照すると、第１の工程において、熱酸化法により８０〜１００ｎｍ程度基板２の上層に初期絶縁膜２１を形成する。その初期絶縁膜２１は、最終的に、スプリットゲート型不揮発性メモリセル１において、フローティングゲート５と基板２とを絶縁するゲート酸化膜７として機能する。その初期絶縁膜２１を形成した後、さらにその上層にポリシリコン膜２２を８０〜１００ｎｍ程度形成する。ポリシリコン膜２２は、最終的にフローティングゲート５として機能する。本実施形態に述べるスプリットゲート型不揮発性メモリセル１の製造方法において、その第１の工程では、従来の第１の工程と異なり、ポリシリコン膜２２の上層に酸化膜２３を３００ｎｍ程度形成する。
図９の（ｂ）を参照すると、第２の工程において、酸化膜２３の上層にレジストマスク２４を形成する。本実施形態において、レジストマスク２４は、予め製造されたフォトマスクを用いてパターンニングされる。
図９の（ｃ）を参照すると、第３の工程において、レジストマスク２４をマスクにして、ドライエッチングによって、酸化膜２３をエッチングする。酸化膜２３をエッチングすることによって第１酸化膜２３ａが形成される。図９の（ｃ）に示されているように、第１酸化膜２３ａの側壁は、基板２の法線方向に垂直に形成されず、レジストマスク２４の下方領域よりも外側に傾斜するような形で形成される。つまり、開口部は下方に行くほど狭くなっている。第３の工程において、第１酸化膜２３ａが、下方に行くほど開口幅が広くなる方向にエッチングされないことが好ましい。具体的には、傾斜角θが８５度程度になることが好ましい。
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第４から第６の工程に関して説明を行う。図１０は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第４から第６の工程を示す断面図である。図１０の（ａ）は、第４の工程を示している。図１０の（ｂ）は、第５の工程を示している。図１０の（ｃ）は、第６の工程を示している。図１０の（ａ）を参照すると、第４の工程において、レジストマスク２４を取り除く。その後、図１０の（ｂ）に示されているように、第５の工程において、第１酸化膜２３ａと露出したポリシリコン膜２２とを覆うように窒化膜２５を５００〜６００ｎｍ程度形成する。図１０の（ｃ）を参照すると、第６の工程において、積層されている窒化膜２５の表面をＣＭＰ（Chemical Mechanical Polishing）やドライエッチングによるエッチバック等の技術を用いて平坦化を行う。図１０の（ｃ）に示されているように、その第６の工程において、第１窒化膜２５ａを形成する。
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第７から第９の工程に関して説明を行う。図１１は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第７から第９の工程を示す断面図である。図１１の（ａ）は、第７の工程を示している。図１１の（ｂ）は、第８の工程を示している。図１１の（ｃ）は、第９の工程を示している。
図１１の（ａ）を参照すると、第７の工程において、エッチングによって第１酸化膜２３ａを取り除く。これにより、第１酸化膜２３ａの下層に構成されていたポリシリコン膜２２の表面が露出する。図１１の（ｂ）を参照すると、第８の工程において、露出したポリシリコン膜２２の表面をエッチングし、傾斜部２６を形成する。この工程によって形成される傾斜部２６は、最終的に鋭角部１０として機能する。図１１の（ｃ）を参照すると、第９の工程において、第１窒化膜２５ａと傾斜部２６を有するポリシリコン膜２２とを覆うように、第２酸化膜２７が２００ｎｍ程度形成される。
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１０から第１２の工程に関して説明を行う。図１２は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１０から第１２の工程を示す断面図である。図１２の（ａ）は、第１０の工程を示している。図１２の（ｂ）は、第１１の工程を示している。図１２の（ｃ）は、第１２の工程を示している。
図１２の（ａ）を参照すると、第１０の工程において、第２酸化膜２７をエッチバックする。図１２の（ａ）に示されているように、第２酸化膜２７をエッチバックすることによって、第１窒化膜２５ａの側面にサイドウォール（以下、スペーサー２８と呼ぶ）が形成される。また、第１０の工程において、第２酸化膜２７をエッチングすることによって、スペーサー２８が形成される領域以外の部分において、ポリシリコン膜２２が露出する。
図１２の（ｂ）を参照すると、第１１の工程において、スペーサー２８をマスクとして作用させ、セルフアラインによって、ポリシリコン膜２２をエッチングする。この工程によって、スペーサー２８および第１窒化膜２５ａに覆われていないポリシリコン膜２２が取り除かれる。図１２の（ｂ）に示されているように、取り除かれたポリシリコン膜２２の下方に形成されている初期絶縁膜２１が露出する。本実施形態のスプリットゲート型不揮発性メモリセル１では、第１１の工程において、スペーサー２８をマスクとして作用させ、基板２に不純物（例えばヒ素やリンのＮ型不純物）を注入してソース拡散層３を形成する。
図１２の（ｃ）を参照すると、第１２の工程において、酸化膜を形成後、エッチバックすることで、ポリシリコン膜２２の側面にサイドウォール２９を形成する。そのサイドウォール２９をマスクとして作用させて、初期絶縁膜２１をエッチングする。この工程によって、基板２に形成されたソース拡散層３が露出する。
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１３から第１５の工程に関して説明を行う。図１３は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１３から第１５の工程を示す断面図である。図１３の（ａ）は、第１３の工程を示している。図１３の（ｂ）は、第１４の工程を示している。図１３の（ｃ）は、第１５の工程を示している。
図１３の（ａ）を参照すると、第１３の工程において、従来技術と同様にソース拡散層３の上層にソースライン９を形成する。ソースライン９を形成した後、ソースライン９の上部に熱酸化により酸化膜３０を形成する。その後、図１３の（ｂ）に示されているように、第１４の工程において、第１窒化膜２５ａを取り除く。この工程によって、第１窒化膜２５ａの下方に形成されていたポリシリコン膜２２の表面が露出する。図１３の（ｂ）を参照すると、上述してきた工程によって形成されたスペーサー２８は、ソース拡散層３の端部からの距離が距離ｋ１の位置を基準として、その鉛直方向よりもソース拡散層３側に傾斜している。
図１３の（ｃ）を参照すると、第１５の工程において、スペーサー２８をマスクとして作用させ、露出しているポリシリコン膜２２をエッチングする。ポリシリコン膜２２をエッチングすることによってフローティングゲート５が形成される。上述のように、スペーサー２８は、ソース拡散層３側に傾斜している。そのため、スペーサー２８は、露出したポリシリコン膜２２の面の法線方向に対して、重なる部分が存在しない。図１３の（ｃ）を参照すると、フローティングゲート５は、スペーサー２８をマスクとしてセルフアラインによって形成された場合に、適切な鋭角部１０を安定的に構成することができる。
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１６から第１８の工程に関して説明を行う。図１４は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１６から第１８の工程を示す断面図である。図１４の（ａ）は、第１６の工程を示している。図１４の（ｂ）は、第１７の工程を示している。図１４の（ｃ）は、第１８の工程を示している。
図１４の（ａ）を参照すると、第１６の工程において、スペーサー２８をマスクとして露出している初期絶縁膜２１をフッ酸によるウェットエッチングにより取り除く。この工程によって、基板２の表面が露出する。また、露出した初期絶縁膜２１が取り除かれることによって、フローティングゲート５の下層に初期絶縁膜２１が残り、その初期絶縁膜２１がゲート酸化膜７として構成される。またこのとき、スペーサー２８の一部分が、ソース拡散層３方向に後退する。
図１４の（ｂ）を参照すると、第１７の工程において、露出した基板２、フローティングゲート５の側面、フローティングゲート５の上層、スペーサー２８の側面及びソースライン９の上層を覆うようにトンネル酸化膜８を１６ｎｍ程度形成する。図１４の（ｃ）を参照すると、第１８の工程において、トンネル酸化膜８の上層にポリシリコン膜を形成する。そのポリシリコン膜をエッチングすることによってサイドウォール形状のポリシリコン（以下、コントロールゲート６と呼ぶ）を形成する。図１３の（ｃ）に示されているように、コントロールゲート６は、トンネル酸化膜８を介してフローティングゲート５と隣り合うように構成されている。コントロールゲート６は、フローティングゲート５の鋭角部１０を覆うように形成されている。この鋭角部１０が、鋭角的に形成されていることによって、データ消去の動作が適切に行われる。その後、上述したように、コントロールゲート６の側壁にサイドウォールを形成する。そのサイドウォールをマスクとして作用させ、セルフアラインによって基板２にドレイン拡散層４を形成する。
以上の工程によってスプリットゲート型不揮発性メモリセル１を製造することで、図８に示されるようなスプリットゲート型不揮発性メモリセル１を構成することが可能となる。従来のスプリットゲート型不揮発性メモリセル１０１では、膜厚の厚い窒化膜に対して、ドライエッチングを行い、フローティングゲート５の上層部分を開口していた。さらに、その開口部分に酸化膜を形成することで、スペーサー１２８を形成していた。この場合、その開口部分の側壁を、基板に垂直に、かつ安定的に形成することが困難であり、製造ばらつきによる側壁部分が傾斜してしまう場合があった。側壁部分の傾斜がばらつくことによって、フローティングゲート５の鋭角部１０が安定的に形成されなくなり、消去動作が安定しない問題が発生していた。また、フローティングゲート５のゲート長がばらつく原因でもあり、これによって書き込み、読み出し動作も安定しないという問題があった。
本実施形態のスプリットゲート型不揮発性メモリセル１は、フローティングゲート５の鋭角部１０を適切に、かつ安定的に形成することが可能である。また、上記の製造ばらつきに起因するフローティングゲート５のゲート長のばらつきを抑制することが可能となる。これによって、上述の図２で示す動作（データの書き込み、読み出しおよび消去）を適切に実行するスプリットゲート型不揮発性メモリセル１を構成することが可能となる。
１…スプリットゲート型不揮発性メモリセル
２…基板
３…ソース拡散層
４…ドレイン拡散層
５…フローティングゲート
６…コントロールゲート
７…ゲート酸化膜
８…トンネル酸化膜
９…ソースライン
１０…鋭角部
１１…ビットライン
１２…ビットコンタクト
２１…初期絶縁膜
２２…ポリシリコン膜
２３…酸化膜
２３ａ…第１酸化膜
２４…レジストマスク
２５…窒化膜
２５ａ…第１窒化膜
２６…傾斜部
２７…第２酸化膜
２８…スペーサー
２９…サイドウォール
１０１…スプリットゲート型不揮発性メモリ
１０２…基板
１０３…ソース拡散層
１０４…ドレイン拡散層
１０５…フローティングゲート
１０６…コントロールゲート
１０７…ゲート酸化膜
１０８…トンネル酸化膜
１０９…ソースライン
１１０…鋭角部
１１１…ゲート酸化膜
１１２…ポリシリコン膜
１２４…レジストマスク（フォトレジスト）
１１３…窒化珪素膜
１１４…熱酸化膜
１１５…ＮＳＧスペーサ
１１６…ＮＳＧスペーサ
１１７…ソース拡散領域
１１８…ポリシリコンプラグ
１１９…熱酸化膜
１２０…ＮＳＧスペーサ
２…基板
３…ソース拡散層
４…ドレイン拡散層
５…フローティングゲート
６…コントロールゲート
７…ゲート酸化膜
８…トンネル酸化膜
９…ソースライン
１０…鋭角部
１１…ビットライン
１２…ビットコンタクト
２１…初期絶縁膜
２２…ポリシリコン膜
２３…酸化膜
２３ａ…第１酸化膜
２４…レジストマスク
２５…窒化膜
２５ａ…第１窒化膜
２６…傾斜部
２７…第２酸化膜
２８…スペーサー
２９…サイドウォール
１０１…スプリットゲート型不揮発性メモリ
１０２…基板
１０３…ソース拡散層
１０４…ドレイン拡散層
１０５…フローティングゲート
１０６…コントロールゲート
１０７…ゲート酸化膜
１０８…トンネル酸化膜
１０９…ソースライン
１１０…鋭角部
１１１…ゲート酸化膜
１１２…ポリシリコン膜
１２４…レジストマスク（フォトレジスト）
１１３…窒化珪素膜
１１４…熱酸化膜
１１５…ＮＳＧスペーサ
１１６…ＮＳＧスペーサ
１１７…ソース拡散領域
１１８…ポリシリコンプラグ
１１９…熱酸化膜
１２０…ＮＳＧスペーサ
Claims (6)
- フローティングゲートとコントロールゲートとを有するスプリットゲート型不揮発性半導体記憶装置を製造する製造方法であって、
（ａ）第１絶縁膜を介して基板の上層に前記フローティングゲート用のポリシリコン膜を形成するステップと、
（ｂ）前記ポリシリコン膜の上層に第２絶縁膜を形成し、前記第２絶縁膜の上層に、レジストマスクを形成するステップと、
（ｃ）前記レジストマスクを用いて、前記第２絶縁膜をエッチングして下方に行くほど狭くなるような第１開口部を形成するステップと、
（ｄ）前記第１開口部を第３絶縁膜で埋め込み、前記第２絶縁膜を取り除いて下方に行くほど広くなるような第２開口部を形成し、前記第２開口部によって露出した前記ポリシリコン膜の前記面をエッチングして傾斜部を形成するステップと、
（ｅ）前記第２開口部と前記第３絶縁膜の上層に、第４絶縁膜を形成し、前記第４絶縁膜をエッチバックして、ソースラインが形成される領域の方向に傾斜するサイドウォールを形成するステップと、
（ｆ）前記第３絶縁膜を取り除いて第３開口部を形成するステップと、
（ｇ）前記サイドウォールをマスクとして、前記第３開口部の前記ポリシリコン膜をエッチングして前記フローティングゲートを形成するステップ
（ｈ）前記第３開口部の下層に構成される前記基板の面を露出し、前記基板の前記面、前記フローティングゲートおよび前記サイドウォールを覆うように第５絶縁膜を形成して、前記第５絶縁膜の上層に、前記コントロールゲートを形成するステップ
を具備する
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項１に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記（ｃ）ステップは、
前記第１開口部を形成することによって、前記ポリシリコン膜の面を露出するステップを含み、
前記（ｄ）ステップは、
前記第２開口部を形成することによって、前記ポリシリコン膜の面を露出するステップを含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項２に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記傾斜部を形成するステップは、
前記ポリシリコン膜の、前記第３絶縁膜の側面に近接する部分の膜厚が、前記ポリシリコン膜の他の部分よりも徐々に厚くなるように形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項３に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記（ｇ）ステップは、
前記サイドウォールをマスクとし、前記第３開口部の下層に構成される前記ポリシリコン膜を取り除いて、鋭角部を有する前記フローティングゲートを形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項４に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記（ｇ）ステップは、
前記傾斜部の前記第３絶縁膜の側面に接する位置を基準にしてエッチングを行うことにより前記鋭角部を形成するステップを含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項４または５に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記（ｅ）ステップは、さらに、
前記サイドウォールをマスクとしポリシリコン膜をエッチングして第４開口部を形成するステップと、
エッチングされた前記ポリシリコン膜の側面を覆うように第６絶縁膜を形成し、前記第６絶縁膜をエッチバックによりフローティングゲート側面を覆うサイドウォールを形成するステップと、
前記第４開口部にポリシリコンプラグを形成するステップと、
前記ポリシリコンプラグ上に第７絶縁膜を形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006083434A JP4794337B2 (ja) | 2006-03-24 | 2006-03-24 | スプリットゲート型不揮発性半導体記憶装置の製造方法 |
| US11/727,172 US20070221987A1 (en) | 2006-03-24 | 2007-03-23 | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
| TW096110026A TWI368330B (en) | 2006-03-24 | 2007-03-23 | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
| US13/413,326 US8377774B2 (en) | 2006-03-24 | 2012-03-06 | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006083434A JP4794337B2 (ja) | 2006-03-24 | 2006-03-24 | スプリットゲート型不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007258572A JP2007258572A (ja) | 2007-10-04 |
| JP4794337B2 true JP4794337B2 (ja) | 2011-10-19 |
Family
ID=38532450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006083434A Expired - Fee Related JP4794337B2 (ja) | 2006-03-24 | 2006-03-24 | スプリットゲート型不揮発性半導体記憶装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20070221987A1 (ja) |
| JP (1) | JP4794337B2 (ja) |
| TW (1) | TWI368330B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009104688A1 (ja) | 2008-02-20 | 2009-08-27 | 日本電気株式会社 | 不揮発性記憶装置およびその製造方法 |
| CN103035575B (zh) * | 2012-12-20 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 闪存的存储单元的形成方法 |
| JP2015185613A (ja) * | 2014-03-20 | 2015-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6416595B2 (ja) * | 2014-11-14 | 2018-10-31 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| TWI563637B (en) * | 2015-02-02 | 2016-12-21 | Iotmemory Technology Inc | Non-volatile memory and manufacturing method thereof |
| US9666680B1 (en) * | 2015-11-18 | 2017-05-30 | United Microelectronics Corp. | Flash cell and forming process thereof |
| CN106206598B (zh) * | 2016-07-27 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN111341776B (zh) * | 2020-03-18 | 2023-11-14 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法、存储器单元阵列及其驱动方法 |
| JP2022055951A (ja) * | 2020-09-29 | 2022-04-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130132A (en) * | 1998-04-06 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Clean process for manufacturing of split-gate flash memory device having floating gate electrode with sharp peak |
| US6090668A (en) * | 1999-02-11 | 2000-07-18 | Taiwan Semiconductor Manufacturing Company | Method to fabricate sharp tip of poly in split gate flash |
| US6525371B2 (en) * | 1999-09-22 | 2003-02-25 | International Business Machines Corporation | Self-aligned non-volatile random access memory cell and process to make the same |
| US6563167B2 (en) * | 2001-01-05 | 2003-05-13 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges |
| US6967372B2 (en) * | 2001-04-10 | 2005-11-22 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers |
| JP2003124359A (ja) * | 2001-10-17 | 2003-04-25 | Seiko Epson Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置のセル構造 |
| KR100455379B1 (ko) * | 2002-02-21 | 2004-11-06 | 삼성전자주식회사 | 플래시 메모리 장치의 제조방법 |
| JP3481934B1 (ja) * | 2002-06-21 | 2003-12-22 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| US6768162B1 (en) * | 2003-08-05 | 2004-07-27 | Powerchip Semiconductor Corp. | Split gate flash memory cell and manufacturing method thereof |
| TW577173B (en) | 2003-04-03 | 2004-02-21 | Powerchip Semiconductor Corp | Split gate flash memory cell and manufacturing method thereof |
| KR100574952B1 (ko) * | 2003-11-04 | 2006-05-02 | 삼성전자주식회사 | 스플릿 게이트형 비휘발성 반도체 메모리 소자 제조방법 |
| US7202130B2 (en) * | 2004-02-10 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer for a split gate flash memory cell and a memory cell employing the same |
| JP2005243948A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 不揮発性記憶素子およびその製造方法 |
-
2006
- 2006-03-24 JP JP2006083434A patent/JP4794337B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-23 US US11/727,172 patent/US20070221987A1/en not_active Abandoned
- 2007-03-23 TW TW096110026A patent/TWI368330B/zh not_active IP Right Cessation
-
2012
- 2012-03-06 US US13/413,326 patent/US8377774B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8377774B2 (en) | 2013-02-19 |
| US20070221987A1 (en) | 2007-09-27 |
| JP2007258572A (ja) | 2007-10-04 |
| TWI368330B (en) | 2012-07-11 |
| US20120164823A1 (en) | 2012-06-28 |
| TW200802894A (en) | 2008-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4794337B2 (ja) | スプリットゲート型不揮発性半導体記憶装置の製造方法 | |
| JP5220983B2 (ja) | 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法 | |
| US6281103B1 (en) | Method for fabricating gate semiconductor | |
| JP5289748B2 (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法 | |
| JP2008251825A (ja) | 半導体記憶装置の製造方法 | |
| JP2008503080A (ja) | 分離領域上に消去ゲートを有する不揮発性メモリ | |
| JP2007243095A (ja) | 半導体装置およびその製造方法 | |
| CN107342288B (zh) | 分裂栅型双位非易失性存储器单元 | |
| JP3771817B2 (ja) | メモリ装置 | |
| JP2009088060A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2001189439A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
| JP2006093707A (ja) | 半導体素子及びその製造方法 | |
| TWI251323B (en) | Bit line structure and method for fabricating it | |
| JP5106022B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2005530336A (ja) | フラッシュメモリセルおよびその製造方法 | |
| JP2005101174A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2007201244A (ja) | 半導体装置 | |
| CN112185815A (zh) | 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法 | |
| JP2002141425A (ja) | フラッシュ・メモリセル性能を改良するための側壁プロセス | |
| TWI784724B (zh) | 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法 | |
| JP4629982B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| KR20000076852A (ko) | 반도체 기억장치 및 그 제조방법 | |
| CN114335186A (zh) | 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法 | |
| JP3033748B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2005101599A (ja) | スペーサー酸化工程を利用する分離ゲートフラッシュメモリセル製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110629 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4794337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |