JP2007258572A - スプリットゲート型不揮発性半導体記憶装置とその製造方法 - Google Patents
スプリットゲート型不揮発性半導体記憶装置とその製造方法 Download PDFInfo
- Publication number
- JP2007258572A JP2007258572A JP2006083434A JP2006083434A JP2007258572A JP 2007258572 A JP2007258572 A JP 2007258572A JP 2006083434 A JP2006083434 A JP 2006083434A JP 2006083434 A JP2006083434 A JP 2006083434A JP 2007258572 A JP2007258572 A JP 2007258572A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor memory
- memory device
- nonvolatile semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 230000001154 acute effect Effects 0.000 claims description 41
- 125000006850 spacer group Chemical group 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 description 29
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】側面と上部とで形成された鋭角部(10)を有するフローティングゲート(5)と、前記鋭角部(10)に対向するように設けられたコントロールゲート(6)と、前記フローティングゲート(6)の上部に設けられた絶縁領域(28)とを基板上(2)に備えるスプリットゲート型不揮発性半導体記憶装置を構成する。ここで、前記絶縁領域(8)の側面のうち前記コントロールゲート側(6)に相当する側面は、前記基板(2)の法線方向を基準として、前記コントロールゲート(6)と離れる方向に傾斜する。
【選択図】図8
Description
本発明は、上記課題を解決するために、側面と上部とで形成された鋭角部(10)を有するフローティングゲート(5)と、前記鋭角部(10)に対向するように設けられたコントロールゲート(6)と、前記フローティングゲート(6)の上部に設けられた絶縁領域(28)とを基板上(2)に備えるスプリットゲート型不揮発性半導体記憶装置を構成する。ここで、前記絶縁領域(8)の側面のうち前記コントロールゲート側(6)に相当する側面は、前記基板(2)の法線方向を基準として、前記コントロールゲート(6)と離れる方向に傾斜する。
2…基板
3…ソース拡散層
4…ドレイン拡散層
5…フローティングゲート
6…コントロールゲート
7…ゲート酸化膜
8…トンネル酸化膜
9…ソースライン
10…鋭角部
11…ビットライン
12…ビットコンタクト
21…初期絶縁膜
22…ポリシリコン膜
23…酸化膜
23a…第1酸化膜
24…レジストマスク
25…窒化膜
25a…第1窒化膜
26…傾斜部
27…第2酸化膜
28…スペーサー
29…サイドウォール
101…スプリットゲート型不揮発性メモリ
102…基板
103…ソース拡散層
104…ドレイン拡散層
105…フローティングゲート
106…コントロールゲート
107…ゲート酸化膜
108…トンネル酸化膜
109…ソースライン
110…鋭角部
111…ゲート酸化膜
112…ポリシリコン膜
124…レジストマスク(フォトレジスト)
113…窒化珪素膜
114…熱酸化膜
115…NSGスペーサ
116…NSGスペーサ
117…ソース拡散領域
118…ポリシリコンプラグ
119…熱酸化膜
120…NSGスペーサ
Claims (13)
- 側面と上部とで形成された鋭角部を有するフローティングゲートと、前記鋭角部に対向するように設けられたコントロールゲートと、前記フローティングゲートの上部に設けられた絶縁領域とを基板上に備えるスプリットゲート型不揮発性半導体記憶装置であって、
前記絶縁領域の側面のうち前記コントロールゲート側に相当する側面は、前記基板の法線方向を基準として、前記コントロールゲートと離れる方向に傾斜すること
を特徴とする
スプリットゲート型不揮発性半導体記憶装置。 - 請求項1に記載のスプリットゲート型不揮発性半導体記憶装置において、
前記コントロールゲート側に相当する前記絶縁領域の側面は、前記鋭角部に終端すること
を特徴とする
スプリットゲート型不揮発性半導体記憶装置。 - 請求項2に記載のスプリットゲート型不揮発性半導体記憶装置において、
前記絶縁領域は、
前記フローティングゲートの上層に構成され、
前記絶縁領域の側面のうち前記コントロールゲート側に相当する側面は、
絶縁膜を介して前記コントロールゲートの端面に対向すること
を特徴とする
スプリットゲート型不揮発性半導体記憶装置。 - フローティングゲートとコントロールゲートとを有するスプリットゲート型不揮発性半導体記憶装置を製造する製造方法であって、
(a)第1絶縁膜を介して基板の上層にポリシリコン膜を形成するステップと、
(b)前記ポリシリコン膜の上層に第2絶縁膜を形成し、前記第2絶縁膜の上層に、レジストマスクを形成するステップと、
(c)前記レジストマスクを用いて、前記第2絶縁膜をエッチングして第1開口部を形成するステップと、
(d)前記第1開口部を第3絶縁膜で埋め込み、前記第2絶縁膜を取り除いて第2開口部を形成するステップと、
(e)前記第2開口部と前記第3絶縁膜の上層に、第4絶縁膜を形成し、前記第4絶縁膜をエッチバックしてサイドウォールを形成するステップと、
(f)前記第3絶縁膜を取り除いて第3開口部を形成するステップと、
(g)前記サイドウォールをマスクとして、前記第3開口部の前記ポリシリコン膜をエッチングするステップ
(h)前記第3開口部の下層に構成される前記基板の面を露出し、前記基板の前記面、前記フローティングゲートおよび前記サイドウォールを覆うように第5絶縁膜を形成して、前記第5絶縁膜の上層に、前記コントロールゲートを形成するステップ
を具備する
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項4に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記(c)ステップは、
前記第1開口部を形成することによって、前記ポリシリコン膜の面を露出するステップを含み、
前記(d)ステップは、
前記第2開口部を形成することによって、前記ポリシリコン膜の面を露出するステップを含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項5に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記(d)ステップは、
前記ポリシリコン膜の前記面をエッチングして傾斜部を形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項6に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記傾斜部を形成するステップは、
前記ポリシリコン膜の、前記第3絶縁膜の側面に近接する部分の膜厚が、前記ポリシリコン膜の他の部分よりも徐々に厚くなるように形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項7に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記(g)ステップは、
前記サイドウォールをマスクとし、前記第3開口部の下層に構成される前記ポリシリコン膜を取り除いて、鋭角部を有する前記フローティングゲートを形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項8に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記(g)ステップは、
前記傾斜部の前記第3絶縁膜の側面に接する位置を基準にしてエッチングを行うことにより前記鋭角部を形成するステップを含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 請求項4から請求項9の何れか1項に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記(e)ステップは、さらに、
前記サイドウォールをマスクとしポリシリコン膜をエッチングして第4開口部を形成するステップと、
エッチングされた前記ポリシリコン膜の側面を覆うように第6絶縁膜を形成し、前記第6絶縁膜をエッチバックによりフローティングゲート側面を覆うサイドウォールを形成するステップと、
前記第4開口部にポリシリコンプラグを形成するステップと、
前記ポリシリコンプラグ上に第7絶縁膜を形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。 - 基板の上方に設けられたフローティングゲートと、
絶縁膜を介して前記フローティングゲートの一部を覆うように設けられたコントロールゲートと
を具備し、
前記コントロールゲートは、
前記フローティングゲートを覆う側の端面を含み、
前記端面は、前記フローティングゲートの側面近傍の部分から上方にかけて、前記フローティングゲートに重なるように傾斜する
スプリットゲート型不揮発性半導体記憶装置。 - 請求項11に記載のスプリットゲート型不揮発性半導体記憶装置において、
前記絶縁膜を介して前記端面に対向するスペーサー絶縁領域を備え、
前記スペーサー絶縁領域は、
前記フローティングゲートの上層に構成され、前記法線方向を基準として、前記傾斜に対応する傾斜角を有する
スプリットゲート型不揮発性半導体記憶装置。 - 第1絶縁膜を介して基板の上層に設けられたフローティングゲートと、第2絶縁膜を介して前記フローティングゲートの一部を覆うように設けられたコントロールゲートとを有するスプリットゲート型不揮発性半導体記憶装置であって、
前記フローティングゲートは、
前記第1絶縁膜を介して前記フローティングゲートに注入された電荷を、前記コントロールゲートに提供する鋭角部と、
前記鋭角部近傍に備えられた第1フローティングゲート側面と、
前記第1フローティングゲート側面に対向する第2フローティングゲート側面と
を備え、
前記コントロールゲートは、
第3絶縁膜を介して前記基板に対向する底面と、
前記底面に隣り合い、前記フローティングゲート側に設けられた第1側面と、
前記第1側面に対向する位置に設けられた第2側面と
を有し、
前記第1側面は、
前記第2絶縁膜を介して前記鋭角部の上方に備えられた第1端面と、
前記第1端面と前記底面との中間に設けられた第2端面と
を備え、
前記第1端面は、
前記第1フローティングゲート側面近傍に備えられた第1部分と、
前記第1部分の上方に備えられた第2部分と
を含み、
前記第2部分は、
前記基板の法線方向を基準として、前記第2フローティングゲート側面方向に傾斜する
スプリットゲート型不揮発性半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006083434A JP4794337B2 (ja) | 2006-03-24 | 2006-03-24 | スプリットゲート型不揮発性半導体記憶装置の製造方法 |
US11/727,172 US20070221987A1 (en) | 2006-03-24 | 2007-03-23 | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
TW096110026A TWI368330B (en) | 2006-03-24 | 2007-03-23 | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
US13/413,326 US8377774B2 (en) | 2006-03-24 | 2012-03-06 | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006083434A JP4794337B2 (ja) | 2006-03-24 | 2006-03-24 | スプリットゲート型不揮発性半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258572A true JP2007258572A (ja) | 2007-10-04 |
JP4794337B2 JP4794337B2 (ja) | 2011-10-19 |
Family
ID=38532450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006083434A Expired - Fee Related JP4794337B2 (ja) | 2006-03-24 | 2006-03-24 | スプリットゲート型不揮発性半導体記憶装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20070221987A1 (ja) |
JP (1) | JP4794337B2 (ja) |
TW (1) | TWI368330B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8212309B2 (en) | 2008-02-20 | 2012-07-03 | Nec Corporation | Non-volatile memory device and method of manufacturing same |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035575B (zh) * | 2012-12-20 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 闪存的存储单元的形成方法 |
JP2015185613A (ja) * | 2014-03-20 | 2015-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6416595B2 (ja) * | 2014-11-14 | 2018-10-31 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
TWI563637B (en) * | 2015-02-02 | 2016-12-21 | Iotmemory Technology Inc | Non-volatile memory and manufacturing method thereof |
US9666680B1 (en) * | 2015-11-18 | 2017-05-30 | United Microelectronics Corp. | Flash cell and forming process thereof |
CN106206598B (zh) * | 2016-07-27 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
CN111341776B (zh) * | 2020-03-18 | 2023-11-14 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法、存储器单元阵列及其驱动方法 |
JP2022055951A (ja) * | 2020-09-29 | 2022-04-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124359A (ja) * | 2001-10-17 | 2003-04-25 | Seiko Epson Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置のセル構造 |
JP2005243948A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 不揮発性記憶素子およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130132A (en) * | 1998-04-06 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Clean process for manufacturing of split-gate flash memory device having floating gate electrode with sharp peak |
US6090668A (en) * | 1999-02-11 | 2000-07-18 | Taiwan Semiconductor Manufacturing Company | Method to fabricate sharp tip of poly in split gate flash |
US6525371B2 (en) * | 1999-09-22 | 2003-02-25 | International Business Machines Corporation | Self-aligned non-volatile random access memory cell and process to make the same |
US6563167B2 (en) * | 2001-01-05 | 2003-05-13 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges |
US6967372B2 (en) * | 2001-04-10 | 2005-11-22 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers |
KR100455379B1 (ko) * | 2002-02-21 | 2004-11-06 | 삼성전자주식회사 | 플래시 메모리 장치의 제조방법 |
JP3481934B1 (ja) * | 2002-06-21 | 2003-12-22 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
TW577173B (en) | 2003-04-03 | 2004-02-21 | Powerchip Semiconductor Corp | Split gate flash memory cell and manufacturing method thereof |
US6768162B1 (en) * | 2003-08-05 | 2004-07-27 | Powerchip Semiconductor Corp. | Split gate flash memory cell and manufacturing method thereof |
KR100574952B1 (ko) * | 2003-11-04 | 2006-05-02 | 삼성전자주식회사 | 스플릿 게이트형 비휘발성 반도체 메모리 소자 제조방법 |
US7202130B2 (en) * | 2004-02-10 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer for a split gate flash memory cell and a memory cell employing the same |
-
2006
- 2006-03-24 JP JP2006083434A patent/JP4794337B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-23 US US11/727,172 patent/US20070221987A1/en not_active Abandoned
- 2007-03-23 TW TW096110026A patent/TWI368330B/zh not_active IP Right Cessation
-
2012
- 2012-03-06 US US13/413,326 patent/US8377774B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124359A (ja) * | 2001-10-17 | 2003-04-25 | Seiko Epson Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置のセル構造 |
JP2005243948A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 不揮発性記憶素子およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8212309B2 (en) | 2008-02-20 | 2012-07-03 | Nec Corporation | Non-volatile memory device and method of manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
US20120164823A1 (en) | 2012-06-28 |
JP4794337B2 (ja) | 2011-10-19 |
TW200802894A (en) | 2008-01-01 |
US20070221987A1 (en) | 2007-09-27 |
TWI368330B (en) | 2012-07-11 |
US8377774B2 (en) | 2013-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4794337B2 (ja) | スプリットゲート型不揮発性半導体記憶装置の製造方法 | |
JP5220983B2 (ja) | 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法 | |
JP5289748B2 (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法 | |
KR100674958B1 (ko) | 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법 | |
JP2008251825A (ja) | 半導体記憶装置の製造方法 | |
JP2009044164A (ja) | 浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 | |
KR101992590B1 (ko) | 분리형-게이트, 트윈-비트 비휘발성 메모리 셀 | |
JP2008503080A (ja) | 分離領域上に消去ゲートを有する不揮発性メモリ | |
JP2006093707A (ja) | 半導体素子及びその製造方法 | |
JP2001189439A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
TWI744868B (zh) | 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 | |
JP2005530336A (ja) | フラッシュメモリセルおよびその製造方法 | |
JP2005101174A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2007201244A (ja) | 半導体装置 | |
TWI622160B (zh) | 具有單層浮動閘極的非揮發性記憶體裝置 | |
TWI784724B (zh) | 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法 | |
JP4629982B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
KR20000076852A (ko) | 반도체 기억장치 및 그 제조방법 | |
JP3033748B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
CN114335186A (zh) | 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法 | |
JP2005101599A (ja) | スペーサー酸化工程を利用する分離ゲートフラッシュメモリセル製造方法 | |
US8435856B2 (en) | Floating gate flash cell device and method for partially etching silicon gate to form the same | |
JP5122228B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP5001578B2 (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
JPH1117034A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110629 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4794337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |