JP2009044164A - 浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 - Google Patents

浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 Download PDF

Info

Publication number
JP2009044164A
JP2009044164A JP2008225276A JP2008225276A JP2009044164A JP 2009044164 A JP2009044164 A JP 2009044164A JP 2008225276 A JP2008225276 A JP 2008225276A JP 2008225276 A JP2008225276 A JP 2008225276A JP 2009044164 A JP2009044164 A JP 2009044164A
Authority
JP
Japan
Prior art keywords
gate
erase
floating gate
region
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008225276A
Other languages
English (en)
Other versions
JP5361292B2 (ja
Inventor
Xiang Liu
リウ シアン
Amitay Levi
レヴィ アミテイ
Alexander Kotov
コトフ アレクサンダー
Yuri Tkachev
トカチェフ ユーリ
Viktor Markov
マルコフ ヴィクトル
James Yingbo Jia
イングボ ジア ジェイムズ
Chien-Sheng Su
シェン スー チエン
Yaw Wen Hu
ウェン フー ヨウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2009044164A publication Critical patent/JP2009044164A/ja
Application granted granted Critical
Publication of JP5361292B2 publication Critical patent/JP5361292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】消去ゲートと浮遊ゲートとの間の特定の寸法関係によって、このようなセルの消去の効率を向上させること。
【解決手段】基板内の第２の電導型の第１の領域と、第２の電導型の第２の領域と、第１の領域と第２の領域との間のチャネル領域とを有する、改善されたスプリット・ゲート型不揮発性メモリ・セルが、第１の導電型の実質的に単結晶の基板内に作製される。このセルは、チャネル領域の一部の上方にある選択ゲートと、チャネル領域の別の部分の上にある浮遊ゲートと、浮遊ゲートの上方にある制御ゲートと、浮遊ゲートに隣接する消去ゲートとを有する。消去ゲートは、浮遊ゲートの上に延びるオーバーハングを有する。浮遊ゲートと消去ゲートとの間の垂直方向の分離の寸法に対するオーバーハングの寸法の比は、およそ１．０から２．５までの間であり、これが消去の効率を向上させる。
【選択図】図１Ａ

Description

本発明は、選択ゲートと、浮遊ゲートと、制御ゲートと、一定の寸法比での浮遊ゲートに対するオーバーハング（ｏｖｅｒｈａｎｇ）をもつ消去ゲートとを有する不揮発性フラッシュメモリ・セルに関する。本発明はまた、このようなフラッシュメモリ・セルのアレイ、並びに、このようなセル及びアレイを製造する方法に関する。
選択ゲート、浮遊ゲート、制御ゲート、及び消去ゲートを有するスプリット・ゲート型不揮発性フラッシュメモリ・セルは、当技術分野では良く知られている。例えば、米国特許番号第６，７４７，３１０号を参照されたい。浮遊ゲートの上にオーバーハングを有する消去ゲートも、当技術分野では良く知られている。例えば、米国特許番号第５，２４２，８４８号を参照されたい。前述の開示は両方とも、その全体が引用により本明細書に組み込まれる。
これまで、従来技術では、特定の制限内での浮遊ゲートに対する消去ゲートのオーバーハングが消去の効率を高めることを教示又は開示することができなかった。
したがって、本発明の目的の１つは、消去ゲートと浮遊ゲートとの間の特定の寸法関係によって、このようなセルの消去の効率を向上させることである。
本発明において、基板内の第２の電導型の第１の領域と、第２の電導型の第２の領域と、第１の領域と第２の領域との間のチャネル領域とを有する、スプリット・ゲート型不揮発性メモリ・セルが、第１の導電型の実質的に単結晶の基板内に作製される。このセルは、チャネル領域の第１の部分から絶縁され、離間配置された選択ゲートを有する。このセルは、チャネル領域の第２の部分から絶縁され、離間配置された浮遊ゲートをさらに有する。浮遊ゲートは、選択ゲートに最も近い第１の端部と、選択ゲートから最も遠く離れた第２の端部とを有する。消去ゲートは、基板から絶縁され、離間配置され、かつ、浮遊ゲートの第２の端部の最も近くにある。制御ゲートは、浮遊ゲート、選択ゲート、及び消去ゲートから絶縁され、離間配置され、浮遊ゲートの上方に配置され、消去ゲートと選択ゲートとの間にある。消去ゲートは、電気的に接続された２つの部分、すなわち浮遊ゲートの第２の端部に横方向に隣接し、それから絶縁された第１の部分と、浮遊ゲートの上に重なり、それから絶縁され、制御ゲートに隣接している第２の部分とをさらに有する。消去ゲートの第２の部分は、第１の領域から第２の領域への方向に対して実質的に垂直な方向で測定された第１の長さだけ、浮遊ゲートから分離される。消去ゲートの第２の部分は、制御ゲートに最も近い端部を有し、消去ゲートの第１の部分は、浮遊ゲートに最も近い端部を有する。消去ゲートの第２の部分は、第１の長さの方向に対して実質的に垂直な方向に、制御ゲートに最も近い消去ゲートの第２の部分の端部から浮遊ゲートに最も近い消去ゲートの第１の部分の端部まで測定された第２の長さだけ、浮遊ゲートの上に重なる。最終的に、第１の長さに対する第２の長さの比は、およそ１．０と２．５の間である。
本発明はまた、前述のメモリ・セルのアレイにも関する。
図１Ａを参照すると、本発明の改善された不揮発性メモリ・セル１０の断面図が示される。メモリ・セル１０は、Ｐ導電型である、単結晶シリコンのような実質的に単結晶の基板１２内に作製される。第２の導電型の第１の領域１４が、基板１２内にある。第１の導電型がＰである場合には、第２の導電型はＮである。第２の導電型の第２の領域１６が、第１の領域から離間配置される。第１の領域１４と第２の領域１６との間で電荷を伝導するチャネル領域１８が、第１の領域１４と第２の領域１６との間にある。
ワード線２０としても知られる、選択ゲート２０が、基板１２の上方に配置され、これから離間され、絶縁される。選択ゲート２０は、チャネル領域１８の第１の部分の上に配置される。チャネル領域１８の第１の部分は、第１の領域１４に直接当接する。したがって、選択ゲート２０は、第１の領域１４とほとんど又は全く重ならない。浮遊ゲート２２も、基板１２の上方に配置され、これから離間され、絶縁される。浮遊ゲート２２は、チャネル領域１８の第２の部分及び第２の領域１６の一部の上に配置される。チャネル領域１８の第２の部分は、チャネル領域１８の第１の部分とは異なる。したがって、浮遊ゲート２２は、選択ゲート２０の横方向に離間配置され、これから絶縁され、これに隣接している。消去ゲート２４が、第２の領域１６の上に配置され、これから離間され、かつ、基板１２から絶縁される。消去ゲート２４は、浮遊ゲート２２から横方向に絶縁され、離間配置される。選択ゲート２０は、浮遊ゲート２２の一方の側にあり、消去ゲート２４は、浮遊ゲート２２のもう一方の側にある。最終的に、制御ゲート２６が、浮遊ゲート２２の上方に配置され、そこから絶縁され、離間される。制御ゲート２６は、消去ゲート２４及び選択ゲート２０から絶縁され、離間配置され、かつ、消去ゲート２４と選択ゲート２０との間に配置される。ここまでは、メモリ・セル１０の前記の説明は、米国特許第６，７４７，３１０号に開示されている。
本発明の改善において、消去ゲート２４は、浮遊ゲート２２の上に張り出す部分を有する。これは、図１Ｂにより詳細に示される。消去ゲート２４は、電気的に接続されている２つの部分を含む。好ましい実施形態において、２つの部分はモノリシック構造を形成するが、２つの部分を別個の部分とし、電気的に接続できることも、本発明の範囲内である。消去ゲート２４の第１の部分は、浮遊ゲート２２のすぐ横方向に隣接し、第２の領域１６の上方にある。消去ゲート２４の第１の部分は、浮遊ゲート２２に最も近い端部３２を有する。消去ゲート２４の第２の部分は、制御ゲート２６に横方向に隣接し、浮遊ゲート２２の一部の上に張り出す。消去ゲートの第２の部分は、制御ゲート２６に最も近い端部３４を有する。図１Ｂに示されるように、端部３４と端部３２との間の水平方向の距離（第１の領域１４と第２の領域１６との間の方向に測定されたような）は、「ＥＧオーバーハング（Ｏｖｅｒｈａｎｇ）」と呼ばれる。制御ゲート２６に横方向に隣接し、浮遊ゲート２２の上に張り出す消去ゲート２４の第２の部分もまた、浮遊ゲート２２から垂直方向に離間配置される。図１Ｂに示されるように、「垂直」方向に測定された、浮遊ゲート２２と消去ゲート２４の第２の部分との間の垂直方向の距離は、「Ｔｏｘ」と呼ばれる。垂直方向距離「Ｔｏｘ」は、水平方向距離「ＥＧオーバーハング」に対して実質的に垂直な方向に測定される。
米国特許第６，７４７，３１０号に説明されるように、メモリ・セル１０は、浮遊ゲート２２から消去ゲートへの、ファウラー・ノルドハイム機構による電子トンネリングによって消去する。さらに、消去機構を改善するために、浮遊ゲート２２は、消去中に局所的な電界を強化し、浮遊ゲート２２のコーナー部から消去ゲート２４への電子の流れを強化するために、消去ゲート２４に最も近い鋭利なコーナー部を有することができる。「Ｔｏｘ」に対する「ＥＧオーバーハング」の比がおよそ１．０から２．５までの間であるとき、消去の効率が増大することが分かった。このことが、図２に示される。図２を参照すると、「ＥＧオーバーハング」／「Ｔｏｘ」比の関数として、ＦＴＶ、ＣＲ、及びＶｅｒａｓｅのグラフ３０が示される。Ｖｅｒａｓｅは、消去操作中に消去ゲート２４に印加される電圧であり、これは、セルを「１」の状態に十分に消去することができる。
Ｖｅｒａｓｅ＝（ＦＴＶ＋ＱFG／Ｃtotal）／（１−ＣＲ）である。Ｃtotalは、浮遊ゲート２２と全ての周囲ノードとの間の全静電容量である。ＣＲは、消去ゲート２４と浮遊ゲート２２との間の結合比である。ＣＲ＝ＣEG-FG／Ｃtotalであり、ここで、ＣEG-FGは、消去ゲート２４と浮遊ゲート２２との間の静電容量である。ＱFGは、「１」の状態に対応する浮遊ゲートにかかる実効電荷である。ＦＴＶは、セルを「１」の状態まで消去するために必要とされる、消去ゲート２４と浮遊ゲート２２との間の電圧差である。「ＥＧオーバーハング」が「Ｔｏｘ」より著しく小さいときは、浮遊ゲート２２のコーナー部に隣接するトンネル酸化物内の電子トンネリング障壁が、すぐ隣の結合ゲート２６の低い電位に電気的に露出されて、ＦＴＶの増加をもたらし、Ｖｅｒａｓｅの増加をもたらす。「ＥＧオーバーハング」が「Ｔｏｘ」より著しく大きいときは、ＣＲが増加し、このことが、Ｖｅｒａｓｅも増加させる。図２に示されるように、グラフ３０は、「ＥＧオーバーハング」／「Ｔｏｘ」がおよそ１．６であるときに、Ｖｅｒａｓｅの最小値を示す。Ｖｅｒａｓｅの要件が減少すると、電荷ポンプへの要件も同様に減少する。したがって、消去の効率が高まる。
本発明のメモリ・セル１０の２つの実施形態がある。メモリ・セル１０の選択ゲート２０は、絶縁領域Ｗ１によって浮遊ゲートから分離される。メモリ・セル１０の第１の実施形態において、領域Ｗ１は、二酸化シリコンである。これは、セル１０のオプションＡと呼ばれる。メモリ・セル１０の第２の実施形態において、領域Ｗ１は、二酸化シリコン、窒化シリコン、及び二酸化シリコンを含む複合層であり、この実施形態は、セル１０のオプションＢと呼ばれる。
図３Ａ−図３Ｌを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおけるステップの断面図が示される。図３Ａから始まり、Ｐ型単結晶シリコンの基板１２上への二酸化シリコン層４０の形成が示される。９０ｎｍ（又は１２０ｎｍ）プロセスの場合は、二酸化シリコン層４０は、８０−１００オングストロームのオーダーである。その後、二酸化シリコン層４０上にポリシリコン（又はアモルファス・シリコン）の第１の層４２が堆積又は形成される。同じく、９０ｎｍプロセスについての説明のために、ポリシリコンの第１の層４２は、３００−８００オングストロームのオーダーである。ポリシリコンの第１の層４２は、続いて、選択ゲート２０に対して垂直にパターン形成される。
図３Ｂを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。二酸化シリコン（又は、さらにＯＮＯのような複合層）などの別の絶縁層４４が、ポリシリコンの第１の層４２上に堆積されるか又は形成される。材料が二酸化シリコンであるか又はＯＮＯであるかによって、層４４は、１００−２００オングストロームのオーダーにすることができる。次に、ポリシリコンの第２の層４６が、層４４上に堆積されるか又は形成される。ポリシリコンの第２の層４６は、５００−４０００オングストロームのオーダーの厚さである。絶縁体の別の層４８が、ポリシリコンの第２の層４６上に堆積されるか又は形成され、後の乾式エッチングの際にハード・マスクとして用いられる。好ましい実施形態において、層４８は、窒化シリコン４８ａ、二酸化シリコン４８ｂ、及び窒化シリコン４８ｃを含む複合層である。９０ｎｍプロセスに関する好ましい実施形態においては、寸法は、層４８ａについては２００−６００オングストローム、層４８ｂについては２００−６００オングストローム、及び層４８ｃについては５００−３０００オングストロームである。
図３Ｃを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。フォトレジスト材料（図示せず）が、図３Ｂに示される構造体上に堆積され、マスキング・ステップが形成され、フォトレジスト材料の選択された部分を露光する。フォトレジストが現像され、フォトレジストをマスクとして用いて、構造体がエッチングされる。次に、複合層４８、ポリシリコンの第２の層４６、絶縁層４４は、ポリシリコンの第１の層４２が露出されるまで、異方性エッチングされる。結果として得られた構造体が、図３Ｃに示される。２つの「スタック」、Ｓ１及びＳ２だけが示されるが、互いから分離されるこのような多数の「スタック」が存在することは明らかであろう。
図３Ｄを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。構造体上に、二酸化シリコン４９が堆積されるか又は形成される。窒化シリコン層５０の堆積がこれに続く。二酸化シリコン４９及び窒化シリコン５０が異方性エッチングされ、スタックＳ１及びＳ２の各々の周りに、（二酸化シリコン４９及び窒化シリコン５０の組み合わせである）スペーサ５１を残す。結果として得られた構造体が、図３Ｄに示される。
図３Ｅを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。フォトレジスト・マスクが、スタックＳ１とＳ２との間及び交互する他の対のスタック間の領域の上に形成される。これを説明するために、スタックＳ１とＳ２との間のこの領域を「内部領域」と呼び、フォトレジストによって覆われていない領域を「外部領域」と呼ぶ。外部領域内の露出された第１のポリシリコン４２は、異方性エッチングされる。酸化物層４０は、同様に異方性エッチングされる。結果として得られた構造体が、図３Ｅに示される。
図３Ｆを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。図３Ｅに示される構造体から、フォトレジスト材料が除去される。次に、酸化物層５２が、堆積されるか又は形成される。次に、酸化物層５２に異方性エッチングを施し、スタックＳ１及びＳ２に隣接するスペーサ５２を残す。結果として得られた構造体が、図３Ｆに示される。
図３Ｇを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。次に、フォトレジスト材料が、堆積され、マスクされ、スタックＳ１とＳ２との間の内部領域内に開口部を残す。この場合も、図３Ｅに示される図と同様に、フォトレジストは、交互する他の対のスタック間にある。スタックＳ１とＳ２との間（及び交互する他の対のスタック間）の内部領域内のポリシリコン４２が、異方性エッチングされる。ポリシリコン４２の下方にある二酸化シリコン層４０も、異方性エッチングすることができる。結果として得られた構造体に、第２の領域１６を形成する高圧イオン注入を施す。結果として得られた構造体が、図３Ｇに示される。
図３Ｈを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。例えば、湿式エッチング又は乾式等方性エッチングによって、内部領域内のスタックＳ１及びＳ２に隣接する酸化物スペーサ５２が除去される。結果として得られた構造体が、図３Ｈに示される。
図３Ｉを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。スタックＳ１及びＳ２の外部領域内のフォトレジスト材料が除去される。二酸化シリコン５４が、あらゆる場所に堆積されるか又は形成される。結果として得られた構造体が、図３Ｉに示される。
図３Ｊを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。構造体は、フォトレジスト材料によって再び覆われ、マスキング・ステップが行われ、スタックＳ１及びＳ２の外部領域を露光し、スタックＳ１とＳ２との間の内部領域を覆うフォトレジスト材料を残す。酸化物異方性エッチングを行って、スタックＳ１及びＳ２の外部領域内にあるスペーサ５４の厚さを低減させ、外部領域内の露出されたシリコン基板１２から二酸化シリコンを完全に除去する。結果として得られた構造体が、図３Ｊに示される。
図３Ｋを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。構造体上に、２０−１００オングストロームのオーダーの薄い二酸化シリコン層５６が形成される。この酸化物層５６は、選択ゲートと基板１２との間のゲート酸化物である。結果として得られた構造体が、図３Ｋに示される。
図３Ｌを参照すると、本発明のセル１０のオプションＡを作製するプロセスにおける次のステップの断面図が示される。ポリシリコン６０が、あらゆる場所に堆積される。次に、ポリシリコン層６０に異方性エッチングを施し、スタックＳ１及びＳ２の外部領域内にスペーサを形成し、これにより、共通の第２の領域１６を共有する互いに隣接する２つのメモリ・セル１０の選択ゲート２０を形成する。さらに、スタックＳ１及びＳ２の内部領域内のスペーサが互いに併合され、隣接する２つのメモリ・セル１０によって共有される単一の消去ゲート２４を形成する。構造体上に絶縁体層６２が堆積され、異方性エッチングされて、選択ゲート２０の隣にスペーサ６２を形成する。好ましい実施形態において、絶縁体６２は、二酸化シリコン及び窒化シリコンを含む複合層である。その後、イオン注入ステップを行い、第１の領域１４を形成する。別の側面上にあるこれらのメモリ・セルの各々は、共通の第１の領域１４を共有する。絶縁体及び金属化層が、続いて堆積され、パターン形成されて、ビット線７０及びビット線コンタクト７２を形成する。
図４Ａ−図４Ｌを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおけるステップの断面図が示される。以下に述べられるステップ及び説明の組は、図３Ａ−図３Ｌに示され、説明されるメモリ・セル１０のオプションＡの形成方法についての上記のステップ及び説明と類似している。したがって、同じ番号は、同じ部分のために用いられる。図４Ａから始まり、Ｐ型単結晶シリコンの基板１２上の二酸化シリコン層４０の形成が示される。９０ｎｍプロセスの場合は、二酸化シリコン層４０は、８０−１００オングストロームのオーダーである。その後、二酸化シリコン層４０上に、ポリシリコン（又はアモルファス・シリコン）の第１の層４２が堆積されるか又は形成される。再び９０ｎｍプロセスについて説明するために、ポリシリコンの第１の層４２は、３００−８００オングストロームのオーダーである。ポリシリコンの第１の層４２は、続いて、選択ゲート２０に対して垂直にパターン形成される。
図４Ｂを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。二酸化シリコン（又は、さらにＯＮＯのような複合層）などの別の絶縁層４４が、ポリシリコンの第１の層４２上に堆積されるか又は形成される。材料が二酸化シリコンであるか又はＯＮＯであるかによって、層４４は、１００−２００オングストロームのオーダーにすることができる。次に、ポリシリコンの第２の層４６が、層４４上に堆積されるか又は形成される。ポリシリコンの第２の層４６は、５００−４０００オングストロームのオーダーの厚さである。絶縁体の別の層４８が、ポリシリコンの第２の層４６上に堆積されるか又は形成され、後の乾式エッチングの際にハード・マスクとして用いられる。好ましい実施形態において、層４８は、窒化シリコン４８ａ、二酸化シリコン４８ｂ、及び窒化シリコン４８ｃを含む複合層である。９０ｎｍプロセスに関する好ましい実施形態においては、寸法は、層４８ａについては２００−６００オングストローム、層４８ｂについては２００−６００オングストローム、及び層４８ｃについては５００−３０００オングストロームである。
図４Ｃを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。フォトレジスト材料（図示せず）が、図４Ｂに示される構造体上に堆積され、マスキング・ステップが形成され、フォトレジスト材料の選択された部分を露光する。フォトレジストが現像され、フォトレジストをマスクとして用いて、構造体がエッチングされる。次に、複合層４８、ポリシリコンの第２の層４６、絶縁層４４は、ポリシリコンの第１の層４２が露出されるまで、異方性エッチングされる。結果として得られた構造体が、図４Ｃに示される。２つの「スタック」、Ｓ１及びＳ２だけが示されるが、互いから分離されるこのような多数の「スタック」が存在することは明らかであろう。
図４Ｄを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。フォトレジスト・マスクが、スタックＳ１とＳ２との間及び交互する他の対のスタック間の領域の上に形成される。これを説明するために、スタックＳ１とＳ２との間のこの領域を「内部領域」と呼び、フォトレジストによって覆われていない領域を「外部領域」と呼ぶ。外部領域内の露出された第１のポリシリコン４２は、異方性エッチングされる。酸化物層４０は、同様に異方性エッチングされる。結果として得られた構造体が、図４Ｄに示される。
図４Ｅを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。構造体上に、二酸化シリコン４９が堆積されるか又は形成される。窒化シリコン層５０の堆積がこれに続く。二酸化シリコン４９及び窒化シリコン５０が異方性エッチングされ、スタックＳ１及びＳ２（並びに、図示されない離間配置された他の全てのスタック）の各々の周りに、（二酸化シリコン４９及び窒化シリコン５０の組み合わせである）スペーサ５１を残す。結果として得られた構造体が、図４Ｅに示される。
図４Ｆを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。次に、酸化物層５２が堆積されるか又は形成される。次に、酸化物層５２に異方性エッチングを施し、スタックＳ１及びＳ２に隣接するスペーサ５２を残す。結果として得られた構造体が、図４Ｆに示される。
図４Ｇを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。次に、フォトレジスト材料が、堆積され、マスクされ、スタックＳ１とＳ２との間の内部領域内に開口部を残す。この場合も、フォトレジストは、交互する他の対のスタック間にある。スタックＳ１とＳ２との間（及び交互する他の対のスタック間）の内部領域内のポリシリコン４２が、異方性エッチングされる。ポリシリコン４２の下方にある二酸化シリコン層４０も、異方性エッチングすることができる。結果として得られた構造体に、第２の領域１６を形成する高圧イオン注入を施す。結果として得られた構造体が、図４Ｇに示される。
図４Ｈを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。例えば、湿式エッチング又は乾式等方性エッチングによって、内部領域内のスタックＳ１及びＳ２に隣接する酸化物スペーサ５２が除去される。結果として得られた構造体が、図４Ｈに示される。
図４Ｉを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。スタックＳ１及びＳ２の外部領域内のフォトレジスト材料が除去される。二酸化シリコン５４が、あらゆる場所に堆積されるか又は形成される。結果として得られた構造体が、図４Ｉに示される。
図４Ｊを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。構造体は、フォトレジスト材料によって再び覆われ、マスキング・ステップが行われ、スタックＳ１及びＳ２の外部領域を露光し、スタックＳ１とＳ２との間の内部領域を覆うフォトレジスト材料を残す。酸化物異方性エッチングを行って、スタックＳ１及びＳ２の外部領域内の酸化物スペーサ５４の厚さを低減させ、外部領域内の露出されたシリコン基板１２から二酸化シリコンを完全に除去する。結果として得られた構造体が、図４Ｊに示される。
図４Ｋを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。構造体上に、２０−１００オングストロームのオーダーの薄い二酸化シリコン層５６が形成される。この酸化物層５６は、選択ゲートと基板１２との間のゲート酸化物である。結果として得られた構造体が、図４Ｋに示される。
図４Ｌを参照すると、本発明のセル１０のオプションＢを作製するプロセスにおける次のステップの断面図が示される。ポリシリコン６０が、あらゆる場所に堆積される。次に、ポリシリコン層６０に異方性エッチングを施し、スタックＳ１及びＳ２の外部領域内にスペーサを形成し、これにより、共通の第２の領域１６を共有する互いに隣接する２つのメモリ・セル１０の選択ゲート２０を形成する。さらに、スタックＳ１及びＳ２の内部領域内のスペーサが互いに併合され、隣接する２つのメモリ・セル１０によって共有される単一の消去ゲート２４を形成する。構造体上に絶縁体層６２が堆積され、異方性エッチングされて、選択ゲート２０の隣にスペーサ６２を形成する。好ましい実施形態において、絶縁体６２は、二酸化シリコン及び窒化シリコンを含む複合層である。その後、イオン注入ステップを行い、第１の領域１４を形成する。別の側面上にあるこれらのメモリ・セルの各々は、共通の第１の領域１４を共有する。絶縁体及び金属化層が、続いて堆積され、パターン形成されて、ビット線７０及びビット線コンタクト７２を形成する。
プログラム、読み取り、及び消去の動作、並びに、特に印加される電圧は、米国特許第６，７４７，３１０号に述べられたものと同じにすることができ、その開示は、その全体が引用により本明細書に組み込まれる。
しかしながら、動作条件を異なるものしてもよい。例えば、消去動作のために、以下の電圧を印加することができる。
消去中、−６から−９ボルトのオーダーの負の電圧を選択制御ゲート２６に印加することができる。その場合、選択消去ゲート２４に印加される電圧をおよそ７−９ボルトまで下げることができる。消去ゲート２４の「オーバーハング」は、選択制御ゲート２６に印加された負の電圧からトンネリング障壁を遮断する。
プログラミングのために、以下の電圧を印加することができる。
プログラミング中、浮遊ゲートの下のチャネル部分が反転した状態で、有効なホット電子注入によって選択されたセルをプログラムする。ホット電子を生成するために、３−６ボルトの中電圧を選択ＳＬに印加する。選択制御ゲート２６及び選択消去ゲート２４に、高電圧（６−９ボルト）までバイアスをかけ、高い結合比を利用し、浮遊ゲートへの電圧結合を最大にする。浮遊ゲートに結合された高圧が、ＦＧチャネルの反転を引き起こし、スプリット・エリアにおいて横方向の場を集め、ホット電子をより効率的に生成する。さらに、電圧は、高い垂直方向場を提供して、ホット電子を浮遊ゲート内に引き付け、注入エネルギー障壁を減少させる。
読み取りのために、以下の電圧を印加することができる。
各々が浮遊ゲートに結合されるので、読み取り中、プログラム動作と読み取り動作との間のバランスに応じて、選択制御ゲート２６及び選択消去ゲート２４にかかる電圧を平衡させることができる。したがって、最適なウィンドウを達成するために、選択制御ゲート２６及び選択消去ゲート２４の各々に印加される電圧は、０Ｖから３．７Ｖまでの範囲にある電圧の組み合わせとすることができる。さらに、ＲＣ結合のために、選択制御ゲートにかかる電圧は好ましいものではないので、選択消去ゲート２４にかかる電圧は、より迅速な読み取り動作をもたらすことができる。
本発明の改善された不揮発性メモリ・セルの断面図である。 浮遊ゲートと消去ゲートのオーバーハングとの間の寸法関係がより詳細に示される、図１Ａに示されたセルの一部の拡大図である。 本発明の改善されたセルによる消去効率の向上を示すグラフである。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの一実施形態を作製する１つのプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。 本発明のメモリ・セルの別の実施形態を作製する別のプロセスの断面図である。
符号の説明
１０：メモリ・セル
１２：基板
１４：第１の領域
１６：第２の領域
１８：チャネル領域
２０：選択ゲート
２２：浮遊ゲート
２４：消去ゲート
２６：制御ゲート
４０：二酸化シリコン層
４２、４６、６０：ポリシリコン層
４４：絶縁層
４８：複合層
４９：二酸化シリコン
５０：窒化シリコン
５１、５２、５４、６２：スペーサ
５６：薄い二酸化シリコン層
７０：ビット線
７２：ビット線コンタクト
Ｓ１、Ｓ２：スタック

Claims (23)

  1. 基板内の第２の導電型の第１の領域と、前記第２の導電型の第２の領域と、前記第１の領域と前記第２の領域の間のチャネル領域とを有する、第１の導電型の実質的に単結晶の基板内の不揮発性メモリ・セルにおいて、前記チャネル領域の第１の部分から絶縁され、離間配置された選択ゲートと、該チャネル領域の第２の部分から絶縁され、離間配置され、かつ、該選択ゲートに最も近い第１の端部及び該選択ゲートからさらに離れた第２の端部を有する浮遊ゲートと、前記浮遊ゲートの前記第２の端部の最も近くにある、該基板から絶縁され、離間配置された消去ゲートと、該浮遊ゲート、該選択ゲート、及び前記消去ゲートから絶縁され、離間配置され、該浮遊ゲートの上方に配置され、該消去ゲートと該選択ゲートとの間にある制御ゲートとを備え、
    前記消去ゲートは、電気的に接続された２つの部分、すなわち前記浮遊ゲートの前記第２の端部に横方向に隣接し、これから絶縁される第１の部分と、該浮遊ゲートの上に重なり、これから絶縁され、前記制御ゲートに隣接する第２の部分とを有し、
    前記消去ゲートの前記第２の部分は、前記第１の領域から前記第２の領域への方向に対して実質的に垂直な方向に測定された第１の長さだけ、前記浮遊ゲートから分離され、
    前記消去ゲートの前記第２の部分は、前記制御ゲートに最も近い端部を有し、該消去ゲートの前記第１の部分は、前記浮遊ゲートに最も近い端部を有し、
    前記消去ゲートの前記第２の部分は、前記第１の長さの方向に対して実質的に垂直な方向に、前記制御ゲートに最も近い該消去ゲートの該第２の部分の前記端部から前記浮遊ゲートに最も近い該消去ゲートの前記第１の部分の前記端部まで測定された第２の長さだけ、該浮遊ゲートの上に重なり、
    前記第１の長さに対する前記第２の長さの比が、およそ１．０から２．５までの間であることを特徴とするセル。
  2. 前記消去ゲートの前記２つの部分はモノリシックに形成されることを特徴とする、請求項１に記載のセル。
  3. 前記消去ゲートの前記２つの部分は、互いに電気的に接続された２つの別個の部分であることを特徴とする、請求項１に記載のセル。
  4. 前記浮遊ゲートは、前記消去ゲートの前記第１の部分に最も近い該浮遊ゲートの前記第２の端部にある、鋭利なコーナー部を有することを特徴とする、請求項２に記載のセル。
  5. 前記コーナー部は、消去動作中、前記浮遊ゲートから前記消去ゲートへの電子の流れを容易にすることを特徴とする、請求項４に記載のセル。
  6. 前記浮遊ゲートは、前記第２の領域の部分から絶縁され、離間配置され、前記消去ゲートは、該第２の領域から絶縁され、離間配置されることを特徴とする、請求項２に記載のセル。
  7. 前記選択ゲートを絶縁し、離間配置する、前記チャネル領域の前記第１の部分は、前記第１の領域に当接することを特徴とする、請求項６に記載のセル。
  8. 前記選択ゲートは、複合絶縁材料によって前記浮遊ゲートの前記第１の端部から分離されることを特徴とする、請求項２に記載のセル。
  9. 前記複合絶縁材料は、二酸化シリコン及び窒化シリコンであることを特徴とする、請求項８に記載のセル。
  10. 前記選択ゲートは、均一な絶縁材料によって前記浮遊ゲートの前記第１の端部から分離されることを特徴とする、請求項２に記載のセル。
  11. 前記均一な絶縁材料は、二酸化シリコンであることを特徴とする、請求項１０に記載のセル。
  12. 第１の導電型の実質的に単結晶材料の基板と、
    各々が、
    前記基板内の第２の導電型の第１の領域と、
    前記基板内の前記第２の導電型の第２の領域と、
    前記基板内の前記第１の領域と前記第２の領域との間のチャネル領域と、
    前記チャネル領域の第１の部分から絶縁され、離間配置された選択ゲートと、
    前記チャネル領域の第２の部分から絶縁され、離間配置され、かつ、前記選択ゲートに最も近い第１の端部及び該選択ゲートから最も遠く離れた第２の端部を有する浮遊ゲートと、
    前記浮遊ゲートの前記第２端部の最も近くにある、前記基板から絶縁され、離間配置された消去ゲートと、
    前記浮遊ゲート、前記選択ゲート、及び前記消去ゲートから絶縁され、離間配置され、該浮遊ゲートの上方に配置され、該消去ゲートと該選択ゲートとの間にある制御ゲートとを有する、
    複数の行及び列で配置された複数の不揮発性メモリ・セルと、
    を備え、
    前記消去ゲートは、電気的に接続された２つの部分、すなわち前記浮遊ゲートの前記第２の端部に横方向に隣接し、これから絶縁される第１の部分と、該浮遊ゲートの上に重なり、これから絶縁され、前記制御ゲートに隣接する第２の部分とを有し、
    前記消去ゲートの前記第２の部分は、前記第１の領域から前記第２の領域への方向に対して実質的に垂直な方向で測定された第１の長さだけ、前記浮遊ゲートから分離され、
    前記消去ゲートの前記第２の部分は、前記制御ゲートに最も近い端部を有し、該消去ゲートの前記第１の部分は、前記浮遊ゲートに最も近い端部を有し、
    前記消去ゲートの前記第２の部分は、前記第１の長さの方向に対して実質的に垂直な方向に、前記制御ゲートに最も近い該消去ゲートの該第２の部分の前記端部から、前記浮遊ゲートに最も近い該消去ゲートの前記第１の部分の前記端部まで測定された第２の長さだけ、該浮遊ゲートの上に重なり、
    前記第１の長さに対する前記第２の長さの比が、およそ１．０から２．５までの間であり、
    一方の側で互いに隣接するセルが共通の第１の領域を有し、別の側で互いに隣接するセルが共通の第２の領域を有することを特徴とする不揮発性メモリ・セルのアレイ。
  13. 前記別の側で互いに隣接するセルは、共通の消去ゲートを有することを特徴とする、請求項１２に記載のアレイ。
  14. 前記消去ゲートの前記２つの部分はモノリシックに形成されることを特徴とする、請求項１３に記載のアレイ。
  15. 前記消去ゲートの前記２つの部分は、互いに電気的に接続された２つの別個の部分であることを特徴とする、請求項１２に記載のアレイ。
  16. 前記浮遊ゲートは、前記消去ゲートの前記第１の部分に最も近い該浮遊ゲートの前記第２の端部にある、鋭いコーナー部を有することを特徴とする、請求項１４に記載のアレイ。
  17. 前記コーナー部は、消去動作中、前記浮遊ゲートから前記消去ゲートへの電子の流れを容易にすることを特徴とする、請求項１６に記載のアレイ。
  18. 前記浮遊ゲートは、前記第２の領域の部分から絶縁され、離間配置され、前記消去ゲートは、該第２の領域から絶縁され、離間配置されることを特徴とする、請求項１４に記載のアレイ。
  19. 前記選択ゲートを絶縁し、離間配置する、前記チャネル領域の前記第１の部分は、前記第１の領域に当接することを特徴とする、請求項１８に記載のアレイ。
  20. 前記選択ゲートは、複合絶縁材料によって、前記浮遊ゲートの前記第１の端部から分離されることを特徴とする、請求項１２に記載のアレイ。
  21. 前記複合絶縁材料は、二酸化シリコン及び窒化シリコンであることを特徴とする、請求項２０に記載のアレイ。
  22. 前記選択ゲートは、均一な絶縁材料によって前記浮遊ゲートの前記第１の端部から分離されることを特徴とする、請求項１２に記載のアレイ。
  23. 前記均一な絶縁材料は、二酸化シリコンであることを特徴とする、請求項２２に記載のアレイ。
JP2008225276A 2007-08-06 2008-08-06 浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 Active JP5361292B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/834,574 2007-08-06
US11/834,574 US20090039410A1 (en) 2007-08-06 2007-08-06 Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing

Publications (2)

Publication Number Publication Date
JP2009044164A true JP2009044164A (ja) 2009-02-26
JP5361292B2 JP5361292B2 (ja) 2013-12-04

Family

ID=40345645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008225276A Active JP5361292B2 (ja) 2007-08-06 2008-08-06 浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法

Country Status (5)

Country Link
US (4) US20090039410A1 (ja)
JP (1) JP5361292B2 (ja)
KR (1) KR20090014967A (ja)
CN (3) CN102403274A (ja)
TW (1) TWI393263B (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140057582A (ko) * 2011-08-31 2014-05-13 실리콘 스토리지 테크놀로지 인크 그들 사이에 향상된 커플링 비율을 갖는 커플링 게이트 및 플로팅 게이트를 구비하는 비휘발성 메모리 셀
JP2014096421A (ja) * 2012-11-07 2014-05-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014514783A (ja) * 2011-05-13 2014-06-19 シリコン ストーリッジ テクノロージー インコーポレイテッド カップリングゲートを備えたスプリットゲート型フラッシュメモリセルを作動させる方法
KR20140085512A (ko) * 2011-11-01 2014-07-07 실리콘 스토리지 테크놀로지 인크 분리된 소거 게이트를 구비한 스플리트 게이트 비-휘발성 플로팅 게이트 메모리 셀을 프로그래밍하는 방법
JP2014524670A (ja) * 2011-08-24 2014-09-22 シリコン ストーリッジ テクノロージー インコーポレイテッド 個別の消去ゲートを有するスプリットゲート不揮発性フローティングゲートメモリセルを製造する方法及びそれによって製造されたメモリセル
JP2015508566A (ja) * 2011-11-17 2015-03-19 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． カップリングゲートの改善されたストラッピングを有するスプリットゲート型不揮発性浮遊ゲートメモリセルのアレイ
JP2015515748A (ja) * 2012-03-13 2015-05-28 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリ装置及びその動作方法
JP2015526907A (ja) * 2012-08-23 2015-09-10 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ゲートの下のドーパントの拡散を低減することによるメモリセルの形成方法
JP2015529975A (ja) * 2012-08-23 2015-10-08 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． デプレッションモード浮遊ゲートチャネルを備えた分割ゲートメモリセル、及びその製造方法
JP2015536047A (ja) * 2012-09-28 2015-12-17 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 基板ストレッサ領域を有する分割ゲートメモリセル及びその製造方法
JP2016507168A (ja) * 2013-03-14 2016-03-07 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 低漏出、低閾値電圧、分割ゲートフラッシュセル動作
JP2016507908A (ja) * 2013-03-14 2016-03-10 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 増大したチャネル領域有効幅を有する不揮発性メモリセル及びその製造方法
US9356032B2 (en) 2014-06-13 2016-05-31 Renesas Electronics Corporation Semiconductor device with improved electrode isolation
US9368354B2 (en) 2014-01-08 2016-06-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2016524342A (ja) * 2013-07-05 2016-08-12 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 分割ゲート型不揮発性メモリセル用の自己整合ソースの形成
JP2016531434A (ja) * 2013-08-02 2016-10-06 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
JP2017509156A (ja) * 2014-03-17 2017-03-30 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． バルク／ｓｏｉハイブリッド基板上の組込型メモリデバイス及びそれを製作する方法
US9646700B2 (en) 2011-12-08 2017-05-09 Silicon Storage Technology, Inc. Non-volatile memory device and a method of programming such device
JP2017524260A (ja) * 2014-08-08 2017-08-24 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 制御ゲートと浮遊ゲートとの間の強化された横方向結合によりスケーリングが改良される分割ゲートフラッシュメモリセル
US9754949B2 (en) 2015-08-24 2017-09-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2017536703A (ja) * 2014-12-04 2017-12-07 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ
US9842846B2 (en) 2015-08-28 2017-12-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2018507548A (ja) * 2015-01-22 2018-03-15 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 低電圧論理デバイス及び高電圧論理デバイスと共に分割ゲートメモリセルアレイを形成する方法
JP2018533208A (ja) * 2015-10-01 2018-11-08 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 統合された高ｋ金属ゲートを有する不揮発性分割ゲートメモリセル及びそれを作製する方法
JP2018534775A (ja) * 2015-10-12 2018-11-22 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． メモリアレイ及び論理デバイスを形成する方法
JP2019515495A (ja) * 2016-04-29 2019-06-06 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． スプリットゲート、ツインビット不揮発性メモリセル

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP5503843B2 (ja) * 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US20090267130A1 (en) * 2008-04-28 2009-10-29 International Business Machines Corporation Structure and process integration for flash storage element and dual conductor complementary mosfets
CN101882576B (zh) * 2009-05-06 2012-03-14 中芯国际集成电路制造(北京)有限公司 提高浮栅擦除效率的方法
US8445953B2 (en) 2009-07-08 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for flash memory cells
US8470670B2 (en) * 2009-09-23 2013-06-25 Infineon Technologies Ag Method for making semiconductor device
CN102097384B (zh) * 2009-12-15 2013-05-29 中芯国际集成电路制造(上海)有限公司 存储器件制造方法
CN102104044B (zh) * 2009-12-17 2013-02-27 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储器及其制造方法
CN102263064A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 分立栅存储器件的形成方法
CN102386141B (zh) * 2010-08-27 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种防止分离栅闪存中堆叠栅极线倒塌的方法
CN102543885A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 分立栅存储器件及其形成方法
CN102610575A (zh) * 2011-01-21 2012-07-25 中芯国际集成电路制造(上海)有限公司 制作分离栅极式快闪存储器单元的方法
KR101787488B1 (ko) 2011-03-24 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US8384147B2 (en) * 2011-04-29 2013-02-26 Silicon Storage Technology, Inc. High endurance non-volatile memory cell and array
CN102956562B (zh) * 2011-08-22 2015-04-29 中芯国际集成电路制造(上海)有限公司 存储器件的形成方法
CN102299157B (zh) * 2011-09-01 2016-08-03 上海华虹宏力半导体制造有限公司 分栅式闪存及其制造方法
CN102270608B (zh) * 2011-09-01 2016-12-28 上海华虹宏力半导体制造有限公司 分栅式闪存制造方法
CN103178018A (zh) * 2011-12-22 2013-06-26 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储单元制造方法
US9330922B2 (en) 2012-03-07 2016-05-03 Silicon Storage Technology, Inc. Self-aligned stack gate structure for use in a non-volatile memory array and a method of forming such structure
US8878281B2 (en) 2012-05-23 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells
US8890230B2 (en) 2012-07-15 2014-11-18 United Microelectronics Corp. Semiconductor device
JP5936959B2 (ja) * 2012-09-04 2016-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103715144B (zh) * 2012-09-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 分立栅存储器件及其形成方法
US9123401B2 (en) 2012-10-15 2015-09-01 Silicon Storage Technology, Inc. Non-volatile memory array and method of using same for fractional word programming
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
CN102983139B (zh) * 2012-11-30 2017-09-29 上海华虹宏力半导体制造有限公司 半导体存储器
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
KR101716998B1 (ko) 2013-03-14 2017-03-15 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 프로그램 알고리즘 디바이스 및 방법
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US8867281B2 (en) 2013-03-15 2014-10-21 Silicon Storage Technology, Inc. Hybrid chargepump and regulation means and method for flash memory device
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
CN104157614A (zh) * 2013-05-14 2014-11-19 中芯国际集成电路制造(上海)有限公司 分离栅式快闪存储器的制造方法
US9431256B2 (en) * 2013-07-11 2016-08-30 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US9048316B2 (en) * 2013-08-29 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure and method of forming the same
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US20150155039A1 (en) 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
US9287282B2 (en) 2014-01-28 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a logic compatible flash memory
US20150249158A1 (en) * 2014-03-03 2015-09-03 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9159842B1 (en) * 2014-03-28 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded nonvolatile memory
US9614048B2 (en) * 2014-06-17 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate flash memory structure and method of making the split gate flash memory structure
US9691883B2 (en) * 2014-06-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric formation approach for a floating gate of a split gate flash memory structure
US9252150B1 (en) 2014-07-29 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. High endurance non-volatile memory cell
US9286982B2 (en) * 2014-08-08 2016-03-15 Silicon Storage Technology, Inc. Flash memory system with EEPROM functionality
US9391085B2 (en) * 2014-08-08 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned split gate flash memory having liner-separated spacers above the memory gate
US9660106B2 (en) * 2014-08-18 2017-05-23 United Microelectronics Corp. Flash memory and method of manufacturing the same
US9431407B2 (en) 2014-09-19 2016-08-30 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US10312248B2 (en) * 2014-11-12 2019-06-04 Silicon Storage Technology, Inc. Virtual ground non-volatile memory array
KR102240022B1 (ko) * 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9379121B1 (en) 2015-01-05 2016-06-28 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
US9276006B1 (en) 2015-01-05 2016-03-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
TWI594420B (zh) * 2015-01-13 2017-08-01 Xinnova Tech Ltd Non-volatile memory components and methods of making the same
US9361995B1 (en) * 2015-01-21 2016-06-07 Silicon Storage Technology, Inc. Flash memory system using complementary voltage supplies
CN107210203B (zh) 2015-01-22 2020-10-16 硅存储技术公司 高密度分裂栅存储器单元
CN107210202B (zh) * 2015-01-23 2018-11-09 硅存储技术公司 用金属栅和逻辑器件形成自对准分裂栅存储单元阵列的方法
US9721958B2 (en) 2015-01-23 2017-08-01 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
TWI606551B (zh) * 2015-02-16 2017-11-21 Xinnova Tech Ltd Non-volatile memory device method
US9620216B2 (en) 2015-02-17 2017-04-11 Silicon Storage Technology, Inc. Flash memory device configurable to provide read only memory functionality
CN105990367B (zh) 2015-02-27 2019-03-12 硅存储技术公司 具有rom单元的非易失性存储器单元阵列
US9793280B2 (en) 2015-03-04 2017-10-17 Silicon Storage Technology, Inc. Integration of split gate flash memory array and logic devices
US10134475B2 (en) 2015-03-31 2018-11-20 Silicon Storage Technology, Inc. Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system
CN106158027B (zh) 2015-04-09 2020-02-07 硅存储技术公司 用于对分离栅式非易失性存储器单元编程的系统和方法
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
US9431406B1 (en) * 2015-05-28 2016-08-30 Macronix International Co., Ltd. Semiconductor device and method of forming the same
US9672930B2 (en) 2015-05-29 2017-06-06 Silicon Storage Technology, Inc. Low power operation for flash memory system
US9793279B2 (en) 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
US9793281B2 (en) 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9711513B2 (en) 2015-08-14 2017-07-18 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
CN106531212B (zh) 2015-09-11 2020-02-07 硅存储技术公司 将存储器单元用作源极线下拉电路的闪速存储器系统
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US10141321B2 (en) * 2015-10-21 2018-11-27 Silicon Storage Technology, Inc. Method of forming flash memory with separate wordline and erase gates
EP3371829B1 (en) 2015-11-03 2020-11-25 Silicon Storage Technology, Inc. Integration of split gate non-volatile flash memory with finfet logic
CN108292516A (zh) * 2015-11-03 2018-07-17 硅存储技术公司 金属浮栅在非易失性存储器中的集成
US9960176B2 (en) 2015-11-05 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Nitride-free spacer or oxide spacer for embedded flash memory
US9548312B1 (en) 2015-11-10 2017-01-17 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure including a nonvolatile memory cell
US9583640B1 (en) * 2015-12-29 2017-02-28 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure
US9673210B1 (en) 2016-02-25 2017-06-06 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell having a charge trapping layer and method for the formation thereof
CN107293546B (zh) 2016-04-08 2020-09-04 硅存储技术公司 减小型分裂栅非易失性闪存单元及其制造方法
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107316868B (zh) * 2016-04-22 2020-04-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US9922986B2 (en) 2016-05-16 2018-03-20 Globalfoundries Inc. Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof
KR20190002708A (ko) * 2016-05-17 2019-01-08 실리콘 스토리지 테크놀로지 인크 개별 메모리 셀 판독, 프로그래밍, 및 소거를 갖는 3-게이트 플래시 메모리 셀들의 어레이
US10269440B2 (en) 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase
WO2017200883A1 (en) 2016-05-17 2017-11-23 Silicon Storage Technology, Inc. Deep learning neural network classifier using non-volatile memory array
WO2017200709A1 (en) * 2016-05-18 2017-11-23 Silicon Storage Technology, Inc. Method of making split gate non-volatile flash memory cell
US9953719B2 (en) 2016-05-18 2018-04-24 Silicon Storage Technology, Inc. Flash memory cell and associated decoders
CN107425003B (zh) 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US9911501B2 (en) 2016-05-24 2018-03-06 Silicon Storage Technology, Inc. Sensing amplifier comprising a built-in sensing offset for flash memory devices
US9972493B2 (en) * 2016-08-08 2018-05-15 Silicon Storage Technology, Inc. Method of forming low height split gate memory cells
US9997524B2 (en) * 2016-08-24 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device and manufacturing method thereof
TWI708373B (zh) * 2016-10-11 2020-10-21 聯華電子股份有限公司 快閃記憶體結構
US10510544B2 (en) 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory semiconductor device and manufacturing method thereof
CN106601749A (zh) * 2016-12-15 2017-04-26 武汉新芯集成电路制造有限公司 一种闪存单元结构及分立栅快闪存储器
US10431265B2 (en) 2017-03-23 2019-10-01 Silicon Storage Technology, Inc. Address fault detection in a flash memory system
US10381088B2 (en) 2017-03-30 2019-08-13 Silicon Storage Technology, Inc. System and method for generating random numbers based on non-volatile memory cell array entropy
CN108695331B (zh) * 2017-04-05 2020-11-27 中芯国际集成电路制造(北京)有限公司 存储器及其编程方法、擦除方法和读取方法、电子装置
CN107221350B (zh) * 2017-05-15 2020-07-03 上海华虹宏力半导体制造有限公司 存储器系统、存储器阵列及其读和编程操作方法
US10192874B2 (en) * 2017-06-19 2019-01-29 United Microelectronics Corp. Nonvolatile memory cell and fabrication method thereof
US10199112B1 (en) 2017-08-25 2019-02-05 Silicon Storage Technology, Inc. Sense amplifier circuit for reading data in a flash memory cell
US10586598B2 (en) 2017-09-14 2020-03-10 Silicon Storage Technology, Inc. System and method for implementing inference engine by optimizing programming operation
US10534554B2 (en) 2017-10-13 2020-01-14 Silicon Storage Technology, Inc. Anti-hacking mechanisms for flash memory device
US10515694B2 (en) 2017-11-03 2019-12-24 Silicon Storage Technology, Inc. System and method for storing multibit data in non-volatile memory
US10699779B2 (en) 2017-11-29 2020-06-30 Silicon Storage Technology, Inc. Neural network classifier using array of two-gate non-volatile memory cells
US10803943B2 (en) 2017-11-29 2020-10-13 Silicon Storage Technology, Inc. Neural network classifier using array of four-gate non-volatile memory cells
US10748630B2 (en) 2017-11-29 2020-08-18 Silicon Storage Technology, Inc. High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks
US11087207B2 (en) 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
US10600484B2 (en) 2017-12-20 2020-03-24 Silicon Storage Technology, Inc. System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory
US10878897B2 (en) 2018-01-04 2020-12-29 Silicon Storage Technology, Inc. System and method for storing and retrieving multibit data in non-volatile memory using current multipliers
CN110021602B (zh) 2018-01-05 2023-04-07 硅存储技术公司 在专用沟槽中具有浮栅的非易失性存储器单元
CN110010606B (zh) 2018-01-05 2023-04-07 硅存储技术公司 衬底沟槽中具有浮栅的双位非易失性存储器单元
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10580491B2 (en) 2018-03-23 2020-03-03 Silicon Storage Technology, Inc. System and method for managing peak power demand and noise in non-volatile memory array
US10468428B1 (en) 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
US10418451B1 (en) * 2018-05-09 2019-09-17 Silicon Storage Technology, Inc. Split-gate flash memory cell with varying insulation gate oxides, and method of forming same
US10790292B2 (en) 2018-05-14 2020-09-29 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
CN108831829B (zh) * 2018-06-19 2020-10-27 上海华力微电子有限公司 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
US10727240B2 (en) 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
US10714489B2 (en) * 2018-08-23 2020-07-14 Silicon Storage Technology, Inc. Method of programming a split-gate flash memory cell with erase gate
US10838652B2 (en) 2018-08-24 2020-11-17 Silicon Storage Technology, Inc. Programming of memory cell having gate capacitively coupled to floating gate
US10985272B2 (en) * 2018-11-05 2021-04-20 Samsung Electronics Co., Ltd. Integrated circuit devices including vertical field-effect transistors
TWI694592B (zh) 2018-11-09 2020-05-21 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法
CN111192877B (zh) * 2018-11-14 2021-02-19 合肥晶合集成电路股份有限公司 一种非易失性存储器及其制作方法
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10998325B2 (en) 2018-12-03 2021-05-04 Silicon Storage Technology, Inc. Memory cell with floating gate, coupling gate and erase gate, and method of making same
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US10902921B2 (en) * 2018-12-21 2021-01-26 Texas Instruments Incorporated Flash memory bitcell erase with source bias voltage
US11409352B2 (en) 2019-01-18 2022-08-09 Silicon Storage Technology, Inc. Power management for an analog neural memory in a deep learning artificial neural network
US11023559B2 (en) 2019-01-25 2021-06-01 Microsemi Soc Corp. Apparatus and method for combining analog neural net with FPGA routing in a monolithic integrated circuit
US10720217B1 (en) 2019-01-29 2020-07-21 Silicon Storage Technology, Inc. Memory device and method for varying program state separation based upon frequency of use
US11107827B2 (en) 2019-02-28 2021-08-31 International Business Machines Corporation Integration of split gate metal-oxide-nitride-oxide-semiconductor memory with vertical FET
US11423979B2 (en) 2019-04-29 2022-08-23 Silicon Storage Technology, Inc. Decoding system and physical layout for analog neural memory in deep learning artificial neural network
CN112185815A (zh) 2019-07-04 2021-01-05 硅存储技术公司 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
US10991433B2 (en) 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
US11315636B2 (en) * 2019-10-14 2022-04-26 Silicon Storage Technology, Inc. Four gate, split-gate flash memory array with byte erase operation
CN110797344B (zh) * 2019-11-08 2022-10-21 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
US20210193671A1 (en) 2019-12-20 2021-06-24 Silicon Storage Technology, Inc. Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices
CN113299333A (zh) 2020-02-21 2021-08-24 硅存储技术股份有限公司 由闪存单元构成的eeprom仿真器中的损耗均衡
US11114451B1 (en) 2020-02-27 2021-09-07 Silicon Storage Technology, Inc. Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
KR20220163463A (ko) 2020-06-23 2022-12-09 실리콘 스토리지 테크놀로지 인크 기판 상의 메모리 셀, 고전압 소자 및 논리 소자의 제조 방법
CN113838853A (zh) 2020-06-23 2021-12-24 硅存储技术股份有限公司 在衬底上制造存储器单元、高电压设备和逻辑设备的方法
US11309042B2 (en) 2020-06-29 2022-04-19 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise
CN114078864A (zh) 2020-08-17 2022-02-22 硅存储技术股份有限公司 通过导电块上的硅化物在基底上制造存储器单元、高电压设备和逻辑设备的方法
KR102559812B1 (ko) 2020-08-17 2023-07-25 실리콘 스토리지 테크놀로지 인크 전도성 블록에 규화물을 갖는 기판 상의 메모리 셀, 고전압 소자 및 논리 소자의 제조 방법
CN114256251A (zh) 2020-09-21 2022-03-29 硅存储技术股份有限公司 形成具有存储器单元、高压器件和逻辑器件的设备的方法
WO2022060402A1 (en) 2020-09-21 2022-03-24 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and finfet logic devices
US11387241B2 (en) 2020-09-22 2022-07-12 United Microelectronics Corporation Method for fabricating flash memory
CN114446972A (zh) 2020-10-30 2022-05-06 硅存储技术股份有限公司 具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、hv和逻辑器件及其制造方法
WO2022146465A1 (en) 2020-12-29 2022-07-07 Silicon Storage Technology, Inc. Improved architectures for storing and retrieving system data in a non-volatile memory system
US11538532B2 (en) 2020-12-29 2022-12-27 Silicon Storage Technology, Inc. Architectures for storing and retrieving system data in a non-volatile memory system
US11545583B2 (en) 2021-02-05 2023-01-03 Semiconductor Components Industries, Llc Process of forming an electronic device including a non-volatile memory cell
CN115000072A (zh) 2021-03-01 2022-09-02 硅存储技术股份有限公司 在衬底上形成具有存储器单元、高电压设备和逻辑设备的半导体设备的方法
EP4302332A1 (en) 2021-03-01 2024-01-10 Silicon Storage Technology Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate
EP4348651A1 (en) 2021-06-02 2024-04-10 Silicon Storage Technology Inc. Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
WO2022260692A1 (en) 2021-06-08 2022-12-15 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
US11769558B2 (en) 2021-06-08 2023-09-26 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
US11462622B1 (en) 2021-06-23 2022-10-04 Globalfoundries Singapore Pte. Ltd. Memory cells and methods of forming a memory cell
TW202308125A (zh) * 2021-08-02 2023-02-16 聯華電子股份有限公司 半導體記憶元件及其製作方法
US11721731B2 (en) 2021-08-03 2023-08-08 Globalfoundries Singapore Pte. Ltd. Nonvolatile memory having multiple narrow tips at floating gate
WO2023091172A1 (en) 2021-11-22 2023-05-25 Silicon Storage Technology, Inc. Address fault detection in a memory system
WO2023154078A1 (en) 2022-02-14 2023-08-17 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate using a dummy area
WO2023172279A1 (en) 2022-03-08 2023-09-14 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate
US11968829B2 (en) 2022-03-10 2024-04-23 Silicon Storage Technology, Inc. Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate
WO2023172280A1 (en) 2022-03-10 2023-09-14 Silicon Storage Technology, Inc. Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224367A (ja) * 1987-03-13 1988-09-19 Toshiba Corp 半導体記憶装置
JPH01143361A (ja) * 1987-11-30 1989-06-05 Sony Corp 不揮発性メモリ
JPH02110981A (ja) * 1988-06-08 1990-04-24 Eliyahou Harari フラッシュｅｅｐｒｏｍセルアレイとそのアレイの形成方法
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
JPH06506798A (ja) * 1991-04-09 1994-07-28 シリコン・ストーリッジ・テクノロジー・インク 電気的可変不揮発性単一トランジスタ半導体記憶装置及び方法
JPH11204663A (ja) * 1998-01-07 1999-07-30 Nec Corp フラッシュメモリおよびその製造方法
JP2000286348A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20040256657A1 (en) * 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
US20050286303A1 (en) * 2004-06-18 2005-12-29 Stmicroelectronics Rousset Sas Floating-gate MOS transistor with double control gate
US6992929B2 (en) * 2004-03-17 2006-01-31 Actrans System Incorporation, Usa Self-aligned split-gate NAND flash memory and fabrication process
JP2006108668A (ja) * 2004-09-30 2006-04-20 Samsung Electronics Co Ltd 不揮発性メモリ素子とその製造方法
US20060203552A1 (en) * 2004-03-17 2006-09-14 Actrans System Incorporation, Usa Process of Fabricating Flash Memory with Enhanced Program and Erase Coupling

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US5579259A (en) * 1995-05-31 1996-11-26 Sandisk Corporation Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors
US6951782B2 (en) * 2003-07-30 2005-10-04 Promos Technologies, Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
TWI284415B (en) * 2005-10-26 2007-07-21 Promos Technologies Inc Split gate flash memory cell and fabrication method thereof
US7700473B2 (en) * 2007-04-09 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Gated semiconductor device and method of fabricating same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224367A (ja) * 1987-03-13 1988-09-19 Toshiba Corp 半導体記憶装置
JPH01143361A (ja) * 1987-11-30 1989-06-05 Sony Corp 不揮発性メモリ
JPH02110981A (ja) * 1988-06-08 1990-04-24 Eliyahou Harari フラッシュｅｅｐｒｏｍセルアレイとそのアレイの形成方法
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
JPH06506798A (ja) * 1991-04-09 1994-07-28 シリコン・ストーリッジ・テクノロジー・インク 電気的可変不揮発性単一トランジスタ半導体記憶装置及び方法
JPH11204663A (ja) * 1998-01-07 1999-07-30 Nec Corp フラッシュメモリおよびその製造方法
JP2000286348A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20040256657A1 (en) * 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
US6992929B2 (en) * 2004-03-17 2006-01-31 Actrans System Incorporation, Usa Self-aligned split-gate NAND flash memory and fabrication process
US20060203552A1 (en) * 2004-03-17 2006-09-14 Actrans System Incorporation, Usa Process of Fabricating Flash Memory with Enhanced Program and Erase Coupling
US20050286303A1 (en) * 2004-06-18 2005-12-29 Stmicroelectronics Rousset Sas Floating-gate MOS transistor with double control gate
JP2006108668A (ja) * 2004-09-30 2006-04-20 Samsung Electronics Co Ltd 不揮発性メモリ素子とその製造方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014514783A (ja) * 2011-05-13 2014-06-19 シリコン ストーリッジ テクノロージー インコーポレイテッド カップリングゲートを備えたスプリットゲート型フラッシュメモリセルを作動させる方法
JP2014524670A (ja) * 2011-08-24 2014-09-22 シリコン ストーリッジ テクノロージー インコーポレイテッド 個別の消去ゲートを有するスプリットゲート不揮発性フローティングゲートメモリセルを製造する方法及びそれによって製造されたメモリセル
US9190532B2 (en) 2011-08-24 2015-11-17 Silicon Storage Technology, Inc. Method of making a split gate non-volatile floating gate memory cell having a separate erase gate, and a memory cell made thereby
JP2014529907A (ja) * 2011-08-31 2014-11-13 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル
KR20140057582A (ko) * 2011-08-31 2014-05-13 실리콘 스토리지 테크놀로지 인크 그들 사이에 향상된 커플링 비율을 갖는 커플링 게이트 및 플로팅 게이트를 구비하는 비휘발성 메모리 셀
US9379255B2 (en) 2011-08-31 2016-06-28 Silicon Storage Technology, Inc. Non-volatile memory cell having a floating gate and a coupling gate with improved coupling ratio therebetween
KR101632124B1 (ko) * 2011-08-31 2016-06-20 실리콘 스토리지 테크놀로지 인크 그들 사이에 향상된 커플링 비율을 갖는 커플링 게이트 및 플로팅 게이트를 구비하는 비휘발성 메모리 셀
KR101600213B1 (ko) 2011-11-01 2016-03-04 실리콘 스토리지 테크놀로지 인크 분리된 소거 게이트를 구비한 스플리트 게이트 비-휘발성 플로팅 게이트 메모리 셀을 프로그래밍하는 방법
KR20140085512A (ko) * 2011-11-01 2014-07-07 실리콘 스토리지 테크놀로지 인크 분리된 소거 게이트를 구비한 스플리트 게이트 비-휘발성 플로팅 게이트 메모리 셀을 프로그래밍하는 방법
JP2015501503A (ja) * 2011-11-01 2015-01-15 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 分離した消去ゲートを有するスプリットゲート型不揮発性浮遊ゲートメモリセルをプログラミングする方法
JP2015508566A (ja) * 2011-11-17 2015-03-19 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． カップリングゲートの改善されたストラッピングを有するスプリットゲート型不揮発性浮遊ゲートメモリセルのアレイ
US9646700B2 (en) 2011-12-08 2017-05-09 Silicon Storage Technology, Inc. Non-volatile memory device and a method of programming such device
JP2015515748A (ja) * 2012-03-13 2015-05-28 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリ装置及びその動作方法
JP2015529975A (ja) * 2012-08-23 2015-10-08 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． デプレッションモード浮遊ゲートチャネルを備えた分割ゲートメモリセル、及びその製造方法
JP2015526907A (ja) * 2012-08-23 2015-09-10 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ゲートの下のドーパントの拡散を低減することによるメモリセルの形成方法
JP2015536047A (ja) * 2012-09-28 2015-12-17 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 基板ストレッサ領域を有する分割ゲートメモリセル及びその製造方法
US9219134B2 (en) 2012-11-07 2015-12-22 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2014096421A (ja) * 2012-11-07 2014-05-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2016507168A (ja) * 2013-03-14 2016-03-07 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 低漏出、低閾値電圧、分割ゲートフラッシュセル動作
JP2016507908A (ja) * 2013-03-14 2016-03-10 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 増大したチャネル領域有効幅を有する不揮発性メモリセル及びその製造方法
JP2016524342A (ja) * 2013-07-05 2016-08-12 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 分割ゲート型不揮発性メモリセル用の自己整合ソースの形成
JP2016531434A (ja) * 2013-08-02 2016-10-06 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
US9368354B2 (en) 2014-01-08 2016-06-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2017509156A (ja) * 2014-03-17 2017-03-30 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． バルク／ｓｏｉハイブリッド基板上の組込型メモリデバイス及びそれを製作する方法
US9356032B2 (en) 2014-06-13 2016-05-31 Renesas Electronics Corporation Semiconductor device with improved electrode isolation
JP2017524260A (ja) * 2014-08-08 2017-08-24 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 制御ゲートと浮遊ゲートとの間の強化された横方向結合によりスケーリングが改良される分割ゲートフラッシュメモリセル
JP2017536703A (ja) * 2014-12-04 2017-12-07 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ
JP2018507548A (ja) * 2015-01-22 2018-03-15 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 低電圧論理デバイス及び高電圧論理デバイスと共に分割ゲートメモリセルアレイを形成する方法
US9754949B2 (en) 2015-08-24 2017-09-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9985039B2 (en) 2015-08-24 2018-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9842846B2 (en) 2015-08-28 2017-12-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2018533208A (ja) * 2015-10-01 2018-11-08 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 統合された高ｋ金属ゲートを有する不揮発性分割ゲートメモリセル及びそれを作製する方法
JP2018534775A (ja) * 2015-10-12 2018-11-22 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． メモリアレイ及び論理デバイスを形成する方法
JP2019515495A (ja) * 2016-04-29 2019-06-06 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． スプリットゲート、ツインビット不揮発性メモリセル

Also Published As

Publication number Publication date
JP5361292B2 (ja) 2013-12-04
CN102522409A (zh) 2012-06-27
CN101364614A (zh) 2009-02-11
US20110127599A1 (en) 2011-06-02
CN101364614B (zh) 2012-02-08
TWI393263B (zh) 2013-04-11
US7868375B2 (en) 2011-01-11
US7927994B1 (en) 2011-04-19
CN102403274A (zh) 2012-04-04
KR20090014967A (ko) 2009-02-11
US20110076816A1 (en) 2011-03-31
US20100054043A1 (en) 2010-03-04
US20090039410A1 (en) 2009-02-12
TW200917495A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP5361292B2 (ja) 浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法
JP6094934B2 (ja) デプレッションモード浮遊ゲートチャネルを備えた分割ゲートメモリセル、及びその製造方法
US7407857B2 (en) Method of making a scalable flash EEPROM memory cell with notched floating gate and graded source region
US20040105319A1 (en) Method of manufacturing a scalable flash eeprom memory cell with floating gate spacer wrapped by control gate
JP4936644B2 (ja) 窪み中に形成された浮遊ゲートを持つ不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法
US20160372561A1 (en) Memory cell having a vertical selection gate formed in an fdsoi substrate
TWI724634B (zh) 具有浮動閘、耦合閘與抹除閘之記憶體單元及其製作之方法
US20070132001A1 (en) Non-volatile memory and manufacturing method and operating method thereof
JPH0864700A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH07226449A (ja) 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法ならびにその記憶認識方法
JP4461042B2 (ja) 不揮発性メモリの製造方法
US20070108504A1 (en) Non-volatile memory and manufacturing method and operating method thereof
US6844232B2 (en) Flash memory device and fabricating method therefor
US7439572B2 (en) Stacked gate memory cell with erase to gate, array, and method of manufacturing
TWI784724B (zh) 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法
US20060039200A1 (en) Non-volatile memory cell, fabrication method and operating method thereof
TWI470741B (zh) Nonvolatile memory with intermittent isolation structure and SONOS memory cell and its operation method, production method
KR100486075B1 (ko) 트렌치 구조의 플래시 메모리 셀과 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R150 Certificate of patent or registration of utility model

Ref document number: 5361292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250