CN101364614B - 非易失性闪速存储单元、阵列及其制造方法 - Google Patents

非易失性闪速存储单元、阵列及其制造方法 Download PDF

Info

Publication number
CN101364614B
CN101364614B CN2008101352676A CN200810135267A CN101364614B CN 101364614 B CN101364614 B CN 101364614B CN 2008101352676 A CN2008101352676 A CN 2008101352676A CN 200810135267 A CN200810135267 A CN 200810135267A CN 101364614 B CN101364614 B CN 101364614B
Authority
CN
China
Prior art keywords
floating boom
area
gate
erase gate
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101352676A
Other languages
English (en)
Other versions
CN101364614A (zh
Inventor
刘娴
A·李维
A·康托夫
Y·托卡谢弗
V·马科夫
J·Y·贾
C-S·苏
胡耀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN101364614A publication Critical patent/CN101364614A/zh
Application granted granted Critical
Publication of CN101364614B publication Critical patent/CN101364614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种制作在第一导电类型的基本上单晶的衬底上的改进的分裂栅非易失性存储单元，包括第二导电类型的第一区域、第二导电类型的第二区域、以及在所述衬底上的所述第一区域和所述第二区域之间的沟道区。所述存储单元具有在所述沟道区的一部分上的选择栅，在所述沟道区的另一部分上的浮栅，在所述浮栅和邻近于浮栅的擦除栅上的控制栅。所述擦除栅具有延伸到所述浮栅上方的突出部分。所述突出部分的尺寸与在所述浮栅和擦除栅之间的垂直分开的尺寸的比值大约在1.0和2.5之间，从而使擦除效率提高。

Description

非易失性闪速存储单元、阵列及其制造方法
技术领域
本发明涉及一种具有选择栅、浮栅、控制栅以及擦除栅的非易失性闪速存储单元，其中所述擦除栅具有与浮栅呈一定尺寸比例的突出部分。本发明还涉及该闪速存储单元的阵列，以及该单元和阵列的制造方法。
背景技术
具有选择栅、浮栅、控制栅以及擦除栅的分裂栅非易失性闪速存储单元在本领域中是公知的，例如参见美国专利6,747,310。本领域中还公知的是在浮栅上具有突出部分的擦除栅，例如参见美国专利5,242,848。通过全部引用而将上述两个在先公开包含于此。
迄今为止，在现有技术中并未教导或公开过擦除栅的相对浮栅的突出部分能够在一定限度内提高擦除效率。
因此，本发明的目的之一是通过擦除栅和浮栅之间的某种尺寸关系来提高这种存储单元的擦除效率。
发明内容
在本发明中，分裂栅非易失性存储单元被制造在第一导电类型的单晶的衬底中。所述存储单元具有第二导电类型的第一区域、第二导电类型的第二区域、以及在所述衬底中所述第一区域和所述第二区域之间的沟道区。所述存储单元具有与所述沟道区的第一部分绝缘且相间隔的选择栅。所述存储单元还具有与所述沟道区的第二部分绝缘且相间隔的浮栅。所述浮栅具有最接近于所述选择栅的第一末端，以及最远离于所述选择栅的第二末端。与所述衬底绝缘且相隔离的擦除栅，其最接近于所述浮栅的第二末端。在所述浮栅的第二末端处的尖端和所述擦除栅之间的隧穿势垒，在擦除操作期间发生穿过该擦除栅的隧穿。与所述浮栅、所述选择栅以及所述擦除栅绝缘且相间隔的控制栅，其被布置于所述浮栅上方，并在所述擦除栅和所述选择栅之间。所述擦除栅还具有两个电连接的部分：横向邻近且绝缘于所述浮栅的第二末端的第一部分，以及叠加在所述浮栅上方且与之相绝缘的邻近所述控制栅的第二部分。所述擦除栅的第二部分与所述浮栅相间隔第一距离并且屏蔽所述隧穿势垒不受所述控制栅的影响，所述第一距离是在与从第一区域指向第二区域的方向相垂直的方向上进行测量的。所述擦除栅的第二部分具有最接近于所述控制栅的末端，并且所述擦除栅的第一部分具有最接近于所述浮栅的末端。所述擦除栅的第二部分以第二距离叠加在所述浮栅上方，所述第二距离是在与第一距离的方向相垂直的方向上，从最接近于所述控制栅的所述擦除栅的第二部分的末端到最接近于所述浮栅的所述擦除栅的第一部分的末端进行测量的。最后，所述第二距离与第一距离的比值在1.0和2.5之间。
本发明还涉及一种制造非易失性存储单元的阵列的方法，包括：在第一导电类型的衬底中形成多个相互分隔开的第二导电类型的第一区域和第二区域；在衬底上方在第一区域的相对侧上形成多个堆叠的控制栅和浮栅对，每一堆叠的对具有位于该衬底上方的浮栅上方的控制栅位置，所述浮栅和控制栅的每一个具有从第一区域到第二区域的方向上测量的距离，该控制栅具有小于该浮栅的距离的距离，每一个浮栅最接近于具有没有被所述控制栅覆盖在上面的暴露部分的第一区域并且具有尖端；在堆叠的控制栅和浮栅对之间的衬底上的第一区域上方形成擦除栅，所述擦除栅具有两个部分：在该浮栅的暴露部分之间并且通过隧穿势垒与该浮栅的尖端绝缘的第一部分，电荷在擦除操作期间隧穿通过该隧穿势垒，并且具有最接近于该浮栅的第一末端；和电连接到该第一部分的第二部分，所述第二部分在该浮栅的暴露部分上方并且通过所述隧穿势垒与该浮栅的尖端绝缘以便屏蔽所述隧穿势垒不受所述控制栅的影响，其中所述擦除栅的所述第二部分与所述浮栅间隔有第一距离，该第一距离在垂直于该距离方向的方向上被测量，所述第二部分具有最接近于该控制栅的第一末端，所述擦除栅的所述第二部分具有第二距离，该第二距离是在与所述距离方向平行的方向上，从所述擦除栅的第二部分的第一末端到与所述擦除栅的第一部分的第一末端成直线的垂直线进行测量的，其中所述第二距离与所述第一距离的比值在1.0和2.5之间；在所述堆叠的控制栅和浮栅对与所述第二区域之间的衬底上方形成选择栅。
本发明还涉及一种提高非易失性存储单元的擦除效率的方法，该类型的非易失性存储单元具有第一导电类型的单晶材料的衬底，其具有第二导电类型的第一区域、与所述第一区域分隔开的第二导电类型的第二区域，在所述第一区域和所述第二区域之间形成沟道区；所述存储单元具有与和所述第一区域相邻的所述沟道区的第一部分绝缘且相间隔的选择栅；和具有与所述沟道区的第二部分绝缘且相间隔的浮栅，所述浮栅具有最接近于所述选择栅的第一末端，以及最远离于所述选择栅的具有尖端的第二末端；所述浮栅具有顶表面和与之相对的底表面，所述底表面面对着所述沟道区，所述存储单元具有控制栅，该控制栅具有顶表面和与之相对的底表面，所述底表面面对着所述浮栅的顶表面并且与之绝缘；所述控制栅相邻于所述选择栅并且与之绝缘，所述控制栅具有最接近于所述选择栅的第一末端和最远离于所述选择栅的第二末端；其中所述控制栅的所述第二末端比所述浮栅的所述第二末端更接近于和所述浮栅的第一末端成直线的垂直线，由此所述浮栅的顶表面的一部分没有面对着所述控制栅的底表面；所述存储单元还具有擦除栅，该擦除栅具有与所述衬底的第二区域分隔开且绝缘、并且具有通过隧穿势垒与所述浮栅的第二末端处的尖端分隔开的第一末端的第一部分，和与所述第一部分电连接并且具有第一末端的第二部分；其中所述方法包括：通过使所述擦除栅的所述第二部分位于所述浮栅之上并且通过所述隧穿势垒与其绝缘来屏蔽所述隧穿势垒不受所述控制栅的影响，所述第一末端相邻于所述控制栅，所述擦除栅的所述第二部分与所述浮栅间隔有第一距离，所述第一距离是在与从第一区域到第二区域的方向相垂直的方向上测量的；所述第二部分的所述第一末端最接近于所述控制栅的第二末端，并且所述擦除栅的所述第二部分具有第二距离，所述第二距离是在与从第一区域到第二区域的方向相平行的方向上，从所述擦除栅的该第二部分的该第一末端到与所述擦除栅的第一部分的该第一末端成直线的垂直线进行测量的；以及其中所述第二距离与第一距离的比值在1.0和2.5之间。
附图说明
图1A为本发明的改进的非易失性存储单元的横截面视图。
图1B为图1A所示的存储单元的局部放大图，其中更详细的显示出擦除栅的突出部分与浮栅之间的尺寸关系。
图2为示意出本发明的所改进存储单元的擦除效率提高的曲线图。
图3(A-L)为制造本发明存储单元的一个实施例的一个工艺过程的横截面视图。
图4(A-L)为制造本发明存储单元的另一个实施例的另一个工艺过程的横截面视图。
具体实施方式
参看图1A，示出了本发明的改进的非易失性存储单元10的横截面视图。该存储单元10被制造在基本上单晶的衬底12上，例如P型导电类型的单晶硅。在衬底12中具有第二导电类型的第一区域14。如果第一导电类型为P，则第二导电类型为N。与第一区域相间隔的为第二导电类型的第二区域(扩散区域(SL))16。在第一区域14和第二区域16之间的是沟道区18，其提供在第一区域14和第二区域16之间的电荷的传导。
被置于衬底12上方，与之相间隔并相绝缘的为选择栅20，也公知为字线20。将该选择栅20置于沟道区18的第一部分上。沟道区18的第一部分紧邻第一区域14。这样，选择栅20几乎不与或完全不与第一区域14重叠。浮栅22也被置于衬底12上，且与之间隔并绝缘。将浮栅22布置在沟道区18的第二部分以及第二区域16的一部分上。沟道区18的第二部分不同于沟道区18的第一部分。这样，浮栅22被横向间隔于选择栅20，并与之相绝缘，但邻近选择栅20。擦除栅24被布置在第二区域16上方，与之相间隔开，并绝缘于衬底12。擦除栅24被横向间隔于浮栅22，并与之相绝缘。选择栅20对着浮栅22的一侧，而擦除栅24对着浮栅22的另一侧。最后，置于浮栅22上的与之相绝缘并被间隔开的是控制栅26。控制栅26分别与擦除栅24和选择栅20相绝缘且留有间隔，并被置于擦除栅24和选择栅20之间。至此，上述对存储单元10的描述为美国专利6,747,310所公开。
在本发明的改进中，擦除栅24具有突出于浮栅22之上的部分，其在图1B中更详细地示出。擦除栅24包括电连接的两个部分。尽管在本发明中这两个部分可以相互分离且电连接，但在优选的实施例中，所述两个部分构成整体结构。擦除栅24的第一部分横向紧邻于浮栅22，并且位于第二区域16的上方。擦除栅24的第一部分具有最接近于浮栅22的末端32。擦除栅24的第二部分横向邻近于控制栅26，并且突出浮栅22之上一部分。擦除栅的第二部分具有最接近于控制栅26的末端34。如图1B所示，将末端34和32之间的水平距离(如沿第一区域14和第二区域16之间的方向进行测量)称为“EG突出部分”。横向邻近于控制栅26且突出浮栅22之上的擦除栅24的第二部分，也在垂直方向上与浮栅22之间留有间隔。如图1B所示，将浮栅22和擦除栅24的第二部分之间的如在“垂直”方向上所测的垂直距离称为“Tox”。测量“Tox”垂直距离的方向与“EG突出部分”水平距离的方向基本上垂直。
如在美国专利6,747,310中所述的，存储单元10借助电子通过福勒-诺德海姆(Fowler-Nordheim)机理从浮栅22隧穿到擦除栅来进行擦除。进一步，为了改善擦除机制，浮栅22具有最接近于擦除栅24的尖角以增强擦除时的局部电场，从而提高电子从浮栅22的角到擦除栅24的流动。已经发现当“EG突出部分”与“Tox”的比值在大约1.0和2.5之间时，擦除效率提高，如图2所示。参考图2，示出了FTV、CR和Verase的曲线图，其分别为“EG突出部分”/“Tox”比值的函数。Verase是擦除操作过程中施加于擦除栅24的电压，其能够将存储单元充分擦除到状态“1”。Verase＝(FTV+QFG/Ctotal)/(1-CR)。Ctotal是在浮栅22与周围所有节点之间的总电容。CR是擦除栅24和浮栅22之间的耦合比。CR＝CEG-FG/Ctotal，其中CEG-FG是擦除栅24和浮栅22之间的电容。QFG是在对应于状态“1”的浮栅上的净电荷。FTV是将存储单元擦除至状态“1”所需的擦除栅24和浮栅22之间的电压差。当“EG突出部分”明显小于“Tox”时，邻近于浮栅22角的隧道氧化物中的电子隧穿势垒在电学上受到附近耦合栅26低电势的影响，导致FTV的增长，从而使Verase提高。当“EG突出部分”明显大于“Tox”时，CR提高，从而也提高了Verase。如图2所示，曲线30示出当“EG突出部分”/“Tox”比值为大约1.6时Verase最小。随着对Verase需求的降低，对电荷泵的需求也类似的降低，因此提高了擦除效率。
这里有两个本发明存储单元10的实施例。所述存储单元10的选择栅20和浮栅之间被绝缘区W1隔开。在存储单元10的第一个实施例中，区域W1为二氧化硅，将其称之为存储单元10的选项A。在存储单元10的第二个实施例中，区域W1为包括二氧化硅、氮化硅以及二氧化硅的复合层，将该实施例称之为单元10的选项B。
参考图3(A-L)，其示出在制作本发明的单元10选项A的工艺过程中多个步骤的横截面视图。从图3A开始，示出在P型单晶硅的衬底12上的二氧化硅层40的形成。对于90nm(或120nm)制造工艺，二氧化硅层40在80-100埃的数量级。之后，在二氧化硅层40上沉积或形成第一多晶硅(或非晶硅)层42。还是出于解释90nm制造工艺的目的，第一多晶硅层42在300-800埃的数量级。随后，第一多晶硅层42在垂直于选择栅20的方向上被图案化。
参照图3B，示出在制作本发明的单元10选项A的工艺过程中以下步骤的横截面视图。将另一个诸如二氧化硅(或甚至是复合层，例如ONO)的绝缘层44沉积或形成在第一多晶硅层42上。根据其材料是二氧化硅还是ONO，层44可以在100-200埃的数量级。然后在层44上沉积或形成第二多晶硅层46。第二多晶硅层46的厚度在500-4000埃的数量级。在第二多晶硅层46上沉积或形成绝缘材料的另一层48，其在之后的干法刻蚀中被用作硬质掩膜。在优选的实施例中，层48为复合层，其包括氮化硅48a、二氧化硅48b以及氮化硅48c。在90nm制造工艺的优选实施例中，层48a的尺寸为200-600埃，层48b的尺寸为200-600埃，层48c的尺寸为500-3000埃。
参照图3C，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。将光刻胶材料(未示出)沉积在图3B所示的结构上，然后执行掩膜步骤，对所选定的光刻胶材料部分进行曝光。对光刻胶显影，并将光刻胶用作掩膜，对结构进行刻蚀。随后复合层48、第二多晶硅层46以及绝缘层44被各向异性刻蚀，直到第一多晶硅层42暴露出来。所获得的结构如图3C所示。尽管只示意出两个“堆叠”：S1和S2，但应该清楚还有很多这样彼此分开的“堆叠”。
参照图3D，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。在所述结构上沉积或形成二氧化硅49，接着沉积氮化硅层50。二氧化硅49和氮化硅50被各向异性刻蚀并在每一个堆叠S1和S2周围留出间隔51(其为二氧化硅49和氮化硅50的组合)，所获得的结构如图3D所示。
参照图3E，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。在堆叠S1和S2之间，以及其他可选的成对的堆叠之间的区域上形成光刻胶掩膜。为了便于讨论的目的，将堆叠S1和S2之间的区域称为“内部区域”，而将光刻胶未覆盖的区域称为“外部区域”。暴露在外部区域中的第一多晶硅层42被各向异性刻蚀。氧化层40也类似的被各向异性刻蚀，所获得的结构如图3E所示。
参照图3F，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。将光刻胶材料从图3E所示的结构中去除，然后沉积或形成氧化层52。氧化层52经过各向异性刻蚀后，留下邻近于堆叠S1和S2的间隔52。所获得的结构如图3F所示。
参照图3G，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。然后沉积光刻胶材料，并对其掩膜，在堆叠S1和S2之间的内部区域中留下开口。仍然类似于图3E所示，光刻胶也在其他可选的成对堆叠之间。在堆叠S1和S2之间(以及其他可选的成对堆叠之间)的内部区域的多晶硅42被各向异性刻蚀。在多晶硅42下面的二氧化硅层40也可被各向异性刻蚀。所得到的结构经过高压离子注入形成第二区域16。所获得的结构如图3G所示。
参照图3H，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。通过诸如湿法刻蚀或干法各向同性刻蚀，将内部区域中邻近堆叠S1和S2的氧化物间隔52去除。所获得的结构如图3H所示。
参照图3I，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面试图。将在堆叠S1和S2的外部区域中的光刻胶材料去除，在各处沉积或形成二氧化硅54。所获得的结构如图3I所示。
参照图3J，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。用光刻胶材料再次覆盖上述结构，并且执行掩膜工艺对堆叠S1和S2的外部区域曝光，将覆盖在堆叠S1和S2之间的内部区域上的光刻胶材料留下。对氧化物进行各向异性刻蚀，以减小堆叠S1和S2的外部区域中间隔54的厚度，并从外部区域内曝光的硅衬底12上彻底去除二氧化硅。所获得的结构如图3J所示。
参照图3K，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。在上述结构上形成20-100埃数量级的二氧化硅薄层56，该氧化物层56是在选择栅和衬底12之间的栅氧化物。所获得的结构如图3K所示。
参照图3L，示出在制作本发明的单元10选项A的工艺过程中下一步骤的横截面视图。在各处沉积多晶硅60，然后对多晶硅层60进行各向异性刻蚀，以在S1和S2的外部区域内形成间隔，所述堆叠S1和S2形成相邻的分享一共同第二区域16的两个存储单元10的选择栅20。另外，堆叠S1和S2内部区域中的间隔被合并在一起形成单个擦除栅24，其被两个相邻的存储单元10所共用。在上述结构上沉积绝缘体层62，然后被各向异性刻蚀以形成紧邻选择栅20的间隔62。在优选的实施例中，绝缘体62为包括二氧化硅和氮化硅的复合层。在这之后，通过离子注入步骤形成第一区域14。在另一侧的每一个存储单元分享一共同的第一区域14。绝缘体以及金属化层随后被沉积并被图案化以形成位线70和位线触点72。
参考图4(A-L)，示出在制作本发明的单元10选项B的步骤的横截面视图。以下所说明的步骤及描述类似于对于以上图3(A-L)所示的制作本发明的单元10选项A的步骤及描述。因此，相同部件使用相同数字。从图4A开始，图4A示出在P型单晶硅衬底12上的二氧化硅层40的形成。对于90nm制造工艺，二氧化硅层40在80-100埃的数量级。之后，在二氧化硅层40上沉积或形成第一多晶硅(或非晶硅)层42。还是出于解释90nm制造工艺的目的，第一多晶硅层42在300-800埃的数量级。随后，第一多晶硅层42在垂直于选择栅20的方向上被图案化。
参照图4B，示出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。将另一个诸如二氧化硅(或甚至是复合层，例如ONO)的绝缘层44沉积或形成在第一多晶硅层42上。根据其材料是二氧化硅还是ONO层44可以在100-200埃的数量级。然后在层44上沉积或形成第二多晶硅层46。第二多晶硅层46的厚度在500-4000埃的数量级上。在第二多晶硅层46上沉积或形成另一绝缘体层48并在随后的干法刻蚀中用作硬质掩膜。在优选的实施例中，层48为复合层，其包括氮化硅48a、二氧化硅48b以及氮化硅48c。在90nm制造工艺的优选实施例中，层48a的尺寸为200-600埃，层48b的尺寸为200-600埃，层48c的尺寸为500-3000埃。
参照图4C，示出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。将光刻胶材料(未示出)沉积在如图4B所示的结构上，然后执行掩膜步骤，对所选定的光刻胶材料部分进行曝光。对光刻胶显影，并将光刻胶用作掩膜，对结构进行刻蚀。随后复合层48、第二多晶硅层46以及绝缘层44被各向异性刻蚀，直到第一多晶硅层42暴露出来。所获得的结构如图4C所示。尽管只示意出两个“堆叠”：S1和S2，但应该清楚还有很多这样彼此分开的“堆叠”。
参照图4D，示出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。在堆叠S1和S2之间，以及其他可选的成对的堆叠之间的区域上形成光刻胶掩膜。为了便于讨论，在堆叠S1和S2之间的区域将被称为“内部区域”，而光刻胶未覆盖的区域将被称之为“外部区域”。在外部区域中所暴露的第一多晶硅层42被各向异性刻蚀。氧化层40也类似的被各向异性刻蚀。所获得的结构在图4D中示出。
参照图4E，示出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。在所述结构上沉积或形成二氧化硅49，接着沉积氮化硅层50。二氧化硅49和氮化硅50被各向异性刻蚀并在每一个堆叠S1和S2(以及所有其他间隔的未示出的堆叠)周围留出间隔51(其为二氧化硅49和氮化硅50的组合)，所获得的结构在图4E中示出。
参照图4F，示意出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。然后沉积或形成氧化层52。氧化层52经历各向异性刻蚀后，留下邻近于堆叠S1和S2的间隔52。所获得的结构在图4F中示出。
参照图4G，示出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。然后沉积光刻胶材料，并对其进行掩膜，在堆叠S1和S2之间的内部区域中留下开口。再一次地，光刻胶也在其他可选的成对堆叠之间。在堆叠S1和S2之间(以及其他可选的成对堆叠之间)的内部区域的多晶硅42被各向异性刻蚀。在多晶硅42下面的二氧化硅层40也可被各向异性刻蚀。所得到的结构经过高压离子注入形成第二区域16。所获得的结构在图4G中示出。
参照图4H，示意出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。通过诸如湿法刻蚀或干法各向同性刻蚀，将内部区域中邻近堆叠S1和S2的氧化物间隔52去除。所获得的结构在图4H中示出。
参照图4I，示出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。将在堆叠S1和S2的外部区域中的光刻胶材料去除，在各处沉积或形成二氧化硅54。所获得的结构在图4I中示出。
参照图4J，示意出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。将光刻胶材料再次覆盖到所述结构，并且执行掩膜步骤对堆叠S1和S2的外部区域曝光，并将覆盖在堆叠S1和S2之间的内部区域的光刻胶材料留下。对氧化物进行各向异性刻蚀，以减小堆叠S1和S2的外部区域中氧化物间隔54的厚度，并从外部区域内曝光的硅衬底12上彻底去除二氧化硅。所获得的结构在图4J中示出。
参照图4K，示出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。在所述结构上形成20-100埃数量级的二氧化硅薄层56，该氧化物层56是在选择栅和衬底12之间的栅氧化物。所获得的结构在图4K中示出。
参照图4L，示出在制作本发明的单元10选项B的工艺过程中下一步骤的横截面视图。在各处沉积多晶硅60，然后对多晶硅层60进行各向异性刻蚀，以在S1和S2的外部区域内形成间隔，从而形成彼此相邻的分享一共同第二区域16的两个存储单元10的选择栅20。另外，堆叠S1和S2内部区域中的间隔合并在一起形成单个擦除栅24，其被两个相邻的存储单元10所共享。在所述结构上沉积绝缘体层62，并被各向异性刻蚀以形成紧邻选择栅20的间隔62。在优选的实施例中，绝缘体62为包括二氧化硅和氮化硅的复合层。在这之后，通过离子注入步骤形成第一区域14。在另一侧的每一个存储单元分享一共同的第一区域14。随后沉积绝缘体以及金属化层并被图案化以形成位线70和位线触点72。
编程、读取及擦除操作，尤其是所施加的电压可与美国专利6,747,310中所述的相同，通过引用而将该专利所公开的内容全部包含于此。
然而，操作条件可以是不同的。例如，对于擦除操作可以施加以下电压。
Figure GSB00000648969200101
在擦除期间，可在选择控制栅26上施加数量级为-6至-9伏的负电压。在该情况下，施加到选择擦除栅24的电压可下降至约7-9伏。擦除栅24的“突出部分”为隧穿势垒提供对施加到选择控制栅26的负电压的屏蔽。
对于编程可以施加以下电压。
Figure GSB00000648969200111
在编程期间，位于浮栅下的沟道区的一部分处于反转，所选择的单元通过有效的热电子注入进行编程。对选择SL施加3-6v的中压，以产生热电子。对选择控制栅26以及擦除栅24加偏压到高压(6-9伏)以利用高耦合比，使耦合到浮栅的电压最大化。耦合到浮栅的高压引起FG沟道反转并将横向场集中在分裂区域内，以更有效的产生热电子。此外，电压提供了高的垂直场以吸引热电子进入到浮栅中并降低注入能量势垒。
对于读取可以施加以下电压。
Figure GSB00000648969200112
在读取期间，根据编程和读取操作之间的平衡，可以使选择控制栅26和选择擦除栅24上的电压保持平衡，这是由于每个均与浮栅耦合。因此，施加到选择控制栅26和选择擦除栅24中每一个的电压可以是范围从0至3.7v的电压的组合，以实现窗口的优化。此外，由于RC耦合使选择控制栅上的电压不利，选择擦除栅24上的电压可获得更快的读取操作。

Claims (19)

1.一种在第一导电类型的单晶的衬底中的非易失性存储单元，具有第二导电类型的第一区域、第二导电类型的第二区域、以及在所述衬底中所述第一区域和所述第二区域之间的沟道区；与所述沟道区的第一部分绝缘且相间隔的选择栅；与所述沟道区的第二部分绝缘且相间隔的浮栅，所述浮栅具有最接近于所述选择栅的第一末端，以及最远离于所述选择栅的第二末端；与所述衬底绝缘且相隔离的擦除栅，其最接近于所述浮栅的第二末端；在所述浮栅的第二末端处的尖端和所述擦除栅之间的隧穿势垒，在擦除操作期间发生穿过该擦除栅的隧穿；与所述浮栅、所述选择栅以及所述擦除栅绝缘且相间隔的控制栅，其被布置于所述浮栅之上，并在所述擦除栅和所述选择栅之间，其中所做的改进包括：
所述擦除栅具有两个电连接的部分：横向邻近且绝缘于所述浮栅的第二末端的第一部分，以及覆在所述浮栅上方并与之相绝缘且邻近所述控制栅的第二部分；
其中所述擦除栅的第二部分与所述浮栅间隔有第一距离并且屏蔽所述隧穿势垒不受所述控制栅的影响，所述第一距离是在与从第一区域指向第二区域的方向相垂直的方向上测量的；
其中所述擦除栅的第二部分具有最接近于所述控制栅的末端，并且所述擦除栅的第一部分具有最接近于所述浮栅的末端；
其中所述擦除栅的第二部分以第二距离叠加所述浮栅上方，所述第二距离是在与第一距离的方向相垂直的方向上，从最接近于所述控制栅的所述擦除栅的第二部分的末端到最接近于所述浮栅的所述擦除栅的第一部分的末端进行测量的；以及
其中所述第二距离与第一距离的比值在1.0和2.5之间。
2.权利要求1的存储单元，其中所述擦除栅的两个部分是整体形成的。
3.权利要求1的存储单元，其中所述擦除栅的两个部分是电连接在一起的两个分开的部分。
4.权利要求2的存储单元，其中所述浮栅具有尖角，所述角位于所述浮栅的第二末端，并最接近于所述擦除栅的第一部分。
5.权利要求4的存储单元，其中所述角能够在擦除操作期间促进电子从所述浮栅流向所述擦除栅。
6.权利要求2的存储单元，其中所述浮栅绝缘并相间隔于所述第二区域的一部分，并且所述擦除栅与所述第二区域绝缘并留有间隔。
7.权利要求6的存储单元，其中所述沟道区的第一部分紧接所述第一区域，所述沟道区的第一部分的上方是与其绝缘且相间隔的选择栅。
8.权利要求2的存储单元，其中所述选择栅和所述浮栅的第一末端被复合绝缘材料所分开。
9.权利要求8的存储单元，其中所述复合绝缘材料为二氧化硅和氮化硅。
10.权利要求2的存储单元，其中所述选择栅与所述浮栅的第一末端被均质绝缘材料所分开。
11.权利要求10的存储单元，其中所述均质绝缘材料为二氧化硅。
12.一种制造非易失性存储单元的阵列的方法，包括：
在第一导电类型的衬底中形成多个相互分隔开的第二导电类型的第一区域和第二区域；
在衬底上方在第一区域的相对侧上形成多个堆叠的控制栅和浮栅对，每一堆叠的对具有位于该衬底上方的浮栅上方的控制栅位置，所述浮栅和控制栅的每一个具有从第一区域到第二区域的方向上测量的距离，该控制栅具有小于该浮栅的距离的距离，每一个浮栅最接近于具有没有被所述控制栅覆盖在上面的暴露部分的第一区域并且具有尖端；
在堆叠的控制栅和浮栅对之间的衬底上的第一区域上方形成擦除栅，所述擦除栅具有两个部分：在该浮栅的暴露部分之间并且通过隧穿势垒与该浮栅的尖端绝缘的第一部分，电荷在擦除操作期间隧穿通过该隧穿势垒，并且具有最接近于该浮栅的第一末端；和电连接到该第一部分的第二部分，所述第二部分在该浮栅的暴露部分上方并且通过所述隧穿势垒与该浮栅的尖端绝缘以便屏蔽所述隧穿势垒不受所述控制栅的影响，其中所述擦除栅的所述第二部分与所述浮栅间隔有第一距离，该第一距离在垂直于该距离方向的方向上被测量，所述第二部分具有最接近于该控制栅的第一末端，所述擦除栅的所述第二部分具有第二距离，该第二距离是在与所述距离方向平行的方向上，从所述擦除栅的第二部分的第一末端到与所述擦除栅的第一部分的第一末端成直线的垂直线进行测量的，其中所述第二距离与所述第一距离的比值在1.0和2.5之间；
在所述堆叠的控制栅和浮栅对与所述第二区域之间的衬底上方形成选择栅。
13.权利要求12的方法，其中所述选择栅和所述擦除栅在同一步骤中形成。
14.权利要求13的方法，其中所述选择栅和所述擦除栅通过在堆叠的栅的上方、之间和旁边沉积硅层并且除掉在所述堆叠的栅上方和所述第二区域上方的硅部分来形成。
15.权利要求12的方法，其中在形成该堆叠的控制栅和浮栅对之后形成所述第一区域。
16.权利要求15的方法，其中在形成所述选择栅和擦除栅之后形成所述第二区域。
17.权利要求16的方法，其中通过离子注入来形成所述第一区域和第二区域。
18.一种提高非易失性存储单元的擦除效率的方法，该类型的非易失性存储单元具有第一导电类型的单晶材料的衬底，其具有第二导电类型的第一区域、与所述第一区域分隔开的第二导电类型的第二区域，在所述第一区域和所述第二区域之间形成沟道区；所述存储单元具有与和所述第一区域相邻的所述沟道区的第一部分绝缘且相间隔的选择栅；和具有与所述沟道区的第二部分绝缘且相间隔的浮栅，所述浮栅具有最接近于所述选择栅的第一末端，以及最远离于所述选择栅的具有尖端的第二末端；所述浮栅具有顶表面和与之相对的底表面，所述底表面面对着所述沟道区，所述存储单元具有控制栅，该控制栅具有顶表面和与之相对的底表面，所述底表面面对着所述浮栅的顶表面并且与之绝缘；所述控制栅相邻于所述选择栅并且与之绝缘，所述控制栅具有最接近于所述选择栅的第一末端和最远离于所述选择栅的第二末端；其中所述控制栅的所述第二末端比所述浮栅的所述第二末端更接近于和所述浮栅的第一末端成直线的垂直线，由此所述浮栅的顶表面的一部分没有面对着所述控制栅的底表面；所述存储单元还具有擦除栅，该擦除栅具有与所述衬底的第二区域分隔开且绝缘、并且具有通过隧穿势垒与所述浮栅的第二末端处的尖端分隔开的第一末端的第一部分，和与所述第一部分电连接并且具有第一末端的第二部分；其中所述方法包括：
通过使所述擦除栅的所述第二部分位于所述浮栅之上并且通过所述隧穿势垒与其绝缘来屏蔽所述隧穿势垒不受所述控制栅的影响，所述第一末端相邻于所述控制栅，所述擦除栅的所述第二部分与所述浮栅间隔有第一距离，所述第一距离是在与从第一区域到第二区域的方向相垂直的方向上测量的；所述第二部分的所述第一末端最接近于所述控制栅的第二末端，并且所述擦除栅的所述第二部分具有第二距离，所述第二距离是在与从第一区域到第二区域的方向相平行的方向上，从所述擦除栅的该第二部分的该第一末端到与所述擦除栅的第一部分的该第一末端成直线的垂直线进行测量的；以及
其中所述第二距离与第一距离的比值在1.0和2.5之间。
19.权利要求18的方法，还包括：在擦除操作期间施加负电压到所述控制栅。
CN2008101352676A 2007-08-06 2008-08-05 非易失性闪速存储单元、阵列及其制造方法 Active CN101364614B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/834,574 US20090039410A1 (en) 2007-08-06 2007-08-06 Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US11/834574 2007-08-06

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2011102379841A Division CN102403274A (zh) 2007-08-06 2008-08-05 非易失性闪速存储单元、阵列及其制造方法
CN2011104494755A Division CN102522409A (zh) 2007-08-06 2008-08-05 非易失性闪速存储单元、阵列及其制造方法

Publications (2)

Publication Number Publication Date
CN101364614A CN101364614A (zh) 2009-02-11
CN101364614B true CN101364614B (zh) 2012-02-08

Family

ID=40345645

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2011104494755A Pending CN102522409A (zh) 2007-08-06 2008-08-05 非易失性闪速存储单元、阵列及其制造方法
CN2011102379841A Pending CN102403274A (zh) 2007-08-06 2008-08-05 非易失性闪速存储单元、阵列及其制造方法
CN2008101352676A Active CN101364614B (zh) 2007-08-06 2008-08-05 非易失性闪速存储单元、阵列及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2011104494755A Pending CN102522409A (zh) 2007-08-06 2008-08-05 非易失性闪速存储单元、阵列及其制造方法
CN2011102379841A Pending CN102403274A (zh) 2007-08-06 2008-08-05 非易失性闪速存储单元、阵列及其制造方法

Country Status (5)

Country Link
US (4) US20090039410A1 (zh)
JP (1) JP5361292B2 (zh)
KR (1) KR20090014967A (zh)
CN (3) CN102522409A (zh)
TW (1) TWI393263B (zh)

Families Citing this family (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP5503843B2 (ja) * 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US20090267130A1 (en) * 2008-04-28 2009-10-29 International Business Machines Corporation Structure and process integration for flash storage element and dual conductor complementary mosfets
CN101882576B (zh) * 2009-05-06 2012-03-14 中芯国际集成电路制造(北京)有限公司 提高浮栅擦除效率的方法
US8445953B2 (en) 2009-07-08 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for flash memory cells
US8470670B2 (en) * 2009-09-23 2013-06-25 Infineon Technologies Ag Method for making semiconductor device
CN102097384B (zh) * 2009-12-15 2013-05-29 中芯国际集成电路制造(上海)有限公司 存储器件制造方法
CN102104044B (zh) * 2009-12-17 2013-02-27 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储器及其制造方法
CN102263064A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 分立栅存储器件的形成方法
CN102386141B (zh) * 2010-08-27 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种防止分离栅闪存中堆叠栅极线倒塌的方法
CN102543885A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 分立栅存储器件及其形成方法
CN102610575A (zh) * 2011-01-21 2012-07-25 中芯国际集成电路制造(上海)有限公司 制作分离栅极式快闪存储器单元的方法
KR101787488B1 (ko) 2011-03-24 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US8384147B2 (en) * 2011-04-29 2013-02-26 Silicon Storage Technology, Inc. High endurance non-volatile memory cell and array
US8711636B2 (en) * 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
CN102956562B (zh) * 2011-08-22 2015-04-29 中芯国际集成电路制造(上海)有限公司 存储器件的形成方法
CN102956643A (zh) * 2011-08-24 2013-03-06 硅存储技术公司 制造非易失浮栅存储单元的方法和由此制造的存储单元
CN102969346B (zh) 2011-08-31 2016-08-10 硅存储技术公司 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元
CN102299157B (zh) * 2011-09-01 2016-08-03 上海华虹宏力半导体制造有限公司 分栅式闪存及其制造方法
CN102270608B (zh) * 2011-09-01 2016-12-28 上海华虹宏力半导体制造有限公司 分栅式闪存制造方法
US8488388B2 (en) * 2011-11-01 2013-07-16 Silicon Storage Technology, Inc. Method of programming a split gate non-volatile floating gate memory cell having a separate erase gate
US8513728B2 (en) 2011-11-17 2013-08-20 Silicon Storage Technology, Inc. Array of split gate non-volatile floating gate memory cells having improved strapping of the coupling gates
US8804429B2 (en) 2011-12-08 2014-08-12 Silicon Storage Technology, Inc. Non-volatile memory device and a method of programming such device
CN103178018A (zh) * 2011-12-22 2013-06-26 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储单元制造方法
US9330922B2 (en) 2012-03-07 2016-05-03 Silicon Storage Technology, Inc. Self-aligned stack gate structure for use in a non-volatile memory array and a method of forming such structure
US8811093B2 (en) 2012-03-13 2014-08-19 Silicon Storage Technology, Inc. Non-volatile memory device and a method of operating same
US8878281B2 (en) 2012-05-23 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells
US8890230B2 (en) 2012-07-15 2014-11-18 United Microelectronics Corp. Semiconductor device
US8785307B2 (en) * 2012-08-23 2014-07-22 Silicon Storage Technology, Inc. Method of forming a memory cell by reducing diffusion of dopants under a gate
US9466732B2 (en) * 2012-08-23 2016-10-11 Silicon Storage Technology, Inc. Split-gate memory cell with depletion-mode floating gate channel, and method of making same
JP5936959B2 (ja) * 2012-09-04 2016-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9018690B2 (en) * 2012-09-28 2015-04-28 Silicon Storage Technology, Inc. Split-gate memory cell with substrate stressor region, and method of making same
CN103715144B (zh) * 2012-09-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 分立栅存储器件及其形成方法
US9123401B2 (en) 2012-10-15 2015-09-01 Silicon Storage Technology, Inc. Non-volatile memory array and method of using same for fractional word programming
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
JP6114534B2 (ja) * 2012-11-07 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
CN102983139B (zh) * 2012-11-30 2017-09-29 上海华虹宏力半导体制造有限公司 半导体存储器
US8946807B2 (en) * 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9275748B2 (en) * 2013-03-14 2016-03-01 Silicon Storage Technology, Inc. Low leakage, low threshold voltage, split-gate flash cell operation
EP2973583B1 (en) 2013-03-14 2019-05-01 Silicon Storage Technology Inc. Non-volatile memory program algorithm device and method
US9293359B2 (en) 2013-03-14 2016-03-22 Silicon Storage Technology, Inc. Non-volatile memory cells with enhanced channel region effective width, and method of making same
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US8867281B2 (en) 2013-03-15 2014-10-21 Silicon Storage Technology, Inc. Hybrid chargepump and regulation means and method for flash memory device
CN104157614A (zh) * 2013-05-14 2014-11-19 中芯国际集成电路制造(上海)有限公司 分离栅式快闪存储器的制造方法
US9484261B2 (en) * 2013-07-05 2016-11-01 Silicon Storage Technology, Inc. Formation of self-aligned source for split-gate non-volatile memory cell
US9431256B2 (en) * 2013-07-11 2016-08-30 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US9123822B2 (en) * 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9048316B2 (en) 2013-08-29 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure and method of forming the same
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US20150155039A1 (en) 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
JP2015130438A (ja) 2014-01-08 2015-07-16 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9287282B2 (en) 2014-01-28 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a logic compatible flash memory
US20150249158A1 (en) * 2014-03-03 2015-09-03 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US20150263040A1 (en) 2014-03-17 2015-09-17 Silicon Storage Technology, Inc. Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same
US9159842B1 (en) * 2014-03-28 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded nonvolatile memory
JP6238235B2 (ja) 2014-06-13 2017-11-29 ルネサスエレクトロニクス株式会社 半導体装置
US9614048B2 (en) * 2014-06-17 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate flash memory structure and method of making the split gate flash memory structure
US9691883B2 (en) * 2014-06-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric formation approach for a floating gate of a split gate flash memory structure
US9252150B1 (en) 2014-07-29 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. High endurance non-volatile memory cell
US9286982B2 (en) * 2014-08-08 2016-03-15 Silicon Storage Technology, Inc. Flash memory system with EEPROM functionality
US10312246B2 (en) * 2014-08-08 2019-06-04 Silicon Storage Technology, Inc. Split-gate flash memory cell with improved scaling using enhanced lateral control gate to floating gate coupling
US9391085B2 (en) * 2014-08-08 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned split gate flash memory having liner-separated spacers above the memory gate
US9660106B2 (en) * 2014-08-18 2017-05-23 United Microelectronics Corp. Flash memory and method of manufacturing the same
US9431407B2 (en) 2014-09-19 2016-08-30 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US10312248B2 (en) * 2014-11-12 2019-06-04 Silicon Storage Technology, Inc. Virtual ground non-volatile memory array
KR102240022B1 (ko) * 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9276005B1 (en) * 2014-12-04 2016-03-01 Silicon Storage Technology, Inc. Non-volatile memory array with concurrently formed low and high voltage logic devices
US9276006B1 (en) 2015-01-05 2016-03-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
US9379121B1 (en) 2015-01-05 2016-06-28 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
TWI588992B (zh) * 2015-01-13 2017-06-21 Xinnova Tech Ltd Non-volatile memory components and methods of making the same
US9361995B1 (en) 2015-01-21 2016-06-07 Silicon Storage Technology, Inc. Flash memory system using complementary voltage supplies
EP3248219B1 (en) * 2015-01-22 2019-08-07 Silicon Storage Technology Inc. Method of forming high density split-gate memory cell
CN107251199B (zh) * 2015-01-22 2020-10-30 硅存储技术公司 形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法
WO2016118785A1 (en) * 2015-01-23 2016-07-28 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
EP3248214B1 (en) * 2015-01-23 2021-12-01 Silicon Storage Technology Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
TWI606551B (zh) * 2015-02-16 2017-11-21 Xinnova Tech Ltd Non-volatile memory device method
US9620216B2 (en) 2015-02-17 2017-04-11 Silicon Storage Technology, Inc. Flash memory device configurable to provide read only memory functionality
CN105990367B (zh) 2015-02-27 2019-03-12 硅存储技术公司 具有rom单元的非易失性存储器单元阵列
US9793280B2 (en) 2015-03-04 2017-10-17 Silicon Storage Technology, Inc. Integration of split gate flash memory array and logic devices
US10134475B2 (en) 2015-03-31 2018-11-20 Silicon Storage Technology, Inc. Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system
CN106158027B (zh) 2015-04-09 2020-02-07 硅存储技术公司 用于对分离栅式非易失性存储器单元编程的系统和方法
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
US9431406B1 (en) * 2015-05-28 2016-08-30 Macronix International Co., Ltd. Semiconductor device and method of forming the same
US9672930B2 (en) 2015-05-29 2017-06-06 Silicon Storage Technology, Inc. Low power operation for flash memory system
US9793279B2 (en) 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
US9793281B2 (en) 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9711513B2 (en) 2015-08-14 2017-07-18 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
JP2017045755A (ja) 2015-08-24 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6568751B2 (ja) 2015-08-28 2019-08-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106531212B (zh) 2015-09-11 2020-02-07 硅存储技术公司 将存储器单元用作源极线下拉电路的闪速存储器系统
US9634019B1 (en) 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9673208B2 (en) 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US10141321B2 (en) * 2015-10-21 2018-11-27 Silicon Storage Technology, Inc. Method of forming flash memory with separate wordline and erase gates
KR20180078291A (ko) * 2015-11-03 2018-07-09 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 내에서의 금속 플로팅 게이트의 집적
US9972630B2 (en) 2015-11-03 2018-05-15 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
US9960176B2 (en) 2015-11-05 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Nitride-free spacer or oxide spacer for embedded flash memory
US9548312B1 (en) 2015-11-10 2017-01-17 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure including a nonvolatile memory cell
US9583640B1 (en) * 2015-12-29 2017-02-28 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure
US9673210B1 (en) 2016-02-25 2017-06-06 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell having a charge trapping layer and method for the formation thereof
CN107293546B (zh) 2016-04-08 2020-09-04 硅存储技术公司 减小型分裂栅非易失性闪存单元及其制造方法
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107316868B (zh) * 2016-04-22 2020-04-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN107342288B (zh) * 2016-04-29 2020-08-04 硅存储技术公司 分裂栅型双位非易失性存储器单元
US9922986B2 (en) 2016-05-16 2018-03-20 Globalfoundries Inc. Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof
US10311958B2 (en) * 2016-05-17 2019-06-04 Silicon Storage Technology, Inc. Array of three-gate flash memory cells with individual memory cell read, program and erase
JP6833873B2 (ja) 2016-05-17 2021-02-24 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリアレイを使用したディープラーニングニューラルネットワーク分類器
US10269440B2 (en) 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase
US9953719B2 (en) 2016-05-18 2018-04-24 Silicon Storage Technology, Inc. Flash memory cell and associated decoders
CN107425003B (zh) 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
WO2017200709A1 (en) * 2016-05-18 2017-11-23 Silicon Storage Technology, Inc. Method of making split gate non-volatile flash memory cell
US9911501B2 (en) 2016-05-24 2018-03-06 Silicon Storage Technology, Inc. Sensing amplifier comprising a built-in sensing offset for flash memory devices
US9972493B2 (en) * 2016-08-08 2018-05-15 Silicon Storage Technology, Inc. Method of forming low height split gate memory cells
US9997524B2 (en) * 2016-08-24 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device and manufacturing method thereof
TWI708373B (zh) * 2016-10-11 2020-10-21 聯華電子股份有限公司 快閃記憶體結構
US10510544B2 (en) 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory semiconductor device and manufacturing method thereof
CN106601749A (zh) * 2016-12-15 2017-04-26 武汉新芯集成电路制造有限公司 一种闪存单元结构及分立栅快闪存储器
US10431265B2 (en) 2017-03-23 2019-10-01 Silicon Storage Technology, Inc. Address fault detection in a flash memory system
US10381088B2 (en) 2017-03-30 2019-08-13 Silicon Storage Technology, Inc. System and method for generating random numbers based on non-volatile memory cell array entropy
CN108695331B (zh) * 2017-04-05 2020-11-27 中芯国际集成电路制造(北京)有限公司 存储器及其编程方法、擦除方法和读取方法、电子装置
CN107221350B (zh) * 2017-05-15 2020-07-03 上海华虹宏力半导体制造有限公司 存储器系统、存储器阵列及其读和编程操作方法
US10192874B2 (en) * 2017-06-19 2019-01-29 United Microelectronics Corp. Nonvolatile memory cell and fabrication method thereof
US10199112B1 (en) 2017-08-25 2019-02-05 Silicon Storage Technology, Inc. Sense amplifier circuit for reading data in a flash memory cell
US10586598B2 (en) 2017-09-14 2020-03-10 Silicon Storage Technology, Inc. System and method for implementing inference engine by optimizing programming operation
US10534554B2 (en) 2017-10-13 2020-01-14 Silicon Storage Technology, Inc. Anti-hacking mechanisms for flash memory device
US10515694B2 (en) 2017-11-03 2019-12-24 Silicon Storage Technology, Inc. System and method for storing multibit data in non-volatile memory
US10803943B2 (en) 2017-11-29 2020-10-13 Silicon Storage Technology, Inc. Neural network classifier using array of four-gate non-volatile memory cells
US10748630B2 (en) 2017-11-29 2020-08-18 Silicon Storage Technology, Inc. High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks
US11087207B2 (en) 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
US10600484B2 (en) 2017-12-20 2020-03-24 Silicon Storage Technology, Inc. System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory
US10878897B2 (en) 2018-01-04 2020-12-29 Silicon Storage Technology, Inc. System and method for storing and retrieving multibit data in non-volatile memory using current multipliers
CN110010606B (zh) 2018-01-05 2023-04-07 硅存储技术公司 衬底沟槽中具有浮栅的双位非易失性存储器单元
CN110021602B (zh) 2018-01-05 2023-04-07 硅存储技术公司 在专用沟槽中具有浮栅的非易失性存储器单元
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10580491B2 (en) 2018-03-23 2020-03-03 Silicon Storage Technology, Inc. System and method for managing peak power demand and noise in non-volatile memory array
US10468428B1 (en) 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
US10418451B1 (en) * 2018-05-09 2019-09-17 Silicon Storage Technology, Inc. Split-gate flash memory cell with varying insulation gate oxides, and method of forming same
US10790292B2 (en) 2018-05-14 2020-09-29 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
CN108831829B (zh) * 2018-06-19 2020-10-27 上海华力微电子有限公司 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
US10727240B2 (en) 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
US10714489B2 (en) 2018-08-23 2020-07-14 Silicon Storage Technology, Inc. Method of programming a split-gate flash memory cell with erase gate
US10838652B2 (en) 2018-08-24 2020-11-17 Silicon Storage Technology, Inc. Programming of memory cell having gate capacitively coupled to floating gate
US10985272B2 (en) * 2018-11-05 2021-04-20 Samsung Electronics Co., Ltd. Integrated circuit devices including vertical field-effect transistors
TWI694592B (zh) 2018-11-09 2020-05-21 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法
CN111192877B (zh) * 2018-11-14 2021-02-19 合肥晶合集成电路股份有限公司 一种非易失性存储器及其制作方法
US10998325B2 (en) 2018-12-03 2021-05-04 Silicon Storage Technology, Inc. Memory cell with floating gate, coupling gate and erase gate, and method of making same
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10902921B2 (en) * 2018-12-21 2021-01-26 Texas Instruments Incorporated Flash memory bitcell erase with source bias voltage
US11409352B2 (en) 2019-01-18 2022-08-09 Silicon Storage Technology, Inc. Power management for an analog neural memory in a deep learning artificial neural network
US11270763B2 (en) 2019-01-18 2022-03-08 Silicon Storage Technology, Inc. Neural network classifier using array of three-gate non-volatile memory cells
US11023559B2 (en) 2019-01-25 2021-06-01 Microsemi Soc Corp. Apparatus and method for combining analog neural net with FPGA routing in a monolithic integrated circuit
US10720217B1 (en) 2019-01-29 2020-07-21 Silicon Storage Technology, Inc. Memory device and method for varying program state separation based upon frequency of use
US11107827B2 (en) 2019-02-28 2021-08-31 International Business Machines Corporation Integration of split gate metal-oxide-nitride-oxide-semiconductor memory with vertical FET
US11423979B2 (en) 2019-04-29 2022-08-23 Silicon Storage Technology, Inc. Decoding system and physical layout for analog neural memory in deep learning artificial neural network
CN112185815B (zh) * 2019-07-04 2024-07-23 硅存储技术公司 形成分裂栅闪存存储器单元的方法
US10991433B2 (en) 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
US11315636B2 (en) * 2019-10-14 2022-04-26 Silicon Storage Technology, Inc. Four gate, split-gate flash memory array with byte erase operation
CN110797344B (zh) * 2019-11-08 2022-10-21 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
US20210193671A1 (en) 2019-12-20 2021-06-24 Silicon Storage Technology, Inc. Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices
CN113299333A (zh) 2020-02-21 2021-08-24 硅存储技术股份有限公司 由闪存单元构成的eeprom仿真器中的损耗均衡
US11114451B1 (en) 2020-02-27 2021-09-07 Silicon Storage Technology, Inc. Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
CN113838853A (zh) 2020-06-23 2021-12-24 硅存储技术股份有限公司 在衬底上制造存储器单元、高电压设备和逻辑设备的方法
EP4169072A1 (en) 2020-06-23 2023-04-26 Silicon Storage Technology Inc. Method of making memory cells, high voltage devices and logic devices on a substrate
US11309042B2 (en) 2020-06-29 2022-04-19 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise
CN114078864A (zh) 2020-08-17 2022-02-22 硅存储技术股份有限公司 通过导电块上的硅化物在基底上制造存储器单元、高电压设备和逻辑设备的方法
WO2022039786A1 (en) 2020-08-17 2022-02-24 Silicon Storage Technology, Inc. Method of making memory cells, high voltage devices and logic devices on a substrate with silicide on conductive blocks
KR102567123B1 (ko) 2020-09-21 2023-08-14 실리콘 스토리지 테크놀로지 인크 평면 분리형 게이트 비휘발성 메모리 셀, 고전압 소자 및 FinFET 논리 소자를 갖는 소자 형성 방법
CN114256251A (zh) 2020-09-21 2022-03-29 硅存储技术股份有限公司 形成具有存储器单元、高压器件和逻辑器件的设备的方法
US11387241B2 (en) 2020-09-22 2022-07-12 United Microelectronics Corporation Method for fabricating flash memory
CN114446972A (zh) 2020-10-30 2022-05-06 硅存储技术股份有限公司 具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、hv和逻辑器件及其制造方法
US11538532B2 (en) 2020-12-29 2022-12-27 Silicon Storage Technology, Inc. Architectures for storing and retrieving system data in a non-volatile memory system
WO2022146465A1 (en) 2020-12-29 2022-07-07 Silicon Storage Technology, Inc. Improved architectures for storing and retrieving system data in a non-volatile memory system
US11545583B2 (en) 2021-02-05 2023-01-03 Semiconductor Components Industries, Llc Process of forming an electronic device including a non-volatile memory cell
CN115000072A (zh) 2021-03-01 2022-09-02 硅存储技术股份有限公司 在衬底上形成具有存储器单元、高电压设备和逻辑设备的半导体设备的方法
WO2022186852A1 (en) 2021-03-01 2022-09-09 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate
US12080355B2 (en) 2021-06-02 2024-09-03 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
JP2024520275A (ja) 2021-06-02 2024-05-24 シリコン ストーリッジ テクノロージー インコーポレイテッド ランダムテレグラフノイズを呈するメモリセルに対するプログラム後調整によってアナログ不揮発性メモリにおける読み出し電流安定性を改善する方法
US11769558B2 (en) 2021-06-08 2023-09-26 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
WO2022260692A1 (en) 2021-06-08 2022-12-15 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
US11462622B1 (en) 2021-06-23 2022-10-04 Globalfoundries Singapore Pte. Ltd. Memory cells and methods of forming a memory cell
TW202308125A (zh) * 2021-08-02 2023-02-16 聯華電子股份有限公司 半導體記憶元件及其製作方法
US11721731B2 (en) 2021-08-03 2023-08-08 Globalfoundries Singapore Pte. Ltd. Nonvolatile memory having multiple narrow tips at floating gate
WO2023091172A1 (en) 2021-11-22 2023-05-25 Silicon Storage Technology, Inc. Address fault detection in a memory system
WO2023154078A1 (en) 2022-02-14 2023-08-17 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate using a dummy area
WO2023172279A1 (en) 2022-03-08 2023-09-14 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate
WO2023172280A1 (en) 2022-03-10 2023-09-14 Silicon Storage Technology, Inc. Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate
US11968829B2 (en) 2022-03-10 2024-04-23 Silicon Storage Technology, Inc. Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate
US20240257880A1 (en) 2023-01-31 2024-08-01 Silicon Storage Technology, Inc. Memory cell array with row direction gap between erase gate lines and dummy floating gates

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640588B2 (ja) * 1987-03-13 1994-05-25 株式会社東芝 半導体記憶装置
JPH01143361A (ja) * 1987-11-30 1989-06-05 Sony Corp 不揮発性メモリ
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
DE69226176T2 (de) * 1991-04-09 1999-12-23 Silicon Storage Technology, Inc. Elektrisch aenderbare einzel-transistor-halbleiterfestwertspeicheranordnung
US5579259A (en) * 1995-05-31 1996-11-26 Sandisk Corporation Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors
JP3241316B2 (ja) * 1998-01-07 2001-12-25 日本電気株式会社 フラッシュメモリの製造方法
JP4222675B2 (ja) * 1999-03-29 2009-02-12 三洋電機株式会社 不揮発性半導体記憶装置
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20040256657A1 (en) * 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
US6951782B2 (en) * 2003-07-30 2005-10-04 Promos Technologies, Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
US6992929B2 (en) * 2004-03-17 2006-01-31 Actrans System Incorporation, Usa Self-aligned split-gate NAND flash memory and fabrication process
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
FR2871940B1 (fr) * 2004-06-18 2007-06-15 St Microelectronics Rousset Transistor mos a grille flottante, a double grille de controle
JP2006108668A (ja) * 2004-09-30 2006-04-20 Samsung Electronics Co Ltd 不揮発性メモリ素子とその製造方法
TWI284415B (en) * 2005-10-26 2007-07-21 Promos Technologies Inc Split gate flash memory cell and fabrication method thereof
US7700473B2 (en) * 2007-04-09 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Gated semiconductor device and method of fabricating same

Also Published As

Publication number Publication date
CN101364614A (zh) 2009-02-11
JP5361292B2 (ja) 2013-12-04
US20090039410A1 (en) 2009-02-12
US20110127599A1 (en) 2011-06-02
US7927994B1 (en) 2011-04-19
US20100054043A1 (en) 2010-03-04
JP2009044164A (ja) 2009-02-26
CN102403274A (zh) 2012-04-04
US20110076816A1 (en) 2011-03-31
TW200917495A (en) 2009-04-16
US7868375B2 (en) 2011-01-11
TWI393263B (zh) 2013-04-11
KR20090014967A (ko) 2009-02-11
CN102522409A (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
CN101364614B (zh) 非易失性闪速存储单元、阵列及其制造方法
CN1540762B (zh) 具有沟槽型选择栅极的快闪存储器及制造方法
CN105453229B (zh) 具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法
CN100481351C (zh) 自对准分裂栅非易失存储器结构及其制造方法
US6621115B2 (en) Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate
US7199424B2 (en) Scalable flash EEPROM memory cell with notched floating gate and graded source region
CN101068020B (zh) 存储单元阵列及其制造方法
CN100380667C (zh) 自对准分离栅极与非闪存及制造方法
US6906379B2 (en) Semiconductor memory array of floating gate memory cells with buried floating gate
US7242051B2 (en) Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
CN104541363B (zh) 通过减小掺杂剂在栅极之下的扩散来形成存储器单元的方法
CN1637949B (zh) 具有加强编程和擦除功能的与非闪速存储器及其制造方法
CN107210203A (zh) 高密度分裂栅存储器单元
CN104541368A (zh) 具有耗尽型浮置栅极沟道的分裂栅存储器单元及其制造方法
CN102969346A (zh) 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元
TW202038238A (zh) 具有浮動閘、耦合閘與抹除閘之記憶體單元及其製作之方法
CN106328653A (zh) 非易失性存储器及其制造方法
CN206672935U (zh) 非易失性存储器设备
CN1773728A (zh) 非易失性存储单元、这种存储单元的阵列及制造方法
CN102637692A (zh) 快闪存储器结构及其制造与操作方法
CN104969358B (zh) 在沟槽中具有俘获电荷层的非易失性存储器单元和阵列以及其制造方法
CN116634768A (zh) 一种nor型存储组及其制备方法、存储芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant