CN102610575A - 制作分离栅极式快闪存储器单元的方法 - Google Patents
制作分离栅极式快闪存储器单元的方法 Download PDFInfo
- Publication number
- CN102610575A CN102610575A CN2011100242134A CN201110024213A CN102610575A CN 102610575 A CN102610575 A CN 102610575A CN 2011100242134 A CN2011100242134 A CN 2011100242134A CN 201110024213 A CN201110024213 A CN 201110024213A CN 102610575 A CN102610575 A CN 102610575A
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- control gate
- pair
- electrode structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 58
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 239000012790 adhesive layer Substances 0.000 abstract 6
- 239000010410 layer Substances 0.000 abstract 5
- 238000001259 photo etching Methods 0.000 abstract 5
- 239000007772 electrode material Substances 0.000 abstract 4
- 150000002500 ions Chemical class 0.000 description 30
- 238000005516 engineering process Methods 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开制作分离栅极式快闪存储器单元的方法，包括提供依次形成有浮栅氧化层、浮置栅极材料层和至少一对控制栅极结构的衬底；在每对控制栅极结构的部分上表面和每对控制栅极结构之间形成第一光刻胶层；以第一光刻胶层为掩膜进行离子注入并对浮置栅极材料层进行刻蚀；去除第一光刻胶层；在每对控制栅极结构和浮置栅极材料层的侧壁上形成间隙壁；在每对控制栅极结构的部分上表面和每对控制栅极结构外侧形成第二光刻胶层；以第二光刻胶层为掩膜对浮置栅极材料层进行刻蚀并进行离子注入；去除第二光刻胶层；在每对控制栅极结构外侧的衬底上方形成字线并在每对控制栅极结构内侧的衬底上方形成擦除栅极。该方法改善浮置栅极与字线之间间隙的均匀性。
Description
技术领域
本发明涉及半导体器件制造工艺，特别涉及一种制作分离栅极式快闪存储器单元的方法。
背景技术
快闪存储器元件由于具有可多次进行数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性内存元件。
典型的快闪存储器单元以掺杂的多晶硅制作浮置栅极（Floating Gate）与控制栅极（Control Gate）。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与衬底间以浮栅氧化层相隔。当对快闪存储器单元进行写入/擦除（Write/Erase）数据的操作时，由于控制栅极与源极/漏极区和擦除栅极分别施加不同的偏压，以使电子注入（Source side injection）浮置栅极或使电子从浮置栅极拉出。而在读取闪存中的数据时，控制栅极上需要施加工作电压，此时浮置栅极的带电状态会影响其下沟道（Channel）的开/关状态，读取的电流大小也就不一样，而这个电流即为判读数据值[0]或[1]的依据。
当上述快闪存储器单元在进行数据的擦除时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度擦除 （Over-erase）。当此过度擦除现象太过严重时，甚至会使浮置栅极下方的沟道在控制栅极未加工作电压时，即持续呈导通状态，而导致数据的误判。
因此，为了解决元件过度擦除的问题，许多快闪存储器单元会采用分离栅极（Split Gate）的设计，如图1所示，现有技术中分离栅极式快闪存储器单元的结构示意图。如图1所示，在衬底100上设置有分离的浮置栅极101a和101b，浮置栅极101a和101b上方分别设置有控制栅极102a和102b。并且在浮置栅极（101a和101b）与控制栅极（102a和102b）之间以及浮置栅极（101a和101b）与衬底100之间分别以介电层相隔。在两组浮置栅极和控制栅极之间设置有擦除栅极（Erase Gate）103，在两组浮置栅极和控制栅极的外侧分别设置有分离的字线104a和104b。擦除栅极103与控制栅极（102a和102b）、浮置栅极（101a和101b）和衬底100之间，以及字线（104a和104b）与控制栅极（102a和102b）、浮置栅极（101a和101b）和衬底100之间分别以介电层相隔。源极105设置在擦除栅极103下方的衬底100中，字线阈值电压调整所形成的区域106a和106b分别设置在字线104a和104b下方的衬底100中。当过度擦除现象太过严重，而使浮置栅极下方沟道在控制栅极未加工作电压状态下即持续打开时，擦除栅极下方的沟道仍能保持关闭状态，使得漏极/源极区无法导通，而能防止数据的误判。
在具有上述结构的分离栅极式快闪存储器单元中，由于沟道中的热电子（Hot Electron）将在浮置栅极与字线之间的间隙区域进入浮置栅极，因此，需要精确地控制浮置栅极与字线之间的间隙的厚度和均匀性，以提高写入的均匀性和效率，还可以降低浮置栅极与字线之间的隧穿电流（Tunneling current）。此外，当上述分离栅极式快闪存储器单元在进行数据的擦除时，电子从浮置栅极排出使浮置栅极带正电荷，随后进行写入操作时，在字线上施加零电位，从而导致在浮置栅极与字线之间产生较高的电势差。目前的分离栅极式快闪存储器单元中，浮置栅极与字线之间的间隙内填充的介电层通常为氧化物。在电势差的作用下，字线中的电子很容易穿过介电层而向浮置栅极移动，这样就会产生写入干扰（Program Disturbs）。
因此，目前急需一种制作分离栅极式快闪存储器的方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中浮置栅极与字线之间的间隙不均匀的问题，本发明提出一种制作分离栅极式快闪存储器单元的方法，包括：a）提供衬底，所述衬底上依次形成有浮栅氧化层、浮置栅极材料层和至少一对控制栅极结构；b）在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构之间形成第一光刻胶层；c）以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整，并以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层；d）去除所述第一光刻胶层；e）在每对所述控制栅极结构的侧壁和所述刻蚀后的浮置栅极材料层的侧壁上形成间隙壁；f）在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构的外侧形成第二光刻胶层；g）以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极，并以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极；h）去除所述第二光刻胶层；i）在每对所述控制栅极结构外侧的所述衬底上方形成字线，并在每对所述控制栅极结构内侧的所述衬底上方形成擦除栅极。
优选地，所述g）步骤之后还包括清洗步骤，以去除每对所述控制栅极结构内侧的所述衬底上的所述浮栅氧化层。
优选地，所述i）步骤包括：形成覆盖所述衬底、所述浮栅氧化层、每对所述控制栅极结构、所述间隙壁和所述浮置栅极的第一介电层；在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构之间形成第三光刻胶层，并以所述第三光刻胶层为掩膜对所述第一介电层进行刻蚀；在每对所述控制栅极结构外侧的所述衬底上形成第二介电层，去除所述第三光刻胶层；在每对所述控制栅极结构外侧的所述衬底上形成字线，在每对所述控制栅极结构内侧的所述衬底上形成擦除栅极。
优选地，对所述第一介电层进行刻蚀的同时，将每对所述控制栅极结构外侧的所述衬底上的所述浮栅氧化层一并去除。
优选地，所述e）步骤包括：形成覆盖露出的所述浮栅氧化层、每对所述控制栅极结构和所述刻蚀后的浮置栅极材料层的间隙壁材料层；对所述间隙壁材料层进行刻蚀，以在每对所述控制栅极结构的侧壁和所述刻蚀后的浮置栅极材料层的侧壁形成间隙壁。
优选地，所述c）步骤包括：首先以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整； 然后以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层。
优选地，所述c）步骤包括：首先以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层；然后以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整。
优选地，所述g）步骤包括：首先以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极；然后以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极。
优选地，所述g）步骤包括：首先以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极；然后以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极。
优选地，所述间隙壁由每对所述控制栅极结构起向外依次包括氧化物层和氮化物层。
优选地，所述控制栅极结构自下而上依次包含栅间介电层、控制栅极与掩膜层。
优选地，所述掩膜层为氮化物层、氧化物层、氮化物和氧化物的复合层或者多晶硅层。
根据本发明的方法在浮置栅极与字线之间形成间隙壁（即浮置栅极与字线之间的间隙），由于其操作简单，例如仅采用薄膜生长+一次干法刻蚀工艺就可以形成间隙壁，并且由于间隙壁的最外侧为氮化物层，在后续的氢氟酸（HF）清洗中不会损耗。因此，避免了多道工艺对间隙不均匀性的放大，进而保证了浮置栅极与字线之间的间隙的均匀性，提高了写入均匀性，有效地降低了浮置栅极与字线之间的隧穿电流，提高了抵抗写入干扰的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为现有技术中分离栅极式快闪存储器单元的结构示意图；
图2A-2I为根据本发明一个实施方式制作分离栅极式快闪存储器单元过程中各步骤的示意图；
图3A-3D为根据本发明的一个优选实施方式形成图2I中的字线和擦除栅极过程中各步骤的示意图；
图4的流程图示出了根据本发明的一个实施方式制作分离栅极式快闪存储器单元的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明制作分离栅极式快闪存储器单元的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其它实施方式。
图2A-2I示出了根据本发明一个实施方式制作分离栅极式快闪存储器单元过程中各步骤的示意图。
如图2A所示，提供衬底200，衬底200上依次形成有浮栅氧化层201、浮置栅极材料层202和至少一对控制栅极结构220a和220b。
作为示例，衬底200上已定义器件有源区等，其中，衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）。
浮栅氧化层201可以是例如以热氧化法形成的氧化物层。
浮置栅极材料层202的主要材料可以为多晶硅，其形成方法例如是化学气相沉积法或物理气相沉积法等。
控制栅极结构220a自下而上依次包括栅间介电层203a、控制栅极204a与掩膜层206a。控制栅极结构220b自下而上依次包括栅间介电层203b、控制栅极204b与掩膜层206b。可选地，在控制栅极204a与掩膜层206a之间还可以包含介电层205a，在控制栅极204b与掩膜层206b之间还可以包含介电层205b。
栅间介电层203a和203b例如为氧化物-氮化物-氧化物（ONO）的复合层，其厚度约为80-130埃。控制栅极204a和204b的主要材料例如是多晶硅。掩膜层206a和206b可以为氮化物层、氧化物层、氮化物和氧化物的复合层或者多晶硅层等。
如图2B所示，在每对控制栅极结构220a和220b的部分上表面以及每对控制栅极结构220a和220b之间形成第一光刻胶层207。具体地，在衬底200的整个表面旋涂一层光刻胶，然后经曝光、显影等工艺在每对控制栅极结构220a和220b的部分上表面以及每对控制栅极结构220a和220b之间形成第一光刻胶层207。第一光刻胶层207填充在每对控制栅极结构220a和220b之间，并向两侧延伸至分别覆盖控制栅极结构220a和220b的一半以上，但不覆盖控制栅极结构220a和220b的全部。这里所指的“部分上表面”为控制栅极结构220a和220b上表面的一半以上，但并不覆盖其全部。
如图2C所示，以该第一光刻胶层207为掩膜进行离子注入，以对每对控制栅极结构220a和220b外侧的衬底200进行字线阈值电压调整，形成区域208a和208b。注入的离子可以为BF2离子或B离子等，离子注入的剂量可以为1×1012-9×1012ions/cm2。当注入离子为BF2离子时，注入离子的能量可以为80-100keV；当注入离子为B离子时，注入离子的能量可以为15-25keV。这里所描述的离子注入工艺为示范性的，其仅为现有的用于进行字线阈值电压调整的离子注入工艺中的两种，因此上述关于离子注入工艺的描述并不构成对本发明的限制。
如图2D所示，以第一光刻胶层207为掩膜对浮置栅极材料层202进行刻蚀，至露出浮栅氧化层201的上表面，形成刻蚀后的浮置栅极材料层202’。在该步骤中，对于每对控制栅极结构220a和220b外侧的浮置栅极材料层202的刻蚀可以使用字线阈值电压调整所使用的掩膜，因此，该步骤中未使用新的掩膜，因而降低了半导体器件的制造成本。
在优选的情况下，对浮置栅极材料层202的刻蚀恰好停止在浮栅氧化层201的上表面。但是，应当注意的是，由于半导体器件的尺寸越来越小，并且浮栅氧化层201较薄，因此很难且没有必要过于精确地确定刻蚀后的具体位置。在后续步骤中可以包括以下步骤：在每对控制栅极结构220a和220b外侧的衬底上形成介电层，以使随后在每对控制栅极结构220a和220b外侧的衬底上方形成的字线与其它器件隔离。
此外，可以理解的是，上述图2C所示的离子注入步骤与图2D所示的刻蚀步骤可以互换。具体地，首先，以第一光刻胶层207为掩膜对浮置栅极材料层202进行刻蚀，至露出浮栅氧化层201的上表面；然后，再以第一光刻胶层207为掩膜进行离子注入，以对每对控制栅极结构220a和220b外侧的衬底200进行字线阈值电压调整，形成区域208a和208b。
去除第一光刻胶层207，虽然附图2A-2I中未包含与该步骤所对应的附图，然而，对于本领域技术人员来说，包含该步骤是显而易见的。
如图2E所示，在每对控制栅极结构220a和220b的侧壁和刻蚀后的浮置栅极材料层202’的侧壁上形成间隙壁209。
形成间隙壁209的方法可以采用本领域常用的方法，举例来说，可以先形成覆盖露出的浮栅氧化层201、控制栅极结构220a和220b以及刻蚀后的浮置栅极材料层202’的间隙壁材料层，然后对所述间隙壁材料层进行干法刻蚀，以在每对控制栅极结构220a和220b的侧壁和刻蚀后的浮置栅极材料层202’的侧壁形成间隙壁209。
作为示例，为了进一步抑制分离栅极式快闪存储器单元的写入干扰，优选地，间隙壁209由每对控制栅极结构220a和220b起向外依次包括氧化物层和氮化物层。此外，由于间隙壁209的最外侧为氮化物层，在后续的氢氟酸（HF）清洗中不会损耗，因此可以防止后续工艺对间隙壁产生影响。
由此可见，根据本发明的方法在浮置栅极与字线之间形成间隙壁209（即浮置栅极与字线之间的间隙），由于其操作简单，例如仅采用薄膜生长+一次干法刻蚀工艺就可以形成间隙壁，并且由于间隙壁209的最外侧为氮化物层，在后续的HF清洗中不会损耗。因此，避免了多道工艺对间隙不均匀性的放大，进而保证了浮置栅极与字线之间的间隙的均匀性，提高了写入均匀性，有效地降低了浮置栅极与字线之间的隧穿电流，提高了抵抗写入干扰的性能。
如图2F所示，在每对控制栅极结构220a和220b的部分上表面以及每对控制栅极结构220a和220b的外侧形成第二光刻胶层210。具体地，在衬底200的整个表面旋涂一层光刻胶，然后经曝光、显影等工艺在每对控制栅极结构220a和220b的部分上表面以及每对控制栅极结构220a和220b的外侧形成第二光刻胶层210。第二光刻胶层210填充在每对控制栅极结构220a和220b的外侧，并向内侧延伸至分别覆盖控制栅极结构220a和220b的一半以上，但不覆盖控制栅极结构220a和220b的全部。这里所指的“部分上表面”为控制栅极结构220a和220b上表面的一半以上，但并不覆盖其全部。
如图2G所示，以第二光刻胶层210为掩膜对刻蚀后的浮置栅极材料层202’进行刻蚀，以形成浮置栅极202a和202b。
在优选的情况下，对刻蚀后的浮置栅极材料层202’的刻蚀恰好停止在浮栅氧化层201的上表面。但是，应当注意的是，由于半导体器件的尺寸越来越小，并且浮栅氧化层201较薄，因此很难且没有必要过于精确地确定平坦化后的具体位置。在后续步骤中可以包括以下步骤：在每对控制栅极结构220a和220b内侧形成介电层，以使随后在每对控制栅极结构220a和220b内侧的衬底上方形成的擦除栅极与其它器件隔离。
如图2H所示，以第二光刻胶层210为掩膜进行离子注入以在每对控制栅极结构220a和220b内侧的衬底中形成源极211。举例来说，注入的离子可以为As离子，离子注入的剂量可以为1×1015-3×1015ions/cm2，注入离子的能量可以为30-50keV。这里所描述的离子注入工艺为示范性的，其仅为现有的用于形成源极的离子注入工艺中的一种，因此上述关于离子注入工艺的描述并不构成对本发明的限制。
同样地，对每对控制栅极结构220a和220b内侧的刻蚀后的浮置栅极材料层202’进行的刻蚀可以与离子注入形成源极211使用同一掩膜，因此，该步骤中未增加新的掩膜，因而降低了半导体器件的制造成本。
进一步，由于离子注入会对每对控制栅极结构220a和220b内侧的浮栅氧化层201造成损伤，优选地，离子注入后还可以包括清洗步骤，以去除位于每对控制栅极结构220a和220b内侧的受到损伤的浮栅氧化层201。
此外，可以理解的是，上述图2G所示的刻蚀步骤与图2H所示的离子注入步骤可以互换。具体地，首先，以第二光刻胶层210为掩膜进行离子注入，以在每对控制栅极结构220a和220b内侧的衬底200中形成源极211；然后，再以第二光刻胶层210为掩膜对刻蚀后的浮置栅极材料层202’进行刻蚀，至露出浮栅氧化层201的上表面，以形成浮置栅极202a和202b。
去除第二光刻胶层210，虽然附图2A-2I中未包含与该步骤相对应的附图，然而，对于本领域技术人员来说，包含该步骤是显而易见的。
如图2I所示，在每对控制栅极结构220a和220b外侧的衬底200上方形成字线240a和240b，并且在每对控制栅极结构220a和220b内侧的衬底200上方形成擦除栅极230。可以理解的是，字线240a和240b以介电层与其它器件隔开，擦除栅极230以介电层与其它器件隔开。作为示例，字线240a和240b和擦除栅极230的主要材料均可以为多晶硅。后文将结合图3A-3D对该步骤的具体工艺进行详细描述。
根据本发明的方法在浮置栅极与字线之间形成间隙壁，由于其操作简单，例如仅采用薄膜生长+一次干法刻蚀工艺就可以形成间隙壁，并且由于间隙壁的最外侧为氮化物层，在后续的HF清洗中不会损耗。因此，避免了多道工艺对间隙不均匀性的放大，进而保证了浮置栅极与字线之间的间隙的均匀性，提高了写入均匀性，有效地降低了浮置栅极与字线之间的隧穿电流，提高了抵抗写入干扰的性能。此外，根据本发明的间隙壁由每对控制栅极结构起向外依次包括氧化物层和氮化物层，因此抑制分离栅极式快闪存储器单元的写入干扰。进一步，对每对控制栅极结构外侧的浮置栅极材料层进行的刻蚀使用字线阈值电压调整所使用的掩膜，而对每对控制栅极结构内侧的刻蚀后的浮置栅极材料层进行的刻蚀与离子注入形成源极使用同一掩膜，因此，根据本发明的方法未增加新的掩膜，因而降低了半导体器件的制造成本。
图3A-3D示出了根据本发明的一个优选实施方式形成图2I中的字线和擦除栅极过程中各步骤的示意图。
如图3A所示，形成覆盖衬底300、浮栅氧化层301、控制栅极结构320a和320b、间隙壁309以及浮置栅极302a和302b的第一介电层312。
优选地，如图2H所示，由于每对控制栅极结构220a和220b内侧的衬底200上的浮栅氧化层201在离子注入时受到损伤，每对控制栅极结构220a和220b内侧的衬底200上的浮栅氧化层201已经被清洗，得到图3A所示的器件结构。
第一介电层312的材料可以为氧化物。形成第一介电层312的方法例如是化学气相沉积法或物理气相沉积法等。
如图3B所示，在每对控制栅极结构320a和320b的部分上表面以及每对控制栅极结构320a和320b之间形成第三光刻胶层313，并以第三光刻胶层313为掩膜对第一介电层312进行刻蚀。同样地，第三光刻胶层313填充在每对控制栅极结构320a和320b之间，并向两侧延伸至分别覆盖控制栅极结构320a和320b的一半以上，但不覆盖控制栅极结构320a和320b的全部。这里所指的“部分上表面”为控制栅极结构320a和320b上表面的一半以上，但并不覆盖其全部。实际操作中，对第一介电层312进行刻蚀的同时，也会将每对控制栅极结构320a和320b外侧衬底300上的浮栅氧化层301一并去除。详细地说，经过该步骤，每对控制栅极结构320a和320b外侧的第一介电层312和浮栅氧化层301（包括覆盖在每对控制栅极结构320a和320b外侧的间隙壁309上的第一介电层312以及覆盖在区域308a和308b上的第一介电层312和浮栅氧化层301）被去除。
如图3C所示，在每对控制栅极结构320a和320b外侧的衬底300上形成第二介电层314a和314b。通过选择性生长方法，仅在每对控制栅极结构320a和320b外侧的衬底300上形成第二介电层314a和314b。举例来说，第二介电层314a和314b的材料可以是氧化物，其形成方法可以是热氧化法。具体地，可以通过氧化工艺在氧蒸气环境中约750~900摄氏度的温度下形成。
去除第三光刻胶层313，虽然附图3A-3D中未包含与该步骤相对应的附图。此外，可以理解的是，去除第三光刻胶层313的步骤可以位于去除每对控制栅极结构320a和320b外侧的第一介电层和浮栅氧化层之后，或者可以位于形成第二介电层314a和314b之后。
如图3D所示，在每对控制栅极结构320a和320b外侧的衬底300上方形成字线340a和340b，在每对控制栅极结构320a和320b内侧的衬底上方形成擦除栅极330。其中，字线340a和340b分别通过第二介电层314a和314b以及间隙壁309与其它器件隔离；擦除栅极330通过第一介电层312以及间隙壁309与其它器件隔离。
具体地，形成字线340a和340b以及擦除栅极330的方法可以是在图3C所示的半导体器件结构上，采用化学气相沉积法或物理气相沉积法形成多晶硅层，然后平坦化（例如，化学机械研磨）至控制栅极结构320a和320b的上表面。
图4的流程图示出了根据本发明的一个实施方式制作分离栅极式快闪存储器单元的流程图。在步骤401中，提供衬底，衬底上依次形成有浮栅氧化层、浮置栅极材料层和至少一对控制栅极结构。在步骤402中，在每对控制栅极结构的部分上表面以及每对控制栅极结构之间形成第一光刻胶层。在步骤403中，以该第一光刻胶层为掩膜进行离子注入，以对每对控制栅极结构外侧的衬底进行字线阈值电压调整，并以第一光刻胶层为掩膜对浮置栅极材料层进行刻蚀。在步骤404中，去除第一光刻胶层。在步骤405中，在每对控制栅极结构的侧壁和刻蚀后的浮置栅极材料层的侧壁上形成间隙壁。在步骤406中，在每对控制栅极结构的部分上表面以及每对控制栅极结构的外侧形成第二光刻胶层。在步骤407中，以第二光刻胶层为掩膜进行离子注入，以在每对控制栅极结构内侧的衬底中形成源极，并以第二光刻胶层为掩膜对刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极。在步骤408中，去除第二光刻胶层。在步骤409中，在每对控制栅极结构外侧的衬底上方形成字线，在每对控制栅极结构内侧的衬底上方形成擦除栅极，其中，字线和擦除栅极分别以介电层与其它器件隔开。
具有根据如上所述实施方式制造的分离栅极式快闪存储器单元可应用于多种集成电路（IC）中。根据本发明的IC例如是存储器电路，如随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或只读存储器（ROM）等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM逻辑集成电路（掩埋式DRAM）、射频电路或任意其它电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施方式，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种制作分离栅极式快闪存储器单元的方法，包括：
a）提供衬底，所述衬底上依次形成有浮栅氧化层、浮置栅极材料层和至少一对控制栅极结构；
b）在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构之间形成第一光刻胶层；
c）以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整，并以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层；
d）去除所述第一光刻胶层；
e）在每对所述控制栅极结构的侧壁和所述刻蚀后的浮置栅极材料层的侧壁上形成间隙壁；
f）在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构的外侧形成第二光刻胶层；
g）以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极，并以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极；
h）去除所述第二光刻胶层；
i）在每对所述控制栅极结构外侧的所述衬底上方形成字线，并在每对所述控制栅极结构内侧的所述衬底上方形成擦除栅极。
2.如权利要求1所述的方法，其特征在于，所述g）步骤之后还包括清洗步骤，以去除每对所述控制栅极结构内侧的所述衬底上的所述浮栅氧化层。
3.如权利要求1所述的方法，其特征在于，所述i）步骤包括：
形成覆盖所述衬底、所述浮栅氧化层、每对所述控制栅极结构、所述间隙壁和所述浮置栅极的第一介电层；
在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构之间形成第三光刻胶层，并以所述第三光刻胶层为掩膜对所述第一介电层进行刻蚀；
在每对所述控制栅极结构外侧的所述衬底上形成第二介电层，去除所述第三光刻胶层；
在每对所述控制栅极结构外侧的所述衬底上形成字线，在每对所述控制栅极结构内侧的所述衬底上形成擦除栅极。
4.如权利要求3所述的方法，其特征在于，对所述第一介电层进行刻蚀的同时，将每对所述控制栅极结构外侧的所述衬底上的所述浮栅氧化层一并去除。
5.如权利要求1所述的方法，其特征在于，所述e）步骤包括：
形成覆盖露出的所述浮栅氧化层、每对所述控制栅极结构和所述刻蚀后的浮置栅极材料层的间隙壁材料层；
对所述间隙壁材料层进行刻蚀，以在每对所述控制栅极结构的侧壁和所述刻蚀后的浮置栅极材料层的侧壁形成间隙壁。
6.如权利要求1所述的方法，其特征在于，所述c）步骤包括：
首先以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整；
然后以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层。
7.如权利要求1所述的方法，其特征在于，所述c）步骤包括：
首先以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层；
然后以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整。
8.如权利要求1所述的方法，其特征在于，所述g）步骤包括：
首先以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极；
然后以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极。
9.如权利要求1所述的方法，其特征在于，所述g）步骤包括：
首先以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极；
然后以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极。
10.如权利要求1所述的方法，其特征在于，所述间隙壁由每对所述控制栅极结构起向外依次包括氧化物层和氮化物层。
11.如权利要求 1 所述的方法，其特征在于，所述控制栅极结构自下而上依次包含栅间介电层、控制栅极与掩膜层。
12.如权利要求 11所述的方法，其特征在于，所述掩膜层为氮化物层、氧化物层、氮化物和氧化物的复合层或者多晶硅层。
13.一种包含通过如权利要求1所述的方法制造的分离栅极式快闪存储器单元的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步动态随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式动态随机存取存储器和射频电路的其中至少一种。
14.一种包含通过如权利要求1所述的方法制造的分离栅极式快闪存储器单元的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机和手机的其中至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100242134A CN102610575A (zh) | 2011-01-21 | 2011-01-21 | 制作分离栅极式快闪存储器单元的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100242134A CN102610575A (zh) | 2011-01-21 | 2011-01-21 | 制作分离栅极式快闪存储器单元的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102610575A true CN102610575A (zh) | 2012-07-25 |
Family
ID=46527859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100242134A Pending CN102610575A (zh) | 2011-01-21 | 2011-01-21 | 制作分离栅极式快闪存储器单元的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102610575A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104821318A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 分离栅存储器件及其形成方法 |
| CN104882472A (zh) * | 2015-06-07 | 2015-09-02 | 上海华虹宏力半导体制造有限公司 | 一种用于提高写效率的分离栅闪存结构 |
| CN105990359A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 分离栅式闪存器件及制备方法 |
| CN108807393A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
| CN111029252A (zh) * | 2019-12-24 | 2020-04-17 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
| WO2022148006A1 (zh) * | 2021-01-05 | 2022-07-14 | 长鑫存储技术有限公司 | 半导体器件及其制备方法、存储装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1138214A (zh) * | 1995-03-14 | 1996-12-18 | 现代电子产业株式会社 | 快速电可擦可编程只读存储器单元及其制造方法 |
| CN1508874A (zh) * | 2002-10-07 | 2004-06-30 | ǰѶϵͳ�ɷ�����˾ | 闪存单元及其制造方法 |
| CN101364614A (zh) * | 2007-08-06 | 2009-02-11 | 美商矽储科技股份有限公司 | 非易失性闪速存储单元、阵列及其制造方法 |
| US20090212345A1 (en) * | 2008-02-21 | 2009-08-27 | Hynix Semiconductor Inc. | Semiconductor Device and Method for Manufacturing the Same |
| CN102543885A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件及其形成方法 |
-
2011
- 2011-01-21 CN CN2011100242134A patent/CN102610575A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1138214A (zh) * | 1995-03-14 | 1996-12-18 | 现代电子产业株式会社 | 快速电可擦可编程只读存储器单元及其制造方法 |
| CN1508874A (zh) * | 2002-10-07 | 2004-06-30 | ǰѶϵͳ�ɷ�����˾ | 闪存单元及其制造方法 |
| CN101364614A (zh) * | 2007-08-06 | 2009-02-11 | 美商矽储科技股份有限公司 | 非易失性闪速存储单元、阵列及其制造方法 |
| US20090212345A1 (en) * | 2008-02-21 | 2009-08-27 | Hynix Semiconductor Inc. | Semiconductor Device and Method for Manufacturing the Same |
| CN102543885A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件及其形成方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104821318A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 分离栅存储器件及其形成方法 |
| CN105990359A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 分离栅式闪存器件及制备方法 |
| CN105990359B (zh) * | 2015-02-04 | 2019-02-15 | 中芯国际集成电路制造(上海)有限公司 | 分离栅式闪存器件及制备方法 |
| CN104882472A (zh) * | 2015-06-07 | 2015-09-02 | 上海华虹宏力半导体制造有限公司 | 一种用于提高写效率的分离栅闪存结构 |
| CN108807393A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
| CN108807393B (zh) * | 2017-05-05 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
| CN111029252A (zh) * | 2019-12-24 | 2020-04-17 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
| CN111029252B (zh) * | 2019-12-24 | 2022-09-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
| WO2022148006A1 (zh) * | 2021-01-05 | 2022-07-14 | 长鑫存储技术有限公司 | 半导体器件及其制备方法、存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102610575A (zh) | 制作分离栅极式快闪存储器单元的方法 | |
| CN102315252B (zh) | 共享源线的闪存单元及其形成方法 | |
| CN102005458A (zh) | 集成电路装置、存储装置及其制造方法 | |
| KR100621553B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| TW200921859A (en) | Method for manufacturing flash memory device | |
| CN102945832B (zh) | 闪存器件的形成方法 | |
| KR20150065614A (ko) | 플래시 메모리 반도체 소자 및 그 제조 방법 | |
| CN101777562B (zh) | 浮栅非挥发半导体存储器及其制造方法 | |
| US9252150B1 (en) | High endurance non-volatile memory cell | |
| CN105206577B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| US10892341B2 (en) | Flash memory with assistant gate and method of fabricating the same | |
| CN105097954A (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN102427064B (zh) | 后栅极两晶体管零电容动态随机存储器的制备方法 | |
| CN102347280B (zh) | 一种用于形成半导体器件结构的方法 | |
| CN101714560A (zh) | Eeprom以及用于制造eeprom的方法 | |
| CN102299076A (zh) | 一种半导体器件的制造方法 | |
| CN102299063A (zh) | 一种半导体器件的制造方法 | |
| CN101908507B (zh) | Nrom器件的制作方法 | |
| KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 | |
| KR0135239B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| US6242307B1 (en) | Method of fabricating flash memory | |
| US8383515B2 (en) | Methodology for wordline short reduction | |
| JPH10229138A (ja) | 不揮発性記憶素子 | |
| JP5434594B2 (ja) | 不揮発性半導体メモリ装置 | |
| CN102087968A (zh) | 制作半导体器件的栅极结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120725 |