CN102315252B - 共享源线的闪存单元及其形成方法 - Google Patents

Abstract

本发明的实施例提供一种共享源线的闪存单元及其形成方法，所提供的共享源线的闪存单元包括：半导体衬底；位于半导体衬底表面的源线；依次位于所述源线两侧半导体衬底表面的浮栅介质层、浮栅、控制栅介质层和控制栅；位于所述源线与浮栅、控制栅之间的侧墙介质层；位于浮栅、控制栅远离源线的侧壁，以及与所述侧壁近邻的半导体衬底表面的隧穿氧化层；位于所述隧穿氧化层表面的字线；位于所述字线远离源线一侧的半导体衬底内的漏极；位于与源线正对的半导体衬底内的源极；其中，所述浮栅具有靠近源线的掺杂类型为p型的p型掺杂端，其余部分的掺杂类型为n型。

Description

共享源线的闪存单元及其形成方法

技术领域

本发明涉及半导体器件及其形成方法，特别涉及共享源线的闪存单元及其形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪速存储器(flash memory，简称闪存单元)的发展尤为迅速。闪存单元的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

图1为现有的共享源线的闪存单元的结构示意图，包括：半导体衬底100；位于半导体衬底100表面的源线170；依次位于源线170两侧的半导体衬底表面的浮栅氧化层110、浮栅120、控制栅氧化层130、控制栅多晶硅层140；隔离所述源线170与浮栅氧化层110、浮栅120、控制栅氧化层130、控制栅多晶硅层140的隔离介质层180；位于浮栅氧化层110、浮栅120与源线170背离的侧壁，以及与所述侧壁近邻的半导体衬底100表面的隧穿氧化层160；位于所述隧穿氧化层160表面的字线150；位于所述字线150背离源线170一侧的半导体衬底100内的漏极101；位于与源线170正对的半导体衬底内的源极102。在公开号为CN101866684A的中国专利申请中对共享源线的闪存单元的工作原理有更多的描述。

但是在实际中发现，当器件尺寸逐渐缩小，上述结构的共享源线的闪存单元的性能不够好，编程效率需要一定程度的提高。

发明内容

本发明解决的问题是提供一种共享源线的闪存单元及其形成方法，以解决在器件尺寸缩小时，现有结构的共享源线的闪存单元编程效率比较低的问题。

为解决上述问题，本发明提供一种共享源线的闪存单元，包括：半导体衬底；位于半导体衬底表面的源线；依次位于所述源线两侧半导体衬底表面的浮栅介质层、浮栅、控制栅介质层和控制栅；位于所述源线与浮栅、控制栅之间的侧墙介质层；位于浮栅、控制栅远离源线的侧壁，以及与所述侧壁近邻的半导体衬底表面的隧穿氧化层；位于所述隧穿氧化层表面的字线；位于所述字线远离源线一侧的半导体衬底内的漏极；位于与源线正对的半导体衬底内的源极；其中，所述浮栅具有靠近源线的掺杂类型为p型的p型掺杂端，其余部分的掺杂类型为n型。

可选地，所述p型掺杂端的长度小于或者等于源极扩散到浮栅底部的长度。

可选地，所述源极、漏极的掺杂类型为n型。

可选地，所述p型掺杂端的掺杂浓度为1×10²⁰/cm³。

可选地，所述p型掺杂端的掺杂的掺杂离子为硼离子。

可选地，所述p型掺杂端的长度是100-300埃。

可选地，所述浮栅的长度是0.1-0.2微米。

相应地，一种共享源线的闪存单元的形成方法，包括：

提供半导体衬底；

在所述半导体衬底表面依次形成第一介质层、第一多晶硅层、第二介质层、第二多晶硅层，其中，所述第一多晶硅层的掺杂类型为n型；

依次刻蚀所述第二多晶硅层、第二介质层，形成暴露所述第一多晶硅层的凹槽；

沿所述凹槽向第一多晶硅层注入p型离子，并进行退火，使所注入的p型离子向两侧扩散；

退火后，沿所述凹槽依次刻蚀所述第一多晶硅层和第一介质层，直至暴露所述半导体衬底，并在所暴露的半导体衬底内形成源极；

形成源极后，先在所述凹槽侧壁形成侧墙介质层，再形成填充满所述凹槽的源线；

依次刻蚀所述第二多晶硅层、第二介质层、第一多晶硅层、第一介质层，直至暴露所述半导体衬底，形成依次位于半导体衬底表面的浮栅介质层、浮栅、控制栅介质层和控制栅；

形成隧穿氧化层和字线。

可选地，所述p型离子为硼离子。

可选地，所述p型离子的注入能量为2-10keV，注入剂量为1-5×10¹⁶/cm²。

可选地，所述退火处理的温度是900-1200摄氏度。

可选地，所述退火处理在氨气环境下进行。

可选地，形成所述凹槽的步骤包括：在所述第二多晶硅层表面形成第二硬掩膜层，所述第二硬掩膜层具有暴露所述第二多晶硅层的第一开口；形成覆盖所述第一开口的侧壁和底部的隔离介质层，并刻蚀所述隔离介质层，直至暴露所述第二多晶硅层，形成第二开口；沿所述第二开口依次刻蚀所述第二多晶硅层和第二介质层，形成所述凹槽。

本发明的实施例的优点包括：

所提供的共享源线的闪存单元的浮栅包括靠近源线的p型掺杂端，而所述浮栅的其他部分的掺杂类型为n型，在编程阶段，在源线施加正压，源线经由侧墙介质层电容和半导体衬底源极与浮栅的重叠区电容将所述正压耦合到浮栅，对沟道区的热电子产生垂直电压，在所述垂直电压的作用下，热电子从漏区向源区迁移，并在迁移过程中注入到浮栅，由于浮栅的p型掺杂端和n型掺杂部分之间形成有较高的势垒，所以所注入的热电子会存储在n型掺杂部分，因为热电子存储在n型掺杂部分，所以n型掺杂部分和p型掺杂端势垒差使得p型掺杂端的电势不会有明显的降低，因此利用本发明实施例降低了编程过程中源线与浮栅之间的电势差，所以就提高了源线与浮栅之间的侧墙介质层在高电场下的应力可靠性，有利于减小侧墙介质层的厚度，并因此有利于提高源线对浮栅的耦合系数，从而有利于源线将电压耦合到浮栅，进一步有利于提高编程效率；

进一步，由于注入热电子分布在有效沟道(有效沟道指浮栅的有效沟道)的正上方，所以能够更好地关断浮栅沟道，因为具有更好的编程性能；

进一步，在本发明的实施例中，因为浮栅的p型掺杂端和n型掺杂部分之间形成有较高的势垒，所以在擦除后由于电子隧穿到半导体衬底所产生的浮栅净电位的分布长度缩短为n型掺杂区域的长度，因此，器件有效沟道上方的浮栅电位被整体抬高，从而可以获取更大的读取电流，有利于提高器件的擦除性能。

附图说明

图1为现有的共享源线的闪存单元的结构示意图；

图2是本发明实施例所提供的共享源线的闪存单元的结构示意图；

图3是本发明实施例所提供的共享源线的闪存单元的能带结构示意图；

图4是本发明的实施例所提供的共享源线的闪存单元的形成方法的流程示意图；

图5是形成有隔离结构和第一硬掩膜层的半导体衬底俯视图；

图6和图7是本发明的实施例所提供的共享源线的闪存单元的形成过程沿图5的XX方向的剖面结构示意图；

图8至图14是本发明的实施例所提供的共享源线的闪存单元的形成过程沿图5的YY方向的剖面结构示意图。

具体实施方式

由背景技术可知，在器件缩小时现有的共享源线的闪存单元的性能不够好，编程效率比较低。

请参考图1，现有的共享源线的闪存单元编程时，施加在源线170的电压通过侧墙介质层180耦合到浮栅120，在耦合电压的作用下，热电子从漏极101向源极102迁移，并在迁移的过程中被注入到浮栅120。为了保证浮栅120的数据保持能力，侧墙介质层180必须无任何缺陷，受沉积工艺的限制，如果侧墙介质层180的厚度过小，容易出现一些缺陷，比如薄膜中形成空洞等缺陷。所以实际产品中侧墙介质层180的厚度比较大(一般不小于90埃)，这样就不利于提高源线对浮栅120的耦合系数，所以不利于提高编程效率；另外一方面，注入到浮栅120的热电子会对侧墙介质层180产生应力影响，降低侧墙介质层180的应力可靠性，这也不利于提高编程效率。

发明人经过进一步研究在本发明中提供一种共享源线的闪存单元及其形成方法。以提高共享源线的闪存单元的存储性能。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

图2是本发明的实施例所提供的一种共享源线的闪存单元的结构示意图，包括：半导体衬底200；位于半导体衬底表面的源线270；依次位于所述源线270两侧半导体衬底200表面的浮栅介质层210、浮栅、控制栅介质层230和控制栅240；位于所述源线270与浮栅、控制栅240之间，且电隔离所述源线270与浮栅、控制栅240的侧墙介质层280；位于浮栅远离源线270的侧壁(图中没有吧)，以及与所述侧壁近邻的半导体衬底200表面的隧穿氧化层260；位于所述隧穿氧化层260表面的字线250；位于所述字线250远离源线270一侧的半导体衬底200内的漏极201；位于与源线270正对的半导体衬底200内的源极202；其中，所述浮栅具有靠近源线270的掺杂类型为p型的p型掺杂端220a，其余部分220b的掺杂类型为n型。

进一步，本实施例中，所述共享源线的闪存单元还包括位于控制栅240表面，源线270和隧穿氧化层260之间的隔离介质层290。

本实施例中，所述浮栅的材料是多晶硅，所述浮栅靠近源极202的p型掺杂端220a的材料为p型掺杂多晶硅；n型掺杂部分220b的材料为n型掺杂多晶硅。

所述p型掺杂端220a的长度、n型掺杂部分220b的长度及掺杂浓度可以根据工艺需要确定。

本实施例中，所述浮栅的长度是0.1-0.2微米，所述p型掺杂端220a的长度d是100-300埃，所述p型掺杂端220a的长度d小于或者等于源极扩散到浮栅底部的长度h，所述p型掺杂端220a的掺杂浓度是1×10²⁰/cm³。

所述p型掺杂端220a的长度d过小，可能不能在编程过程中有效降低源线270与浮栅之间的电势差，从而不能有效减小侧墙介质层280的厚度，进而不能有效提高耦合系数，并因此不能有效提高编程效率；所述p型掺杂端220a的长度d过大，可能会因为浮栅的有效存储长度过小，而影响闪存单元的存储性能。为实现闪存单元的比较好的存储性能，所述p型掺杂端220a的长度d小于或者等于源极202扩散到浮栅底部的长度h。

所述p型掺杂端220a的掺杂浓度过低，可能会因为p型掺杂端220a的势垒不够高，因而在n型掺杂部分220b储存的热电子数量就很有限，影响了n型浮栅存储容量；所述p型掺杂端220a的掺杂浓度过高，所掺入的杂质原子会扩散，并影响浮栅的可靠性，如浮栅内产生多晶硅空洞等。

图3为本实施例提供的闪存单元的能带结构示意图。

因为p型半导体材料的费米能级低，n型半导体材料的费米能级高，按照费米能级的定义，电子从费米能级高的部分流向费米能级低的部分，空穴从费米能级低的部分流向费米能级高的部分，直至n型半导体材料与p型半导体材料的费米能级相等。所以在本实施例中，电子从费米能级高的n型掺杂部分220b(如图2所示的)流向费米能级低的p型掺杂端220a(如图2所示的)，空穴从费米能级低的p型掺杂端220a流向费米能级高的n型掺杂部分220b，直至n型掺杂部分220b与p型掺杂端220a的费米能级相等，形成图3所示的能带结构。如图3所示，p型掺杂端220a的导带的能级Ec_a高于n型掺杂部分220b的导带的能级Ec_b；p型掺杂端220a的价带的能级Ev_a高于n型掺杂部分220b的价带的能级Ev_b。所以在p型掺杂端220a和n型掺杂部分220b之间形成较高的势垒，注入到浮栅中的热电子存储在n型掺杂部分220b。

因为热电子存储在n型掺杂部分，所以p型掺杂端的电势不会降低，因此利用本发明实施例降低了编程过程中源线与浮栅之间的电势差，所以就提高了源线与浮栅之间的侧墙介质层在高电场下的应力可靠性，有利于减小侧墙介质层的厚度，并因此有利于提高源线对浮栅的耦合系数，从而有利于源线将电压耦合到浮栅，进而有利于提高编程效率；

进一步，由于热电子分布在有效沟道的正上方，所以能够更好地关断浮栅沟道，因为具有更好的编程性能；

进一步，在本发明的实施例中，因为浮栅的p型掺杂端和n型掺杂部分之间形成有较高的势垒，所以在擦除后由于电子隧穿到半导体衬底所产生的浮栅净电位的分布长度缩短为n型掺杂区域的长度，因此，器件有效沟道上方的浮栅电位被整体抬高，从而可以获取更大的读取电流，有利于提高器件的擦除性能。

本实施例中，所述源极、漏极的掺杂类型为n型。所述p型掺杂端的掺杂离子为硼离子。

相应地，本发明还提供一种共享源线的闪存单元的形成方法，图4为本发明所提供的共享源线的闪存单元的形成方法的流程示意图，包括：

步骤S101，提供半导体衬底；

步骤S102，在所述半导体衬底表面依次形成第一介质层、第一多晶硅层、第二介质层、第二多晶硅层，其中，所述第一多晶硅层的掺杂类型为n型；

步骤S103，依次刻蚀所述第二多晶硅层、第二介质层，形成暴露所述第一多晶硅层的凹槽；

步骤S104，沿所述凹槽向第一多晶硅层注入p型离子，并进行退火，使所注入的p型离子向两侧扩散；

步骤S105，退火后，沿所述凹槽依次刻蚀所述第一多晶硅层和第一介质层，直至暴露所述半导体衬底，并在所暴露的半导体衬底内形成源极；

步骤S106，形成源极后，先在所述凹槽侧壁形成侧墙介质层，再形成填充满所述凹槽的源线；

步骤S107，依次刻蚀所述第二多晶硅层、第二介质层、第一多晶硅层、第一介质层，直至暴露所述半导体衬底，形成依次位于半导体衬底表面的浮栅介质层、浮栅、控制栅介质层和控制栅；

步骤S108，形成隧穿氧化层、字线和漏极。

图5是形成有隔离结构10和第一硬掩膜层330的半导体衬底俯视图；图6和图7是本发明的实施例所提供的共享源线的闪存单元的形成过程沿图5的XX切割线方向的剖面结构示意图；图8至图14是本发明的实施例所提供的共享源线的闪存单元的形成过程沿图5的YY切割线方向的剖面结构示意图。

请一并参考图5和图6，提供半导体衬底300，所述半导体衬底300表面形成有第一介质层310以及位于第一介质层310表面的第一多晶硅层320，并在所述第一多晶硅层320表面形成第一硬掩膜层330，以所述第一硬掩膜层330为掩膜依次刻蚀所述第一多晶硅层320、第一介质层310、半导体衬底300，形成浅沟槽，并形成填充满所述浅沟槽的隔离结构10，需要说明的是，由于图5是俯视图且所述第一硬掩膜层330覆盖第一多晶硅层320，在图5中只能示出位于最表面的第一硬掩膜层330和隔离结构10。

所述半导体衬底300用作后续形成闪存单元的平台。本实施例中，所述半导体衬底300是硅衬底或者SOI衬底，所述半导体衬底300内还形成有p型掺杂阱。

本实施例中，所述第一介质层310的材料是二氧化硅，第一多晶硅层320的材料是n型掺杂的多晶硅，第一介质层310和第一多晶硅层320的厚度可以根据工艺需要进行调节。

在本实施例中，所述隔离结构10为至少两个，请依旧参考图5和图6，且至少两个的隔离结构10沿XX切割线分立排布，在后续的形成过程中，将形成沿YY切割线分布的共享源线的闪存单元，在这里特意说明。需要指出的是，在其他实施例中，本领域的技术人员可以根据实际生产的共享源线的闪存单元选择所述隔离结构10和共享源线的闪存单元的排列方式，在此特意说明，不应过分限制本发明的保护范围。共享源线的闪存单元沿YY切割线分布指的是共享源线的闪存单元的漏极的连线平行于YY切割线。

参考图7，去除所述第一硬掩膜层330，并在所述第一多晶硅层320和隔离结构10表面形成第二介质层340，在所述第二介质层340表面形成第二多晶硅层350，在所述第二多晶硅层350表面形成第二硬掩膜层360。

所述第二介质层340的材料是二氧化硅，或者是ONO结构。

因为所形成的共享源线的闪存单元沿YY切割线的方向排布，所以为了更清晰地显示共享源线的闪存单元的源极、漏极、源线等各部分的位置关系，在图8至图14中显示的是共享源线的闪存单元沿YY切割线的方向的剖面结构示意图。

如图8所示，所述第二硬掩膜层360在y方向具有第一开口20，所述第一开口20位于相邻的隔离结构10之间，所述第一开口20的位置对应于后续形成的共享源线的闪存单元的源线的位置。

参考图9，先在所述第一开口20(图8所示)的侧壁形成隔离介质层380，再沿所述第一开口20依次刻蚀所述第二多晶硅层350、第二介质层340，形成暴露所述第一多晶硅层320的凹槽30。

具体地，在本步骤中，采用HBr为刻蚀气体沿所述第一开口20刻蚀所述第二多晶硅层350。因为所述第二多晶硅层350与所述第一多晶硅层320的材料相同，所以为了不对所述第一多晶硅层320造成损伤，本步刻蚀停止在第二介质层340表面；然后采用湿法刻蚀工艺刻蚀所暴露的第二介质层340。

参考图10，沿所述凹槽30向第一多晶硅层320注入p型离子，使第一多晶硅层320对应的部分由n型反转为p型，并进行退火，使所注入的p型离子沿第一多晶硅层320在YY切割线的方向扩散一定的长度，使相应长度的第一多晶硅层320反转为p型。

本实施例中，所注入的p型离子为硼离子，所述p型离子的注入能量为2-10keV，注入剂量为1-5×10¹⁶/cm²。在其他实施例中，所注入的p型离子还可以是其他p型离子，并且可以根据工艺需要调节p型离子的注入剂量和注入能量。所注入的p型离子被注入到第一多晶硅层320暴露的部分。

在注入p型离子之后，对所述第一多晶硅层320进行退火处理，本实施例中，所述退火处理在NH₃环境中进行，退火处理的温度是900-1200摄氏度。退火处理在NH₃环境中进行的好处是可以使掺杂的离子得到充分的激活。在上述退火处理中，注入到所述第一多晶硅层320中的p型离子沿所述第一多晶硅层320向两侧扩散，并且可以通过控制退火温度和退火时间控制所扩散的长度。在本实施例中，p型离子在第一多晶硅层320内沿两侧扩散的长度分别为100-300埃，并使第一多晶硅层320对应的部分反转为p型。

参考图11，退火后，沿所述凹槽30依次刻蚀所述第一多晶硅层320和第一介质层310，直至暴露所述半导体衬底300，并向所暴露的半导体衬底300内掺入n型离子，并进行退火以激活所掺入的n型离子形成源极302。

本实施例中，采用HBr气体刻蚀所述第一多晶硅层320，采用含氟气体刻蚀所述第一介质层310，或者采用湿法刻蚀工艺刻蚀第一介质层310，直至暴露所述半导体衬底300，形成p型掺杂端320a；然后向所述半导体衬底300掺入n型离子，并退火激活所掺入的n型离子，因为在退火的过程中，所掺入的n型离子会在所述半导体衬底300内扩散，所形成的源极302在YY切割线的方向的长度会大于凹槽30在YY切割线的方向的长度。

参考图12，形成源极302后，先在所述凹槽侧壁形成侧墙介质层390，再形成填充满所述凹槽的源线400。

形成所述侧墙介质层390的步骤包括：在所述凹槽的侧壁和底部形成介质层；刻蚀所述介质层，去除所述介质层位于凹槽底部的部分，形成覆盖所述凹槽侧壁的侧墙介质层390。

形成所述侧墙介质层390后，采用化学气相沉积工艺形成填充满所述凹槽的多晶硅层，然后对所述多晶硅层进行平坦化处理，直至暴露所述第二硬掩膜层360，形成源线400。

参考图12和图13，依次刻蚀位于所述源线400两侧的所述第二多晶硅层350、第二介质层340、第一多晶硅层320、第一介质层310远离源线400的部分，直至暴露所述半导体衬底300，依次形成位于半导体衬底表面300，且位于源线400两侧的浮栅介质层310a、浮栅、控制栅介质层340a和控制栅350a。

具体地，在本实施例中，先去除所述第二硬掩膜层360；然后以HBr为刻蚀气体刻蚀第二多晶硅层350；以含氟气体，比如CF₄为刻蚀气体刻蚀第二介质层340；接着以HBr为刻蚀气体刻蚀第一多晶硅层320；再以CF₄为刻蚀气体刻蚀第一介质层310，直至暴露半导体衬底300，形成依次位于源线400两侧半导体衬底300表面的浮栅介质层310a、浮栅、控制栅介质层340a和控制栅350a。其中所述浮栅包括靠近源线400的p型掺杂端320a和远离源线400的n型掺杂部分320b。

参考图14，在所述浮栅介质层310a、浮栅、控制栅介质层340a和控制栅350a远离源线400的侧壁，以及所述侧壁近邻的半导体衬底300表面形成隧穿氧化层410，在所述隧穿氧化层表面形成字线420；并形成覆盖所述字线420侧壁的侧墙430，然后以所述侧墙430为掩膜，在侧墙430侧面的半导体衬底300中形成漏极301。

如图14所示，通过本实施例形成位于所述源线400两侧的两个存储单元，且所述两个存储单元共享源线400和源极302。

通过本发明的实施例所提供的共享源线的闪存单元的形成方法工艺简单、效率高，所形成的共享源线的闪存单元的编程效率高，擦除性能好。

综上，本发明的实施例的优点包括：

所提供的共享源线的闪存单元的浮栅包括靠近源线的p型掺杂端，而所述浮栅的其他部分的掺杂类型为n型，在编程阶段，在源线施加正压，源线经由侧墙介质层电容和半导体衬底源极与浮栅的重叠区电容将所述正压耦合到浮栅，对沟道区的热电子产生垂直电压，在所述垂直电压的作用下，热电子从漏区向源区迁移，并在迁移过程中注入到浮栅，由于浮栅的p型掺杂端和n型掺杂部分之间形成有较高的势垒，所以所注入的热电子会存储在n型掺杂部分，因为热电子存储在n型掺杂部分，所以n型掺杂部分和p型掺杂端势垒差使得p型掺杂端的电势不会有明显的降低，因此利用本发明实施例降低了编程过程中源线与浮栅之间的电势差，所以就提高了源线与浮栅之间的侧墙介质层在高电场下的应力可靠性，有利于减小侧墙介质层的厚度，并因此有利于提高源线对浮栅的耦合系数，从而有利于源线将电压耦合到浮栅，进一步有利于提高编程效率；

进一步，由于注入热电子分布在有效沟道(有效沟道指浮栅的有效沟道)的正上方，所以能够更好地关断浮栅沟道，因为具有更好的编程性能；

进一步，在本发明的实施例中，因为浮栅的p型掺杂端和n型掺杂部分之间形成有较高的势垒，所以在擦除后由于电子隧穿到半导体衬底所产生的浮栅净电位的分布长度缩短为n型掺杂区域的长度，因此，器件有效沟道上方的浮栅电位被整体抬高，从而可以获取更大的读取电流，有利于提高器件的擦除性能。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种共享源线的闪存单元，包括：半导体衬底；位于半导体衬底表面的源线；依次位于所述源线两侧半导体衬底表面的浮栅介质层、浮栅、控制栅介质层和控制栅；位于所述源线与浮栅、控制栅之间的侧墙介质层；位于浮栅、控制栅远离源线的侧壁，以及与所述侧壁近邻的半导体衬底表面的隧穿氧化层；位于所述隧穿氧化层表面的字线；位于所述字线远离源线一侧的半导体衬底内的漏极；位于与源线正对的半导体衬底内的源极；其特征在于，所述浮栅具有靠近源线的掺杂类型为p型的p型掺杂端，其余部分的掺杂类型为n型；其中，所述p型掺杂端的长度小于或者等于所述源极扩散到所述浮栅的底部的长度；所述源极、漏极的掺杂类型为n型，所述p型掺杂端的掺杂浓度为1×10²⁰/cm³，所述p型掺杂端的长度是100-300埃，所述浮栅的长度是0.1-0.2微米。

2.依据权利要求1所述的共享源线的闪存单元，其特征在于：所述p型掺杂端的掺杂离子为硼离子。

3.一种共享源线的闪存单元的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底表面依次形成第一介质层、第一多晶硅层、第二介质层、第二多晶硅层，其中，所述第一多晶硅层的掺杂类型为n型；

依次刻蚀所述第二多晶硅层、第二介质层，形成暴露所述第一多晶硅层的凹槽；

沿所述凹槽向第一多晶硅层注入p型离子，并进行退火，使所注入的p型离子向两侧扩散；

退火后，沿所述凹槽依次刻蚀所述第一多晶硅层和第一介质层，直至暴露所述半导体衬底，形成p型掺杂端，并在所暴露的半导体衬底内形成源极；

形成源极后，先在所述凹槽侧壁形成侧墙介质层，再形成填充满所述凹槽的源线；

依次刻蚀所述第二多晶硅层、第二介质层、第一多晶硅层、第一介质层，直至暴露所述半导体衬底，形成依次位于半导体衬底表面的浮栅介质层、浮栅、控制栅介质层和控制栅；

形成隧穿氧化层、字线以及漏极；

其中，所述p型掺杂端的长度小于或者等于所述源极扩散到所述浮栅的底部的长度，所述p型掺杂端的掺杂浓度为1×10²⁰/cm³，所述p型掺杂端的长度是100-300埃，所述浮栅的长度是0.1-0.2微米。

4.依据权利要求3所述的共享源线的闪存单元的形成方法，其特征在于，所述p型离子为硼离子。

5.依据权利要求3所述的共享源线的闪存单元的形成方法，其特征在于，所述p型离子的注入能量为2-10keV，注入剂量为1-5×10¹⁶/cm²。

6.依据权利要求3所述的共享源线的闪存单元的形成方法，其特征在于，所述退火的温度是900-1200摄氏度。

7.依据权利要求3所述的共享源线的闪存单元的形成方法，其特征在于，所述退火在氨气环境下进行。

8.依据权利要求3所述的共享源线的闪存单元的形成方法，其特征在于，形成所述凹槽的步骤包括：在所述第二多晶硅层表面形成第二硬掩膜层，所述第二硬掩膜层具有暴露所述第二多晶硅层的第一开口；形成覆盖所述第一开口的侧壁和底部的隔离介质层，并刻蚀所述隔离介质层，直至暴露所述第二多晶硅层，形成第二开口；沿所述第二开口依次刻蚀所述第二多晶硅层和第二介质层，形成所述凹槽。