CN111599814B - 分栅快闪存储器及其形成方法 - Google Patents

分栅快闪存储器及其形成方法 Download PDF

Info

Publication number
CN111599814B
CN111599814B CN202010530967.6A CN202010530967A CN111599814B CN 111599814 B CN111599814 B CN 111599814B CN 202010530967 A CN202010530967 A CN 202010530967A CN 111599814 B CN111599814 B CN 111599814B
Authority
CN
China
Prior art keywords
layer
polycrystalline silicon
silicon layer
thickness
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010530967.6A
Other languages
English (en)
Other versions
CN111599814A (zh
Inventor
刘冲
邹永金
曹秀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010530967.6A priority Critical patent/CN111599814B/zh
Publication of CN111599814A publication Critical patent/CN111599814A/zh
Application granted granted Critical
Publication of CN111599814B publication Critical patent/CN111599814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种分栅快闪存储器及其形成方法，在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；刻蚀所述多晶硅层形成字线层。多晶硅层被刻蚀的速率与多晶硅层的掺杂浓度正相关，多晶硅层的顶部不掺杂或者多晶硅层的顶部具有较小的掺杂浓度，如此一来，多晶硅层的顶部具有较低的刻蚀速率，这有利于凹陷高度的提高，从而增大形成字线层的厚度。字线层的厚度增加，有效解决分栅快闪存储器编程串扰失效问题；同时，字线层的厚度增加，源漏离子注入时将不会穿透字线层，增大源漏离子注入的工艺窗口。

Description

分栅快闪存储器及其形成方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种分栅快闪存储器及其形成方法。
背景技术
快闪存储器包括两种基本结构：栅极叠层(stack gate)和分栅(split gate)器件。分栅器件在浮栅的一侧形成作为擦除栅极的字线，字线作为选择栅，在擦写性能上，分栅器件有效的避免了叠栅器件的过擦除效应，电路设计相对简单。而且分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
在分栅快闪存储器中，字线多晶硅层的厚度和宽度影响着分栅闪存的抗干扰性能，而字线多晶硅层的宽度又与其厚度密切相关。如果字线多晶硅层的厚度过薄，会导致分栅快闪存储器出现编程串扰失效，例如列穿通串扰失效(column punch-throughdisturb)。
实际工艺中，分栅快闪存储器的晶圆边缘随机遭受编程串扰失效，失效样品如图1所示，刻蚀多晶硅层形成字线层01，字线层01的顶部轮廓具有凹陷a，失效样品显示出较低的凹陷a，凹陷a越低，字线层01的厚度越薄，字线层01过薄的话，字线层的阈值电压会降低，同时，源漏离子注入时将会穿透字线层01；且字线层的厚度影响着快闪存储器的抗干扰性能。字线01的厚度过薄，易造成分栅快闪存储器编程串扰失效问题。
发明内容
本发明的目的在于提供一种分栅快闪存储器及其形成方法，解决分栅快闪存储器编程串扰失效问题，同时增大源漏离子注入的工艺窗口。
本发明提供一种分栅快闪存储器的形成方法，包括：
提供衬底，在所述衬底上形成隧穿氧化层；
在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；以及
刻蚀所述多晶硅层形成字线层。
进一步的，厚度方向上，从靠近所述隧穿氧化层一侧到远离所述隧穿氧化层一侧，所述多晶硅层的掺杂浓度逐渐降低。
进一步的，所述多晶硅层在一次炉管中生长形成，且生长所述多晶硅层的过程中，掺杂气体的浓度逐渐降低。
进一步的，所述多晶硅层依次在N次炉管中分段生长形成，第一次炉管中形成第一厚度的多晶硅层，第二次炉管中形成第二厚度的多晶硅层，以此类推，第N次炉管中形成第N厚度的多晶硅层；第一次炉管至第N次炉管中的掺杂气体的浓度逐次降低，第N次炉管中掺杂气体浓度最低或者不掺杂；第一厚度、第二厚度至第N厚度的和等于所述多晶硅层的总厚度。
进一步的，生长所述多晶硅层的反应气体源包括：甲硅烷、二氯化硅烷、三氯化硅烷与四氯化硅所组成的族群中任意一个或两个以上的组合。
进一步的，所述掺杂气体包括磷烷或硼烷。
进一步的，所述多晶硅层采用N型掺杂或P型掺杂。
本发明还提供一种分栅快闪存储器，包括：
衬底；
位于所述衬底上的隧穿氧化层；
位于所述隧穿氧化层上的字线层，所述字线层由多晶硅层掺杂构成，所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度。
进一步的，厚度方向上，从靠近所述隧穿氧化层一侧到远离所述隧穿氧化层一侧，所述多晶硅层的掺杂浓度逐渐降低。
进一步的，所述衬底上设有源线层和浮栅氧化层，所述浮栅氧化层表面沉积有浮栅多晶硅层，所述源线层与字线层之间设有第一侧墙，所述源线层与所述浮栅氧化层和浮栅多晶硅层之间设有第二侧墙。
与现有技术相比，本发明具有如下有益效果：
本发明提供的分栅快闪存储器及其形成方法中，在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；刻蚀所述多晶硅层形成字线层。多晶硅层被刻蚀的速率与多晶硅层的掺杂浓度正相关，多晶硅层的顶部不掺杂或者多晶硅层的顶部具有较小的掺杂浓度，如此一来，多晶硅层的顶部具有较低的刻蚀速率，这有利于凹陷高度的提高，从而增大形成字线层的厚度。字线层的厚度增加，有效解决分栅快闪存储器编程串扰失效问题；同时，字线层的厚度增加，源漏离子注入时将不会穿透字线层，增大源漏离子注入的工艺窗口。
附图说明
图1为一种分栅快闪存储器字线层的顶部较低的凹陷的示意图。
图2为本发明实施例的分栅快闪存储器形成方法流程示意图。
图3至图8为本发明实施例的分栅快闪存储器形成方法各步骤示意图。
其中，附图标记如下：
11-衬底；111-源区；12-源线层；13-浮栅氧化层；14-浮栅多晶硅层；15-第一侧墙；16-第二侧墙；17-隧穿氧化层；18-多晶硅层；18’-字线层；19-多晶硅层；20-多晶硅层；21-字线侧墙；22-漏区。
具体实施方式
基于上述研究，本发明实施例提供了一种分栅快闪存储器及其形成方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种分栅快闪存储器的形成方法，如图2所示，包括：
提供衬底，在所述衬底上形成隧穿氧化层；
在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；以及
刻蚀所述多晶硅层形成字线层。
以下结合图3至图8详细介绍本发明实施例的分栅快闪存储器的形成方法。
如图3所示，提供衬底11，在所述衬底11上形成隧穿氧化层17。具体的，所述衬底上还形成有源线层12、浮栅氧化层13，所述源线层12位于源区111之上，所述浮栅氧化层13表面沉积有浮栅多晶硅层14，所述浮栅多晶硅层14上设有浮栅尖端，所述浮栅尖端与所述隧穿氧化层17相接触。所述源线层12与浮栅氧化层13和浮栅多晶硅层14之间设有第二侧墙16，所述第二侧墙16将源线层12与浮栅氧化层13和浮栅多晶硅层14隔离开来。所述衬底11上方还形成有第一侧墙15，第一侧墙15位于所述源线层12的两侧以及所述浮栅多晶硅层14的表面。隧穿氧化层17覆盖衬底11表面、浮栅多晶硅层14侧面、第二侧墙15表面以及源线层12表面。
如图4所示，在所述隧穿氧化层17上生长多晶硅层18并在所述多晶硅层18中掺杂；所述多晶硅层18的顶部不掺杂，或者，在厚度方向上，所述多晶硅层18的顶部的掺杂浓度小于所述多晶硅层18的底部的掺杂浓度。
厚度方向上，从靠近所述隧穿氧化层17一侧到远离所述隧穿氧化层17一侧，所述多晶硅层18的掺杂浓度可以逐渐降低。
厚度方向上，从靠近所述隧穿氧化层17一侧到远离所述隧穿氧化层17一侧，所述多晶硅层18的掺杂浓度也可以阶梯性降低，例如所述多晶硅层18的顶部的掺杂浓度是第一恒定掺杂浓度，所述多晶硅层18的底部是第二恒定掺杂浓度，第一恒定掺杂浓度小于第二恒定掺杂浓度。
所述多晶硅层可以在一次炉管中生长形成，且生长所述多晶硅层的过程中，掺杂气体浓度逐渐降低。厚度方向上，从靠近所述隧穿氧化层17一侧到远离所述隧穿氧化层17一侧，生成的多晶硅层18的掺杂浓度逐渐降低。
所述多晶硅层依次在N次炉管中分段生长形成，第一次炉管中形成第一厚度的多晶硅层，第二次炉管中形成第二厚度的多晶硅层，以此类推，第N次炉管中形成第N厚度的多晶硅层；第一次炉管至第N次炉管中的掺杂气体浓度逐次降低，第N次炉管中的掺杂气体浓度最低或者不掺杂；第一厚度、第二厚度至第N厚度的和等于所述多晶硅层的总厚度。每次炉管中的掺杂气体浓度恒定时，厚度方向上，从靠近所述隧穿氧化层17一侧到远离所述隧穿氧化层17一侧，所述多晶硅层18的掺杂浓度阶梯性降低。
每次炉管中的掺杂气体浓度逐渐降低时，厚度方向上，从靠近所述隧穿氧化层17一侧到远离所述隧穿氧化层17一侧，所述多晶硅层18的掺杂浓度逐渐降低。
所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度。如图5所示，所述多晶硅层的顶部19b不掺杂，可以理解为多晶硅层的顶部19b的掺杂浓度为零，在厚度方向上，所述多晶硅层的顶部19b的掺杂浓度小于所述多晶硅层的底部19a的掺杂浓度。
如图6所示，在厚度方向上，所述多晶硅层的顶部20b的掺杂浓度小于所述多晶硅层的底部20a的掺杂浓度。
在常规工艺中，多晶硅层沉积使用炉内工具中的恒定掺杂浓度。多晶硅层形成的字线层自下而上具有相同的掺杂浓度，因此在刻蚀字线层形成字线的步骤中，字线层自上而下的刻蚀速率相同。
在本实施例中，在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；刻蚀所述多晶硅层形成字线层。多晶硅层被刻蚀的速率与多晶硅层的掺杂浓度正相关，多晶硅层的顶部不掺杂或者多晶硅层的顶部具有较小的掺杂浓度，如此一来，多晶硅层的顶部具有较低的刻蚀速率，这有利于凹陷高度的提高，从而增大形成字线层的厚度。字线层的厚度增加，有效解决分栅快闪存储器编程串扰失效问题。
在所述隧穿氧化层17上生长多晶硅层18并在所述多晶硅层18中掺杂。具体的，将分栅快闪存储器的半导体晶片放在一反应室中，该分栅快闪存储器包括衬底11，在所述衬底上形成有隧穿氧化层17。反应室可以是炉管式反应室或单一晶片反应炉。将所述衬底11放在一反应室中；向该反应室中通入一组气体源；进行一个化学气相沉积工艺步骤，该组气体源包括反应气体源、掺杂气体源以及催化剂气体源。所述掺杂气体包括磷烷或硼烷。
所述多晶硅层采用N型掺杂或P型掺杂。通过掺杂降低多晶硅的电阻率，提高多晶硅层的导电性。进行多晶硅沉积反应进行的同时掺杂杂质。可利用离子注入或通过高温扩散的方式驱入杂质。以N型掺杂为例，通过N型掺杂形成N型掺杂多晶硅层，所掺杂的离子例如为磷离子。
向反应室中通入反应气体源、掺杂气体以及催化剂。反应气体源例如为硅基烷类或含氯硅烷，包括甲硅烷(SiH4)、二氯化硅烷(SiH2Cl2)、三氯化硅烷(SiHCl3)与四氯化硅(SiCl4)中任意一个或两个以上的组合。
N型掺杂气体例如为磷化氢(PH3)或砷化氢(AsH3)。催化剂例如为可增进多晶硅沉积速率的药剂，包括硼乙烷(B2H6)等。然后进行一个化学气相沉积工艺步骤，以形成N型掺杂多晶硅。
在上述工艺中，由于在反应室中加入一催化剂以增加多晶硅的沉积速率，因此可以使用含氯硅烷作为多晶硅化学气相沉积的反应气体源以增加工艺上气体的选择性。
如图7所示，刻蚀所述多晶硅层18形成字线层18’，多晶硅层被刻蚀的速率与多晶硅层的掺杂浓度正相关，较高掺杂浓度的多晶硅层具有较高的刻蚀速率，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度。多晶硅层的底部具有较高的刻蚀速率，多晶硅层的顶部具有较低的刻蚀速率，这有利于凹陷高度的提高，使字线层的顶部轮廓较平缓，从而增大形成字线层的厚度。字线层的厚度增加，有效解决分栅快闪存储器编程串扰失效问题；同时，字线层的厚度增加，源漏离子注入时将不会穿透字线层，增大源漏离子注入的工艺窗口。多晶硅层厚度方向上掺杂浓度差异性分布，经测试，该方法对分栅快闪存储器的性能和成本没有影响。
接着，如图8所示，在述字线层字线18’的一侧形成字线侧墙21，字线侧墙21的两侧通过离子注入形成漏区22。字线层18’的厚度增加，源漏离子注入时将不会穿透字线层18’，增大源漏离子注入的工艺窗口。所述字线18’的一侧具有第一侧墙15，另一侧具有字线侧墙21，所述第一侧墙15将源线层12和字线层18’隔离开来。
本实施例还提供一种分栅快闪存储器，包括：
衬底；
位于所述衬底上的隧穿氧化层；
位于所述隧穿氧化层上的字线层，所述字线层由多晶硅层掺杂构成，所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度。
厚度方向上，从靠近所述隧穿氧化层一侧到远离所述隧穿氧化层一侧，所述多晶硅层的掺杂浓度逐渐降低。
所述衬底上设有源线层和浮栅氧化层，所述浮栅氧化层表面沉积有浮栅多晶硅层，所述源线层与字线层之间设有第一侧墙，所述源线层与所述浮栅氧化层和浮栅多晶硅层之间设有第二侧墙。所述浮栅多晶硅层上设有浮栅尖端，所述浮栅尖端与所述隧穿氧化层相接触。
综上所述，本发明提供了一种分栅快闪存储器及其形成方法，在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；刻蚀所述多晶硅层形成字线层。多晶硅层被刻蚀的速率与多晶硅层的掺杂浓度正相关，多晶硅层的顶部不掺杂或者多晶硅层的顶部具有较小的掺杂浓度，如此一来，多晶硅层的顶部具有较低的刻蚀速率，这有利于凹陷高度的提高，从而增大形成字线层的厚度。字线层的厚度增加，有效解决分栅快闪存储器编程串扰失效问题；同时，字线层的厚度增加，源漏离子注入时将不会穿透字线层，增大源漏离子注入的工艺窗口。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种分栅快闪存储器的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成隧穿氧化层；
在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；以及
刻蚀所述多晶硅层形成字线层。
2.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，厚度方向上，从靠近所述隧穿氧化层一侧到远离所述隧穿氧化层一侧，所述多晶硅层的掺杂浓度逐渐降低或阶梯性降低。
3.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述多晶硅层在一次炉管中生长形成，且生长所述多晶硅层的过程中，掺杂气体的浓度逐渐降低。
4.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述多晶硅层依次在N次炉管中分段生长形成，第一次炉管中形成第一厚度的多晶硅层，第二次炉管中形成第二厚度的多晶硅层，以此类推，第N次炉管中形成第N厚度的多晶硅层；第一次炉管至第N次炉管中的掺杂气体的浓度逐次降低，第N次炉管中掺杂气体浓度最低或者不掺杂；第一厚度、第二厚度至第N厚度的和等于所述多晶硅层的总厚度。
5.如权利要求1至4任意一项所述的分栅快闪存储器的形成方法，其特征在于，生长所述多晶硅层的反应气体源包括：甲硅烷、二氯化硅烷、三氯化硅烷与四氯化硅所组成的族群中任意一个或两个以上的组合。
6.如权利要求1至4任意一项所述的分栅快闪存储器的形成方法，其特征在于，所述掺杂气体包括磷烷或硼烷。
7.如权利要求1至4任意一项所述的分栅快闪存储器的形成方法，其特征在于，所述多晶硅层采用N型掺杂或P型掺杂。
8.一种分栅快闪存储器，其特征在于，包括：
衬底；
位于所述衬底上的隧穿氧化层；
位于所述隧穿氧化层上的字线层，所述字线层由多晶硅层掺杂构成，所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度。
9.如权利要求8所述的分栅快闪存储器，其特征在于，厚度方向上，从靠近所述隧穿氧化层一侧到远离所述隧穿氧化层一侧，所述多晶硅层的掺杂浓度逐渐降低。
10.如权利要求8或9所述的分栅快闪存储器，其特征在于，所述衬底上设有源线层和浮栅氧化层，所述浮栅氧化层表面沉积有浮栅多晶硅层，所述源线层与字线层之间设有第一侧墙，所述源线层与所述浮栅氧化层和浮栅多晶硅层之间设有第二侧墙。
CN202010530967.6A 2020-06-11 2020-06-11 分栅快闪存储器及其形成方法 Active CN111599814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010530967.6A CN111599814B (zh) 2020-06-11 2020-06-11 分栅快闪存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010530967.6A CN111599814B (zh) 2020-06-11 2020-06-11 分栅快闪存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN111599814A CN111599814A (zh) 2020-08-28
CN111599814B true CN111599814B (zh) 2023-04-18

Family

ID=72188390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010530967.6A Active CN111599814B (zh) 2020-06-11 2020-06-11 分栅快闪存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN111599814B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315252A (zh) * 2011-09-28 2012-01-11 上海宏力半导体制造有限公司 共享源线的闪存单元及其形成方法
CN102376652A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 减小写入干扰的分离栅闪存制作方法
CN103943486A (zh) * 2014-04-28 2014-07-23 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法
CN107331666A (zh) * 2017-07-05 2017-11-07 上海华虹宏力半导体制造有限公司 分栅快闪存储器及避免其编程串扰失效的方法
CN110534515A (zh) * 2018-05-24 2019-12-03 长鑫存储技术有限公司 降低单元接触缺陷的制造方法及半导体存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855602B2 (en) * 2003-03-27 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a box shaped polygate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376652A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 减小写入干扰的分离栅闪存制作方法
CN102315252A (zh) * 2011-09-28 2012-01-11 上海宏力半导体制造有限公司 共享源线的闪存单元及其形成方法
CN103943486A (zh) * 2014-04-28 2014-07-23 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法
CN107331666A (zh) * 2017-07-05 2017-11-07 上海华虹宏力半导体制造有限公司 分栅快闪存储器及避免其编程串扰失效的方法
CN110534515A (zh) * 2018-05-24 2019-12-03 长鑫存储技术有限公司 降低单元接触缺陷的制造方法及半导体存储器

Also Published As

Publication number Publication date
CN111599814A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
KR100672829B1 (ko) 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
US7601983B2 (en) Transistor and method of manufacturing the same
CN101636845B (zh) 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US20060038243A1 (en) Transistor and method of manufacturing the same
US7115949B2 (en) Method of forming a semiconductor device in a semiconductor layer and structure thereof
CN101548385A (zh) 非易失性电荷俘获存储器件的单晶硅制造工艺
CN101535172A (zh) 使用特定前驱体生长金属纳米点
CN104321878A (zh) 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
JPH0391239A (ja) 半導体装置の製造方法
US20060252207A1 (en) Methods of forming programmable memory devices
CN104576391A (zh) 一种pmos器件及其制备方法
CN105529268A (zh) 晶体管及其形成方法
CN111599814B (zh) 分栅快闪存储器及其形成方法
CN105870183B (zh) 半导体结构及其形成方法
CN101364538B (zh) 栅层形成方法
CN101447430A (zh) 侧墙形成方法
KR102065475B1 (ko) 반도체 소자 및 이의 제조 방법
CN103187269B (zh) 晶体管的形成方法
US11610890B2 (en) Epitaxy regions extending below STI regions and profiles thereof
CN101807605B (zh) 一种半导体器件及其制造方法
CN102117779B (zh) 利用选择性外延提升sonos闪存器件可靠性的方法
CN103426735A (zh) 半导体结构的形成方法及mos晶体管的形成方法
CN111341652B (zh) 一种半导体器件及其形成方法
CN112185971A (zh) 闪存器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant