CN101364538B - 栅层形成方法 - Google Patents
栅层形成方法 Download PDFInfo
- Publication number
- CN101364538B CN101364538B CN2007100448111A CN200710044811A CN101364538B CN 101364538 B CN101364538 B CN 101364538B CN 2007100448111 A CN2007100448111 A CN 2007100448111A CN 200710044811 A CN200710044811 A CN 200710044811A CN 101364538 B CN101364538 B CN 101364538B
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- reaction chamber
- polysilicon layer
- silane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种栅层形成方法,包括:提供半导体基底;采用LPCVD工艺,在所述半导体基底上形成小晶粒尺寸的多晶硅层,以减小后续离子注入过程中的穿透效应,其中,在小晶粒尺寸的多晶硅层的沉积过程中,工艺参数为反应腔温度范围为600~650℃,反应腔内压力为250~350mttor,硅烷的流量范围为100~200sccm;或者,工艺参数为反应腔温度范围为700~750℃,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;或者,工艺参数为反应腔温度范围为600~650℃,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;在多晶硅层上形成氧化层或氮化层;对多晶硅层执行离子注入操作;去除氧化层或氮化层。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种栅层形成方法。
背景技术
在半导体制程中,通常包含形成用以制作栅极的栅层的步骤。所述栅极作为器件的重要组成部分,其结构及成份的变化将直接影响器件内导电沟道的形貌发生变化,由此,为获得所述栅极而进行的形成栅层的工艺成为制程工程师的主要研究目标。
通常,栅层材料包含多晶硅。实践中,掺杂的多晶硅由于具有良好的电阻可调性、与二氧化硅优良的界面特性、与后续高温工艺的兼容性、比金属电极更高的可靠性、在陡峭结构上淀积的均匀性以及可实现栅的自对准工艺而被用作栅层材料。
传统工艺中形成栅层的步骤包括:在半导体基底上形成多晶硅层;执行离子注入操作,以调整所述多晶硅的阻值。
然而,如图1所示,实际生产发现,利用现有工艺形成栅层时,在进行多晶硅掺杂后,易产生穿透效应12(penetration),即掺杂材料击穿多晶硅栅层20及其下介质层而进入位于半导体基底10内的器件的导电沟道区,最终导致器件漏电流过大。如何减少穿透效应的产生成为本领域技术人员亟待解决的问题。
2003年10月22日公开的公告号为“CN1125482C”的中国专利中提供了一种具有P+多晶硅栅极的金属氧化物半导体晶体管的制作方法,包括:首先,形成二氧化硅层于半导体衬底上;随后,形成N型非晶硅层于该二氧化硅层之上,该非晶硅层以SiH4与PH3反应而产生在非晶型硅层中的磷扩散;再后,形成金属硅化物于该非晶硅之上;继而,离子注入形成P+硅层,该P+硅层的形成为利用BF2穿越金属硅化物进入该非晶硅所形成的具有P+的硅层;然后,对该非晶硅层热处理使其转变为多晶硅层;随后,蚀刻该金属硅化物、该多晶硅层及该二氧化硅层以形成栅极结构;最后,以离予注入方法形成漏极与源极。该方法利用BF2穿越硅化钨形成P+硅层,即利用磷离子存在于栅极中以牵制固定硼离子而降低硼离子穿透栅极氧化层现象的发生。换言之,此方法仅用以减少在PMOS晶体管形成过程中形成P+硅层时穿透效应的产生,适用的制程有限。
发明内容
本发明提供了一种栅层形成方法,可减少穿透效应的产生。
本发明提供的一种栅层形成方法,包括:
提供半导体基底;
采用低压化学气相沉积LPCVD工艺,在所述半导体基底上形成小晶粒尺寸的多晶硅层,以减小后续离子注入过程中的穿透效应,其中,在所述小晶粒尺寸的多晶硅层的沉积过程中,工艺参数为反应腔温度范围为600~650摄氏度,反应腔内压力为250~350mttor,硅烷的流量范围为100~200sccm;或者,工艺参数为反应腔温度范围为700~750摄氏度,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;或者,工艺参数为反应腔温度范围为600~650摄氏度,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;
在所述多晶硅层上形成氧化层,在所述多晶硅层上形成氧化层,以在后续刻蚀栅层形成栅极的过程中以及在形成栅极后去除抗蚀剂层时,减小栅层表面的损伤并减少后续离子注入过程中的穿透效应;
对所述多晶硅层执行离子注入操作;去除所述氧化层。
可选地,所述氧化层包含二氧化硅以及掺杂的二氧化硅;可选地,利用氢氟酸溶液去除所述氧化层。
本发明提供的一种栅层形成方法,包括:
提供半导体基底;
采用低压化学气相沉积LPCVD工艺,在所述半导体基底上形成小晶粒尺寸的多晶硅层,以减小后续离子注入过程中的穿透效应,其中,在所述小晶粒尺寸的多晶硅层的沉积过程中,工艺参数为反应腔温度范围为600~650摄氏度,反应腔内压力为250~350mttor,硅烷的流量范围为100~200sccm;或者,工艺参数为反应腔温度范围为700~750摄氏度,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;或者,工艺参数为反应腔温度范围为600~650摄氏度,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;
在所述多晶硅层上形成氮化层,以在后续刻蚀栅层形成栅极的过程中以及在形成栅极后去除抗蚀剂层时,减小栅层表面的损伤并减少后续离子注入过程中的穿透效应;
对所述多晶硅层执行离子注入操作;去除所述氮化层。
可选地,所述氮化层包含氮化硅或氮氧化硅;可选地,利用热磷酸溶液去除所述氮化层。
与现有技术相比,本发明具有以下优点:
本发明提供的一种栅层形成方法,通过在多晶硅层上形成氧化层或氮化层,利用其作为阻挡层,以使减少穿透效应的产生成为可能;此外,利用所述氧化层或氮化层,还可在刻蚀栅层以形成栅极的过程中以及在形成栅极后去除抗蚀剂层时,减小栅层表面的损伤,使得减少后续离子注入过程中穿透效应的产生成为可能;
本发明提供的一种栅层形成方法的可选方式,通过控制形成多晶硅层的工艺参数,以形成具有较小晶粒尺寸的多晶硅层,可增强减少穿透效应产生的效果,并可使进一步减少后续离子注入过程中穿透效应的产生成为可能。
附图说明
图1为说明现有技术中栅层穿透效应示意图;
图2为说明本发明第一实施例的形成栅层的流程示意图;
图3为说明本发明第一实施例的半导体基底的结构示意图;
图4为说明本发明第一实施例的在半导体基底上形成多晶硅层后的结构示意图;
图5为说明本发明第一实施例的在多晶硅层上形成氧化层后的结构示意图;
图6为说明本发明第一实施例的离子注入后的结构示意图;
图7为说明本发明第一实施例的栅层结构示意图;
图8为说明本发明第二实施例的在多晶硅层上形成氧化层后的结构示意图;
图9为说明本发明第三实施例的在多晶硅层上形成氮化层后的结构示意图;
图10为说明本发明第四实施例的在多晶硅层上形成氮化层后的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
利用现有工艺形成栅层时,在进行多晶硅掺杂后,易产生穿透效应(penetration),即掺杂材料击穿多晶硅栅层及其下介质层而进入器件导电沟道区,易导致器件漏电流过大。如何减少穿透效应的产生成为本领域技术人员亟待解决的问题。
本发明的发明人分析后认为,所述穿透效应是由于现有工艺中形成的栅层的晶粒尺寸较大且晶粒生长方向相对规则,即同一厚度的多晶硅栅层包含的晶界数目较少,使得掺杂粒子易于穿透所述晶界的阻碍进入器件导电沟道区后造成的。为抑制穿透效应的发生,本发明的发明人经历分析与实践后,提供了一种栅层形成方法。
应用本发明提供的方法形成栅层的步骤包括:提供半导体基底;在所述半导体基底上形成多晶硅层;在所述多晶硅层上形成氧化层或氮化层;对所述多晶硅层执行离子注入操作;去除所述氧化层或氮化层。
如图2所示,作为本发明的第一实施例,应用本发明提供的方法形成栅层的具体步骤包括:
步骤201:提供半导体基底。
如图3所示,所述半导体基底为已定义器件有源区并已完成浅沟槽隔离的半导体衬底。所述半导体基底表面可具有氧化层。所述氧化层材料包含二氧化硅(SiO2)或掺杂铪(Hf)的二氧化硅。所述氧化层厚度范围可为5~40纳米。所述氧化层的形成方法可选用热氧化法或CVD方法。
形成所述半导体基底及所述氧化层的方法可采用任何传统的方法,在此不再赘述。
步骤202:在所述半导体基底上形成多晶硅层。
如图4所示,所述多晶硅层的形成方法可选用LPCVD工艺。反应气体为硅烷(SiH4),反应腔内温度范围可为700~750摄氏度,反应腔内压力可为250~350毫毫米汞柱(mtorr),所述硅烷的流量范围可为100~200立方厘米/分钟(sccm);所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气(He),所述氦气的流量范围可为5~20升/分钟(slm)。
步骤203:如图5所示,在覆盖半导体基底100的所述多晶硅层120上形成氧化层140。
由于所述氧化层140自身具有的性质,即致密性,所述氧化层140可作为掺杂离子注入时的阻挡层,使减少穿透效应的发生成为可能。
形成所述氧化层140时,可选用热氧化工艺或CVD工艺,所述氧化层140的厚度以及所述氧化层140与所述多晶硅层120的厚度的比值根据产品要求确定,例如,所述比值可为1:10。涉及的具体工艺可采用任何传统的方法,在此不再赘述。
利用热氧化工艺形成所述氧化层140时,所述多晶硅层120的厚度高于形成栅极后栅层的厚度,所述多晶硅层120的厚度与所述栅层的厚度间的差值对应于所述氧化层140的厚度。
形成的所述氧化层140可包含二氧化硅(USG)以及掺杂的二氧化硅,如:硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)或氮氧化硅中的一种或其组合。
步骤204:对所述多晶硅层执行离子注入操作,以调整所述多晶硅的阻值。
离子注入后的所述多晶硅层如图6所示,进行所述离子注入操作的工艺可采用任何传统的方法,在此不再赘述。
步骤205:如图7所示,去除所述氧化层,以形成栅层。
可选用湿刻工艺去除所述氧化层。
去除所述氧化层时,涉及的刻蚀溶液可选为氢氟酸溶液。应用高浓度的氢氟酸溶液完成去除氧化层的操作,如浓度为49%的氢氟酸原液,可提高刻蚀效率;显然,对所述氢氟酸原液进行适当稀释,以获得浓度高于传统浓度参数的氢氟酸溶液,如利用浓度为45%、35%、25%或15%的氢氟酸溶液,完成去除氧化层的操作,仍可提高刻蚀效率。但是,应用稀释的氢氟酸溶液,如浓度小于3%的氢氟酸溶液仍可完成去除氧化层的操作,且可降低刻蚀成本。
此外,本发明的发明人认为,改变多晶硅层的晶粒结构可使进一步减少注入离子进入器件导电沟道成为可能。
然而,仅将晶粒生长方向不规则化,易使多晶硅层的表面性质变差。继而,如何改变多晶硅层的晶粒尺寸成为本领域技术人员亟待解决的问题。
作为本发明的第二实施例,如图8所示,可选用适当的结构控制工艺形成多晶硅层320,以获得较小的晶粒尺寸,所述结构控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流量中的一种及其组合。
可选地,在所述多晶硅层320沉积过程中,反应腔温度范围可为600~650摄氏度,反应腔内压力可为250~350mttor,所述硅烷的流量范围可为100~200sccm;所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气,所述氦气的流量范围可为5~20slm;
可选地,在所述多晶硅层320沉积过程中,反应腔温度范围可为700~750摄氏度,反应腔内压力可为450~550mttor,所述硅烷的流量范围可为150~250sccm;所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气,所述氦气的流量范围可为10~30slm;
可选地,在所述多晶硅层320沉积过程中,反应腔温度范围可为600~650摄氏度,反应腔内压力可为450~550mttor,所述硅烷的流量范围可为150~250sccm;所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气,所述氦气的流量范围可为10~30slm。
所述沉积多晶硅层320的方法可采用任何传统的工艺,在此不再赘述。
此外,如图9所示,利用氮化层160替代所述氧化层作为掺杂离子注入时的阻挡层,仍可使减少穿透效应的发生成为可能。
形成的所述氮化层160可包含氮化硅(SiN)或氮氧化硅(SiON);去除所述氮化层160时,涉及的刻蚀溶液可选为磷酸溶液。反应温度范围可为:150~170摄氏度;所述刻蚀溶液百分比浓度可小于或等于5%;刻蚀速率及刻蚀反应时间根据产品要求及工艺条件确定。以所述氮化层160作为阻挡层的栅层形成方法可作为本发明的第三实施例。
如图10所示,在以所述氮化层160作为阻挡层时,再选用适当的结构控制工艺形成多晶硅层320,以形成具有较小的晶粒尺寸多晶硅层的栅层的形成方法,可作为本发明的第四实施例。
需说明的是,实践中,去除所述氧化层或氮化层的步骤可在刻蚀栅层以形成栅极操作之后,可减少去除在刻蚀栅层过程中应用的抗蚀剂层时造成的栅层表面损伤,并使得减少后续离子注入过程中穿透效应的产生成为可能
本发明提供的栅层形成方法,通过在多晶硅层上形成氧化层或氮化层,利用其作为阻挡层,以使减少穿透效应的产生成为可能;此外,利用所述氧化层或氮化层,还可在刻蚀栅层以形成栅极的过程中以及在形成栅极后去除抗蚀剂层时,减小栅层表面的损伤,使得减少后续离子注入过程中穿透效应的产生成为可能;本发明提供的栅层形成方法的可选方式,通过控制形成多晶硅层的工艺参数,以形成具有较小晶粒尺寸的多晶硅层,可增强减少穿透效应产生的效果,并可使进一步减少后续离子注入过程中穿透效应的产生成为可能。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (6)
1.一种栅层形成方法,其特征在于,包括:
提供半导体基底;
采用低压化学气相沉积LPCVD工艺,在所述半导体基底上形成小晶粒尺寸的多晶硅层,以减小后续离子注入过程中的穿透效应,其中,在所述小晶粒尺寸的多晶硅层的沉积过程中,工艺参数为反应腔温度范围为600~650摄氏度,反应腔内压力为250~350mttor,硅烷的流量范围为100~200sccm;或者,工艺参数为反应腔温度范围为700~750摄氏度,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;或者,工艺参数为反应腔温度范围为600~650摄氏度,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;
在所述多晶硅层上形成氧化层,以在后续刻蚀栅层形成栅极的过程中以及在形成栅极后去除抗蚀剂层时,减小栅层表面的损伤并减少后续离子注入过程中的穿透效应;
对所述多晶硅层执行离子注入操作;
去除所述氧化层。
2.根据权利要求1所述的栅层形成方法,其特征在于:所述氧化层包含二氧化硅以及掺杂的二氧化硅。
3.根据权利要求1所述的栅层形成方法,其特征在于:利用氢氟酸溶液去除所述氧化层。
4.一种栅层形成方法,其特征在于,包括:
提供半导体基底;
采用低压化学气相沉积LPCVD工艺,在所述半导体基底上形成小晶粒尺寸的多晶硅层,以减小后续离子注入过程中的穿透效应,其中,在所述小晶粒尺寸的多晶硅层的沉积过程中,工艺参数为反应腔温度范围为600~650摄氏度,反应腔内压力为250~350mttor,硅烷的流量范围为100~200sccm;或者,工艺参数为反应腔温度范围为700~750摄氏度,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;或者,工艺参数为反应腔温度范围为600~650摄氏度,反应腔内压力为450~550mttor,硅烷的流量范围为150~250sccm;
在所述多晶硅层上形成氮化层,以在后续刻蚀栅层形成栅极的过程中以及在形成栅极后去除抗蚀剂层时,减小栅层表面的损伤并减少后续离子注入过程中的穿透效应;
对所述多晶硅层执行离子注入操作;
去除所述氮化层。
5.根据权利要求4所述的栅层形成方法,其特征在于:所述氮化层包含氮化硅或氮氧化硅。
6.根据权利要求4所述的栅层形成方法,其特征在于:利用热磷酸溶液去除所述氮化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100448111A CN101364538B (zh) | 2007-08-09 | 2007-08-09 | 栅层形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100448111A CN101364538B (zh) | 2007-08-09 | 2007-08-09 | 栅层形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101364538A CN101364538A (zh) | 2009-02-11 |
CN101364538B true CN101364538B (zh) | 2010-08-11 |
Family
ID=40390826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100448111A Active CN101364538B (zh) | 2007-08-09 | 2007-08-09 | 栅层形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101364538B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108054090A (zh) * | 2017-11-27 | 2018-05-18 | 睿力集成电路有限公司 | 具有间隔层的多晶相结构、mos晶体管及其制作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103177940B (zh) * | 2011-12-26 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 改善锗硅发射极多晶硅掺杂扩散均一性的方法 |
CN105702797A (zh) * | 2014-11-27 | 2016-06-22 | 上海晶玺电子科技有限公司 | 双面电池的制作方法 |
CN105529249A (zh) * | 2016-02-29 | 2016-04-27 | 上海华力微电子有限公司 | 一种多晶硅制备方法 |
CN106128945A (zh) * | 2016-07-18 | 2016-11-16 | 上海集成电路研发中心有限公司 | 一种离子注入方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786027A (en) * | 1996-02-14 | 1998-07-28 | Micron Technology, Inc. | Method for depositing polysilicon with discontinuous grain boundaries |
US6080629A (en) * | 1997-04-21 | 2000-06-27 | Advanced Micro Devices, Inc. | Ion implantation into a gate electrode layer using an implant profile displacement layer |
US6955980B2 (en) * | 2002-08-30 | 2005-10-18 | Texas Instruments Incorporated | Reducing the migration of grain boundaries |
CN1691304A (zh) * | 2004-04-23 | 2005-11-02 | 上海华虹Nec电子有限公司 | 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法 |
CN1794432A (zh) * | 2005-11-11 | 2006-06-28 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
-
2007
- 2007-08-09 CN CN2007100448111A patent/CN101364538B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786027A (en) * | 1996-02-14 | 1998-07-28 | Micron Technology, Inc. | Method for depositing polysilicon with discontinuous grain boundaries |
US6080629A (en) * | 1997-04-21 | 2000-06-27 | Advanced Micro Devices, Inc. | Ion implantation into a gate electrode layer using an implant profile displacement layer |
US6955980B2 (en) * | 2002-08-30 | 2005-10-18 | Texas Instruments Incorporated | Reducing the migration of grain boundaries |
CN1691304A (zh) * | 2004-04-23 | 2005-11-02 | 上海华虹Nec电子有限公司 | 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法 |
CN1794432A (zh) * | 2005-11-11 | 2006-06-28 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108054090A (zh) * | 2017-11-27 | 2018-05-18 | 睿力集成电路有限公司 | 具有间隔层的多晶相结构、mos晶体管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101364538A (zh) | 2009-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6376318B1 (en) | Method of manufacturing a semiconductor device | |
CN101572230A (zh) | 提高栅极侧壁氧化层厚度一致性的方法及栅极的制造方法 | |
CN101364538B (zh) | 栅层形成方法 | |
CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
CN101399191B (zh) | 栅层的制造方法及半导体器件的制造方法 | |
CN101447430A (zh) | 侧墙形成方法 | |
KR20030053313A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
KR100741272B1 (ko) | 플래쉬 메모리 소자 및 그 제조 방법 | |
CN101789377B (zh) | 增大引入沟道中的应力的方法和半导体器件 | |
CN100561672C (zh) | 栅极侧壁层的形成方法 | |
KR100634260B1 (ko) | 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법 | |
CN104091780A (zh) | 自对准sti的形成方法 | |
CN103137449B (zh) | 栅极的制作方法、晶体管的制作方法 | |
CN109755297A (zh) | 半导体器件及其制造方法 | |
US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
KR100490301B1 (ko) | 난드 플래시 메모리 소자의 제조 방법 | |
CN101364536A (zh) | 栅层形成方法 | |
CN101197282A (zh) | 半导体器件及其制造方法 | |
CN102655092B (zh) | 晶体管的制备方法 | |
CN101752255A (zh) | Pmos晶体管的制造方法及栅极掺杂的方法 | |
CN101593678B (zh) | 掺杂区形成方法 | |
CN100472725C (zh) | 减少字元线片电阻的方法 | |
CN102832129B (zh) | 一种半导体器件的制造方法 | |
CN101364539A (zh) | 栅层的制造方法、半导体器件的制造方法和半导体结构 | |
CN102915923B (zh) | 双应力薄膜的制造方法以及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |