KR100741272B1 - 플래쉬 메모리 소자 및 그 제조 방법 - Google Patents
플래쉬 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100741272B1 KR100741272B1 KR1020050131323A KR20050131323A KR100741272B1 KR 100741272 B1 KR100741272 B1 KR 100741272B1 KR 1020050131323 A KR1020050131323 A KR 1020050131323A KR 20050131323 A KR20050131323 A KR 20050131323A KR 100741272 B1 KR100741272 B1 KR 100741272B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- silicon film
- layer
- tunnel oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 238000000034 method Methods 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 7
- 239000001257 hydrogen Substances 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims abstract 2
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 125000004429 atom Chemical group 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 abstract description 8
- 239000000203 mixture Substances 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000005530 etching Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- SQVRNKJHWKZAKO-PFQGKNLYSA-N N-acetyl-beta-neuraminic acid Chemical compound CC(=O)N[C@@H]1[C@@H](O)C[C@@](O)(C(O)=O)O[C@H]1[C@H](O)[C@H](O)CO SQVRNKJHWKZAKO-PFQGKNLYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래쉬 메모리 소자 및 그 제조 방법에 관한 것으로, 플로팅 게이트와 터널 산화막 사이에 마이크로 그레인을 갖는 실리콘막을 HSG 방식으로 형성함으로써 플로팅 게이트의 도펀트가 터널 산화막으로 확산되는 것을 방지할 수 있어 터널 산화막의 열화를 방지할 수 있고, 이로 인해 데이터 저장 및 보존 능력을 안정적으로 유지할 수 있는 플래쉬 메모리 소자 및 그 제조 방법이 제시된다.
HSG, 마이크로 그레인, 플로팅 게이트, 터널 산화막, 도펀트 확산
Description
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 패드 산화막
13 : 패드 질화막 14 : 절연막
14A : 소자 분리막 15 : 터널 산화막
16 : 마이크로 그레인을 갖는 실리콘막
17 : 제 1 폴리실리콘막 18 : 유전체막
19 : 제 2 폴리실리콘막 20 : 금속막
본 발명은 플래쉬 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 반구형 그레인(Hemi-Spherical Grain; HSG) 방식으로 마이크로 그레인을 갖는 실리콘막을 터널 산화막과 플로팅 게이트 사이에 형성하여 플로팅 게이트의 도펀트가 터널 산화막으로 확산되는 것을 방지할 수 있는 플래쉬 메모리 소자 및 그 제조 방법에 관한 것이다.
NAND형 플래쉬 메모리 소자는 다수의 셀 블럭으로 구성되며, 하나의 셀 블럭은 데이터를 저장하기 위한 다수의 셀이 직렬 연결되어 하나의 스트링을 구성하는 다수의 셀 스트링, 셀 스트링과 드레인 및 셀 스트링과 소오스 사이에 각각 형성된 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터로 구성된다. 여기서, NAND형 플래쉬 메모리 셀을 제조하기 위한 방법의 일 예를 설명하면 다음과 같다.
웰 영역등 소정의 구조가 형성된 반도체 기판 상부에 버퍼 산화막 및 패드 질화막을 순차적으로 형성한다. 소자 분리 마스크를 이용한 사진 및 식각 공정으로 패드 질화막 및 터널 산화막의 소정 영역을 식각한 후 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 트렌치가 매립되도록 전체 구조 상부에 절연막, 예컨데 HDP 산화막을 형성한다. 그리고, CMP 공정을 실시하여 절연막을 연마한 후 패드 질화막 및 패드 산화막을 제거하여 소자 분리막을 형성한다. 반도체 기판 상부에 터널 산화막 및 제 1 폴리실리콘막을 형성한 후 제 1 폴리실리콘막이 소자 분리막과 소정 영역 중첩되도록 패터닝한다. 전체 구조 상부에 유전체막, 제 2 폴리실리콘막 및 금속막을 형성한 후 패터닝하여 소자 분리막과 직교하는 콘트롤 게이트를 형성하고, 이를 마스크로 하부의 제 1 폴리실리콘막을 식각하여 플로팅 게이트를 형성한다.
상기와 같은 NANA형 플래쉬 메모리 셀의 제조 공정에서 플로팅 게이트로 이용되는 제 1 폴리실리콘막은 고농도의 불순물이 도핑된 도프트 폴리실리콘막을 이용한다. 그런데, 공정을 진행하는 과정에서 플로팅 게이트의 도펀트가 터널 산화막과 플로팅 게이트의 계면으로 확산하게 된다. 이러한 도펀트가 터널 산화막 계면에 축적되면서 터널 산화막의 막질을 저하시키게 되고, 이로 인해 데이터 저장 및 보존 능력이 저하되는 문제를 유발하게 된다.
본 발명의 목적은 플로팅 게이트의 도펀트가 터널 산화막으로 확산되어 터널 산화막의 막질이 저하되고, 이로 인해 데이터 저장 능력이 저하되는 것을 방지할 수 있는 플래쉬 메모리 소자 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 터널 산화막과 플로팅 게이트 사이에 반구형 그레인(Hemi-Spherical Grain; HSG) 방식으로 마이크로 그레인을 갖는 실리콘막을 형성하여 플로팅 게이트의 도펀트가 터널 산화막으로 확산되는 것을 방지할 수 있고, 각 셀의 데이터 분포를 균일하게 할 수 있는 플래쉬 메모리 소자 및 그 제조 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법은 반도체 기판 상에 소자 분리막을 형성하여 액티브 영역 및 필드 영역을 확정하는 단계, 액티브 영역의 반도체 기판 상에 터널 산화막을 형성하는 단계, 터널 산화막 상에 비정질 실리콘막을 형성한 후 어닐 공정을 수행하여 비정질 실리콘막을 마이크로 그레인을 갖는 실리콘막으로 치환하는 단계, 마이크로 그레인을 갖는 실리콘막 상에 폴리실리콘막을 형성하는 단계, 및 폴리실리콘막 및 마이크로 그레인을 갖는 실리콘막을 소자 분리막과 일부 중첩되도록 패터닝하는 단계를 포함한다.
상기 터널 산화막은 산소와 수소의 혼합 가스를 이용하여 상기 반도체 기판을 산화시켜 형성하며, 50 내지 100Å의 두께로 형성한다.
상기 터널 산화막을 형성한 후 인시투 또는 익스시투로 NO 또는 N2O 분위기에서 850 내지 950℃의 고온 어닐 공정을 실시하는 단계를 더 포함한다.
상기 마이크로 그레인을 갖는 실리콘막은 전체 구조 상부에 비정질 실리콘막을 형성한 후 고온 및 저압 분위기에서 어닐 공정을 실시하여 상기 비정질 실리콘막의 원자들이 서로 결합되도록 하여 형성한다.
상기 비정질 실리콘막은 SiH4 또는 SiH2Cl2의 소오스 가스를 이용하여 50 내지 300Å 정도의 두께로 형성한다.
상기 어닐 공정은 600 내지 750℃의 온도와 1E-5 내지 1E-8torr의 초진공 상태에서 실시한다.
상기 어닐 공정중 실리콘 소오스 가스를 1 내지 50sccm 정도 주입하여 상기 마이크로 그레인이 50 내지 500Å의 크기를 유지하도록 한다.
상기 제 1 폴리실리콘막은 450 내지 650℃의 온도에서 1.0e19 내지 5.0e21atoms/㎤의 붕소 또는 인을 인시투로 도핑하여 형성한다.
전체 구조 상부에 유전체막을 형성한 후 도전층을 형성하는 단계, 및 상기 도전층을 상기 소자 분리막과 직교하도록 패터닝하여 콘트롤 게이트를 형성한 후 상기 폴리실리콘막 및 마이크로 그레인을 갖는 실리콘막을 패터닝하여 플로팅 게이트를 형성하는 단계를 더 포함한다.
상기 유전체막을 형성한 후 산소 및 수소의 혼합 가스를 이용하여 600 내지 900℃의 온도에서 어닐 및 산화를 실시하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다.
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 패드 산화막(12) 및 패드 질화막(13)을 형성한다. 소자 분리 마스크를 이용한 사진 및 식각 공정으로 패드 질화막(13) 및 패드 산화막(12)의 소정 영역을 식각한 후 반도체 기판(11)을 소정 깊이로 식각하여 트렌치를 형성한다. 트렌치가 매립되도록 전체 구조 상부에 절연막(14)을 형성한다.
도 1(b)를 참조하면, 패드 질화막(13)이 노출되도록 절연막(14)을 연마한 후 패드 질화막(13) 및 패드 산화막(12)을 제거한다. 이에 의해 액티브 영역 및 필드 영역을 확정하는 소자 분리막(14A)이 필드 영역에 형성된다. 여기서, 패드 질화막(13)은 H3PO4를 이용하여 습식 식각하고, 패드 산화막(12)은 HF 계열의 용액을 이용하여 습식 식각한다.
도 1(c)를 참조하면, 액티브 영역의 반도체 기판(11) 상부에 터널 산화막(15)을 형성한다. 터널 산화막(15)은 산소와 수소의 혼합 가스를 이용하여 반도체 기판(11)을 산화시켜 50∼100Å의 두께로 형성한다. 또한, 핫 일렉트론의 터널링 효과를 조절하기 위하여 인시투 또는 익스시투로 NO 또는 N2O 분위기에서 850∼950℃의 고온 어닐 공정을 실시한다. 반구형 그레인(Hemi-Spherical Grain; HSG) 방식을 이용하여 전체 구조 상부에 마이크로 그레인(micro grain)을 갖는 실리콘막(16) 을 형성한다. HSG 방식은 SiH4 또는 SiH2Cl2등의 소오스 가스를 이용하여 50∼300Å 정도의 두께로 비정질 실리콘막을 형성한 후 고온 및 저압 분위기에서 어닐 공정을 실시하여 비정질 실리콘막의 실리콘 원자들이 서로 결합되도록 하여 마이크로 그레인(micro grain)을 갖는 실리콘막(16)이 형성되도록 한다. 이때, 어닐 공정은 600∼750℃의 온도와 1E-5∼1E-8torr의 초진공 상태에서 실시하고, 마이크로 그레인의 핵을 형성하기 위해 실리콘 소오스 가스를 1∼50sccm 정도 주입하여 마이크로 그레인의 크기를 50∼500Å으로 유지한다.
도 1(d)를 참조하면, 마이크로 그레인을 갖는 실리콘막(16)을 포함한 전체 구조 상부에 제 1 폴리실리콘막(17)을 형성한다. 이때, 제 1 폴리실리콘막(17) 대신에 비정질 실리콘막을 형성할 수 있으며, 이들은 450∼650℃의 온도에서 1.0e19∼5.0e21atoms/㎤의 붕소 또는 인을 인시투로 도핑하여 형성한다. 그리고, 제 1 폴리실리콘막(17) 및 마이크로 그레인을 갖는 실리콘막(16)의 소정 영역, 바람직하게는 소자 분리막(14A)의 소정 영역이 노출되도록 식각한다.
도 1(e)를 참조하면, 전체 구조 상부에 산화막, 질화막 및 산화막으로 이루어진 유전체막(18)을 형성한 후 제 2 폴리실리콘막(19) 및 금속막(20)을 형성한다. 여기서, 유전체막(18)의 산화막 및 질화막은 LPCVD, ALD 방법을 이용하여 SiH4, SiH2Cl2 등의 소오스 가스에 각각 N2O, NH3등의 가스를 혼합하여 형성하며, 산화막은 780∼850℃의 온도에서 형성하고,질화막은 600∼750℃의 온도에서 형성한다. 또한, 유전체막(18)을 형성한 후 산소 및 수소의 혼합 가스를 이용하여 600∼900℃의 온도에서 어닐 및 산화를 실시한다. 이후 제 2 폴리실리콘막(19) 및 금속막(20)을 패터닝하여 소자 분리막(14A)과 직교하는 라인 형태의 콘트롤 게이트를 형성하고, 그 하부의 유전체막(18), 제 1 폴리실리콘막(17) 및 실리콘막(16)을 식각하여 플로팅 게이트를 형성한다.
한편, 상기 HPG 방식에 의해 형성되는 마이크로 그레인을 갖는 실리콘막은 일반적인 STI(Shallow Trench Isolation) 방식, SA(Self-Aligned) STI 방식, SAFG(Self-Aligned Floating Gate) 방식에 의해 소자 분리막 및 플로팅 게이트를 형성하는 플래쉬 메모리 소자의 제조 공정에서 어떤 방식으로 형성함에 관계없이 터널 산화막과 플로팅 게이트 사이에 형성하여 플로팅 게이트의 도펀트가 터널 산화막으로 확산되는 것을 방지할 수 있다.
상술한 바와 같이 본 발명에 의하면 플로팅 게이트와 터널 산화막 사이에 마이크로 그레인을 갖는 실리콘막을 HSG 방식으로 형성함으로써 플로팅 게이트의 도펀트가 터널 산화막으로 확산되는 것을 방지할 수 있어 터널 산화막의 열화를 방지할 수 있고, 이로 인해 데이터 저장 및 보존 능력을 안정적으로 유지할 수 있다. 또한, 각 셀의 데이터 분포를 균일하게 할 수 있다.
Claims (12)
- 삭제
- 반도체 기판 상에 소자 분리막을 형성하여 액티브 영역 및 필드 영역을 확정하는 단계;상기 액티브 영역의 상기 반도체 기판 상에 터널 산화막을 형성하는 단계; 상기 터널 산화막 상에 비정질 실리콘막을 형성한 후 어닐 공정을 수행하여 상기 비정질 실리콘막을 마이크로 그레인을 갖는 실리콘막으로 치환하는 단계;상기 마이크로 그레인을 갖는 실리콘막 상에 폴리실리콘막을 형성하는 단계; 및상기 폴리실리콘막 및 마이크로 그레인을 갖는 실리콘막을 상기 소자 분리막과 일부 중첩되도록 패터닝하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 2 항에 있어서, 상기 터널 산화막은 산소와 수소의 혼합 가스를 이용하여 상기 반도체 기판을 산화시켜 형성하며, 50 내지 100Å의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 2 항에 있어서, 상기 터널 산화막을 형성한 후 인시투 또는 익스시투로 NO 또는 N2O 분위기에서 850 내지 950℃의 고온 어닐 공정을 실시하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 2 항에 있어서, 상기 마이크로 그레인을 갖는 실리콘막은 전체 구조 상부에 비정질 실리콘막을 형성한 후 고온 및 저압 분위기에서 어닐 공정을 실시하여 상기 비정질 실리콘막의 원자들이 서로 결합되도록 하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 5 항에 있어서, 상기 비정질 실리콘막은 SiH4 또는 SiH2Cl2의 소오스 가스를 이용하여 50 내지 300Å 정도의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 5 항에 있어서, 상기 어닐 공정은 600 내지 750℃의 온도와 1E-5 내지 1E-8torr의 초진공 상태에서 실시하는 플래쉬 메모리 소자의 제조 방법.
- 제 5 항에 있어서, 상기 어닐 공정중 실리콘 소오스 가스를 1 내지 50sccm 주입하여 상기 마이크로 그레인이 50 내지 500Å의 크기를 유지하도록 하는 플래쉬 메모리 소자의 제조 방법.
- 제 2 항에 있어서, 상기 폴리실리콘막은 450 내지 650℃의 온도에서 1.0e19 내지 5.0e21atoms/㎤의 붕소 또는 인을 인시투로 도핑하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 2 항에 있어서, 전체 구조 상부에 유전체막을 형성한 후 도전층을 형성하는 단계; 및상기 도전층을 상기 소자 분리막과 직교하도록 패터닝하여 콘트롤 게이트를 형성한 후 상기 폴리실리콘막 및 마이크로 그레인을 갖는 실리콘막을 패터닝하여 플로팅 게이트를 형성하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 10 항에 있어서, 상기 유전체막을 형성한 후 산소 및 수소의 혼합 가스를 이용하여 600 내지 900℃의 온도에서 어닐 및 산화를 실시하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.
- 삭제
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131323A KR100741272B1 (ko) | 2005-12-28 | 2005-12-28 | 플래쉬 메모리 소자 및 그 제조 방법 |
| CNA2006101084300A CN1992289A (zh) | 2005-12-28 | 2006-08-02 | 闪存器件及其制造方法 |
| US11/498,389 US20070145466A1 (en) | 2005-12-28 | 2006-08-03 | Flash memory device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131323A KR100741272B1 (ko) | 2005-12-28 | 2005-12-28 | 플래쉬 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100741272B1 true KR100741272B1 (ko) | 2007-07-19 |
Family
ID=38192600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050131323A KR100741272B1 (ko) | 2005-12-28 | 2005-12-28 | 플래쉬 메모리 소자 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070145466A1 (ko) |
| KR (1) | KR100741272B1 (ko) |
| CN (1) | CN1992289A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100946120B1 (ko) | 2007-11-29 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 이의 제조 방법 |
| US8241820B2 (en) | 2009-01-15 | 2012-08-14 | Samsung Electronics Co., Ltd. | Photomask used in fabrication of semiconductor device |
| US8431983B2 (en) | 2009-01-05 | 2013-04-30 | Samsung Electronics Co., Ltd. | Non-volatile memory device and method of fabricating the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090004812A1 (en) * | 2007-06-29 | 2009-01-01 | Lee Yung Chung | Method for producing shallow trench isolation |
| KR101053988B1 (ko) | 2008-12-26 | 2011-08-04 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 게이트 패턴 및 그 형성방법 |
| CN112436011B (zh) * | 2020-12-17 | 2022-04-05 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150195A (ja) | 1997-11-19 | 1999-06-02 | Nec Corp | 半導体装置及びその製造方法 |
| KR19990084911A (ko) * | 1998-05-12 | 1999-12-06 | 윤종용 | 다중 비트 반도체 메모리 소자 |
| JP2000049310A (ja) | 1998-07-15 | 2000-02-18 | Korea Advanced Inst Of Science & Technol | ナノ結晶を利用した非揮発性記憶素子の形成方法 |
| JP2002289710A (ja) | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体記憶素子 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956602A (en) * | 1995-03-10 | 1999-09-21 | Canon Kabushiki Kaisha | Deposition of polycrystal Si film |
| US5753559A (en) * | 1996-01-16 | 1998-05-19 | United Microelectronics Corporation | Method for growing hemispherical grain silicon |
| US6555867B1 (en) * | 1997-12-16 | 2003-04-29 | Advanced Micro Devices, Inc. | Flash memory gate coupling using HSG polysilicon |
| US6624023B1 (en) * | 2002-05-23 | 2003-09-23 | Macronix International Co., Ltd. | Method for improving the performance of flash memory |
| US6815077B1 (en) * | 2003-05-20 | 2004-11-09 | Matrix Semiconductor, Inc. | Low temperature, low-resistivity heavily doped p-type polysilicon deposition |
| KR100532780B1 (ko) * | 2003-06-13 | 2005-11-30 | 주식회사 하이닉스반도체 | 듀얼 게이트 산화막 제조방법 |
| KR100490288B1 (ko) * | 2003-06-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 제조 방법 |
| KR100545864B1 (ko) * | 2004-05-25 | 2006-01-24 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
2005
- 2005-12-28 KR KR1020050131323A patent/KR100741272B1/ko not_active IP Right Cessation
-
2006
- 2006-08-02 CN CNA2006101084300A patent/CN1992289A/zh active Pending
- 2006-08-03 US US11/498,389 patent/US20070145466A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150195A (ja) | 1997-11-19 | 1999-06-02 | Nec Corp | 半導体装置及びその製造方法 |
| KR19990084911A (ko) * | 1998-05-12 | 1999-12-06 | 윤종용 | 다중 비트 반도체 메모리 소자 |
| JP2000049310A (ja) | 1998-07-15 | 2000-02-18 | Korea Advanced Inst Of Science & Technol | ナノ結晶を利用した非揮発性記憶素子の形成方法 |
| JP2002289710A (ja) | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体記憶素子 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100946120B1 (ko) | 2007-11-29 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 이의 제조 방법 |
| US7998814B2 (en) | 2007-11-29 | 2011-08-16 | Hynix Semiconductor Inc. | Semiconductor memory device and method of fabricating the same |
| US8431983B2 (en) | 2009-01-05 | 2013-04-30 | Samsung Electronics Co., Ltd. | Non-volatile memory device and method of fabricating the same |
| KR101501741B1 (ko) * | 2009-01-05 | 2015-03-11 | 삼성전자주식회사 | 비 휘발성 메모리 소자 및 그의 형성방법 |
| US8241820B2 (en) | 2009-01-15 | 2012-08-14 | Samsung Electronics Co., Ltd. | Photomask used in fabrication of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1992289A (zh) | 2007-07-04 |
| US20070145466A1 (en) | 2007-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943075B2 (en) | Method for manufacturing flash memory device | |
| KR100711519B1 (ko) | 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한비휘발성 메모리 장치의 제조 방법 | |
| US7374997B2 (en) | Method of manufacturing flash memory device | |
| JP2006032895A (ja) | 半導体装置のトランジスタ及びその製造方法 | |
| US8039336B2 (en) | Semiconductor device and method of fabrication thereof | |
| US7579237B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| KR20060112450A (ko) | Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법 | |
| KR100741272B1 (ko) | 플래쉬 메모리 소자 및 그 제조 방법 | |
| CN100466232C (zh) | 电可擦编程只读存储器单元的制造方法 | |
| KR100426482B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100490301B1 (ko) | 난드 플래시 메모리 소자의 제조 방법 | |
| US6933214B2 (en) | Method of manufacturing flash memories of semiconductor devices | |
| US7132328B2 (en) | Method of manufacturing flash memory device | |
| KR101002477B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| US20100167480A1 (en) | Method for Manufacturing Flash Memory Device | |
| KR20060135221A (ko) | 플래시 메모리 소자의 셀 제조방법 | |
| KR100856300B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| US6716701B1 (en) | Method of manufacturing a semiconductor memory device | |
| KR20080099463A (ko) | 반도체 소자, 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20070075092A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20030094444A (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR20020095688A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2012060086A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20050064673A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20030045464A (ko) | 플래쉬 메모리 셀의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| LAPS | Lapse due to unpaid annual fee |