CN1992289A - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN1992289A CN1992289A CNA2006101084300A CN200610108430A CN1992289A CN 1992289 A CN1992289 A CN 1992289A CN A2006101084300 A CNA2006101084300 A CN A2006101084300A CN 200610108430 A CN200610108430 A CN 200610108430A CN 1992289 A CN1992289 A CN 1992289A
- Authority
- CN
- China
- Prior art keywords
- layer
- tunnel oxide
- semiconductor substrate
- isolation structure
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000003595 mist Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 125000004429 atom Chemical group 0.000 claims 3
- 150000003376 silicon Chemical class 0.000 claims 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 8
- 150000004767 nitrides Chemical class 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000011066 ex-situ storage Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种闪存器件及其制造方法，其中利用半球形晶粒(HSG)法在隧道氧化物层和浮栅之间形成具有微粒的硅层，从而防止浮栅的掺杂剂扩散进入隧道氧化物层。根据一个实施例，闪存器件包括：在半导体衬底的预定区域中形成的隔离结构，用于限定有源区和场区；在有源区的半导体衬底上形成的隧道氧化物层；以及在有源区上的预定区域中形成从而与隔离结构的一部分交迭的浮栅，浮栅的底部给定部分和其余部分具有不同的晶粒尺寸。
Description
技术领域
本发明总地涉及一种闪存器件及其制造方法。更具体地，本发明涉及一种闪存器件(flash memory device)及其制造方法，其中利用半球形晶粒(hemispherical grain：HSG)法在隧道氧化物层和浮栅之间形成具有微粒的硅层，由此防止浮栅的掺杂剂扩散进隧道氧化物层。
背景技术
存储器件例如NAND闪存器件包括大量的单元块(cell block)。一个单元块包括大量的单元串(string)，其中用于存储数据的大量单元串联以形成一串，以及分别在单元串和漏极之间以及在单元串和源极之间形成的漏极选择晶体管和源极选择晶体管。下面说明用于制造NAND闪存单元的一个示范性方法。
在其中形成了包括阱区等的预定结构的半导体衬底上，依序形成缓冲氧化物层和衬垫(pad)氮化物层。通过利用隔离掩模的光刻法和蚀刻工艺蚀刻衬垫氮化物层和隧道氧化物层的预定区域。以预定深度蚀刻半导体衬底以形成沟槽。在整个结构上形成绝缘层，例如高密度等离子体(HDP)氧化物层，使得沟槽被掩埋。通过化学机械抛光(CMP)工艺来抛光绝缘层。剥离衬垫氮化物层和衬垫氧化物层从而形成隔离结构。在半导体衬底上形成隧道氧化物层和第一多晶硅层之后，构图第一多晶硅层，使得其与隔离结构部分交迭。在整个结构上形成电介质层、第二多晶硅层和金属层。构图金属层以形成横跨隔离结构的控制栅。利用控制栅作为掩模蚀刻下面的第一多晶硅层，由此形成浮栅。
在上述的NAND闪存单元的制造工艺中，用作浮栅的第一多晶硅层利用掺杂的多晶硅层，其掺杂进了高浓度的杂质。然而，在工艺进行时，浮栅的掺杂剂扩散进隧道氧化物层和浮栅的界面。掺杂剂在累积在隧道氧化物层的界面处时恶化了隧道氧化物层的层质量。因此，由于数据存储和记忆能力退化而出现了问题。
发明内容
一个实施例提供了一种闪存器件及其制造方法，其中可以防止由于浮栅的掺杂剂扩散进入隧道氧化物层引起的隧道氧化物层的层品质的恶化和由此退化的数据存储能力。
另一实施例提供了一种闪存器件及其制造方法，其中利用半球形晶粒(HSG)法在隧道氧化物层和浮栅之间形成具有微粒(micro grain)的硅层，从而防止浮栅的掺杂剂扩散进入隧道氧化物层，并使得每个单元的均匀数据分布。
根据一个方面，实施例提供了一种闪存器件，包括：在半导体衬底的区域中形成的隔离结构，以限定有源区和场区；在有源区的半导体衬底上方形成的隧道氧化物层；以及浮栅，在底部给定部分中比在其余部分中具有更小的晶粒尺寸。
浮栅可优选地在底部给定部分中比在其余部分中具有更小的晶粒尺寸。优选地浮栅可在有源区上的预定区域中以与隔离结构的一部分交迭，浮栅的底部给定部分和其余部分具有不同的晶粒尺寸。
根据另一方面，本发明提供一种制造闪存器件的方法，包括步骤：在半导体衬底中形成隔离结构以限定有源区和场区，在有源区的半导体衬底上方形成隧道氧化物层；以及在隧道氧化物层上方形成导电层，导电层的底部给定部分和其余部分具有不同的晶粒尺寸。
根据又一方面，本发明提供一种制造闪存器件的方法，包括步骤：在半导体衬底中形成隔离结构以限定有源区和场区；在有源区的半导体衬底上方形成隧道氧化物层；在隧道氧化物层上方形成具有微粒的硅层，并随后形成多晶硅层，以及构图多晶硅层和硅层。
优选地多晶硅和硅层可与隔离结构局部交迭并且平行于隔离结构。
可优选地通过利用氧气和氢气的混合气体氧化半导体衬底来形成隧道氧化物层到50至100的厚度。
本发明还可包括步骤：在形成隧道氧化物层之后，在原位(in-situ)或离位(ex-situ)NO或N2O气氛下以850℃至950℃的温度进行热退火工艺。
可优选地通过在整个结构上形成非晶硅层，然后在低压条件下以高温进行退火工艺，使得非晶硅层的原子结合在一起来形成具有微粒的硅层。
可优选地利用例如SiH4或SiH2Cl2的源气体来形成非晶硅层到50至300的厚度。
可优选地在1E-5乇至1E-8乇的超真空状态下以600℃至750℃的温度来进行退火工艺。
在退火工艺期间，可优选注入大约1sccm至50sccm的硅源气体，从而使微粒的大小保持为50至500
可优选地通过在450℃至650℃的温度原位掺杂1.0e19原子/cm3至5.0e21原子/cm3的硼或磷来形成多晶硅层。
本方法还可选地包括步骤：在整个结构上形成电介质层，然后形成导电层；以其横跨隔离结构的方式构图导电层，由此形成控制栅，以及然后构图多晶硅层和具有微粒的硅层，从而形成浮栅。
本方法还可选地包括步骤：在形成电介质层之后，例如在600℃至900℃的温度利用氧气和氢气的混合气体进行退火和氧化。
附图说明
结合附图考虑时，通过参考的下列详细说明，本发明变得更好被理解，其更完整的理解及其许多附加优点将显而易见，附图中相同的附图标记表示相同或相似的部件，其中：
图1A至1E示出了根据本发明实施例制造闪存器件的方法的截面图。
具体实施方式
参考附图结合确定的示范性实施例详细说明本发明。
图1A至1E示例了根据本发明实施例制造闪存器件的方法的截面图。
参考图1A，在半导体衬底11上依序形成衬垫氧化物层12和衬垫氮化物层13。通过利用隔离掩模的光刻和蚀刻工艺蚀刻衬垫氮化物层13和衬垫氧化物层12的预定区域。然后以预定的深度蚀刻半导体衬底11，形成沟槽。在整个结构上形成氧化物层14，使得沟槽被掩埋。
参考图1B，抛光氧化物层14，使得露出衬垫氮化物层13。然后剥离衬垫氮化物层13和衬垫氧化物层12。因此，在场区形成限定有源区和场区的隔离结构14A。例如，可以利用H3PO4湿法蚀刻衬垫氮化物层13，以及可以利用HF基溶液湿法蚀刻衬垫氧化物层12。
参考图1C，在有源区的半导体衬底11上形成隧道氧化物层15。优选通过利用氧气和氢气的混合气体氧化半导体衬底11来形成隧道氧化物层15到50至100的厚度。此外，优选在原位(in-situ)或离位(ex-situ)NO或N2O气氛下以850℃至950℃的温度进行热退火工艺，从而控制热电子的隧穿效应。
优选利用HSG法，在整个结构上形成具有微粒的硅层16。在HSG法中，在利用例如SiH4或SiH2Cl2的源气体形成厚度大约50至300的非晶硅层之后，在低压条件下以高温进行退火工艺，使得非晶硅层的硅原子结合在一起，形成具有微粒的硅层16。此时，可以优选在1E-5乇至1E-8乇的超真空状态下以600℃至750℃的温度来进行退火工艺。为了形成微粒的核，注入大约1sccm至50sccm的硅源气体，使得微粒的大小保持为50至500。
参考图1D，在包含具有微粒的硅层16的整个结构上形成第一多晶硅层17。此时，可以形成非晶硅层来取代第一多晶硅层17。例如，可以通过在450℃至650℃的温度原位掺杂1.0e19原子/cm3至5.0e21原子/cm3的硼或磷来形成非晶硅层或第一多晶硅层。
此后，蚀刻第一多晶硅层17和硅层16的预定区域，使得露出隔离结构14A的预定区域。
参考图1E，在整个结构上形成具有氧化物层、氮化物层和氧化物层的电介质层18。然后在电介质层18上依序形成第二多晶硅层19和金属层20。可以采用低压化学气相淀积(LPCVD)或原子层淀积(ALD)，利用例如SiH4或SiH2Cl2的源气体和N2O、NH3等的混合气体形成电介质层18的氧化物层和氮化物层。可优选在780℃至850℃的温度形成氧化物层，及优选在600℃至750℃的温度形成氮化物层。
在形成电介质层18之后，优选地在600℃至900℃的温度利用氧气和氢气的混合气体进行退火和氧化。然后构图第二多晶硅层19和金属层20，以形成线状的控制栅，其横跨隔离结构14A。蚀刻下面的电介质层18、第二多晶硅层17和硅层16从而形成浮栅。
此时，优选地通过HPG法形成的具有微粒的硅层可形成在隧道氧化物层和浮栅之间从而防止浮栅的掺杂剂通过利用在制造闪存器件的工艺中的任何方法扩散进入隧道氧化物层，所述工艺通过一般的浅沟槽隔离(STI)法、自对准(SA)STI法或自对准浮栅(SAFG)法形成隔离结构和浮栅。
如上所述，根据本发明，通过HSG法在浮栅和隧道氧化物层之间形成具有微粒的硅层。可以防止浮栅的掺杂剂扩散进隧道氧化物层。因此，可以防止隧道氧化物层恶化，能稳定地保持数据存储和记忆能力，并能使每个单元的数据分布均匀。
尽管已结合实际示范性实施例介绍了本发明，本发明不限于已公开的实施例，相反，本发明意图覆盖在附加权利要求的精神和范围内所包含的各种修改和等效布置。
Claims (15)
1、一种闪存器件，包括：
隔离结构，形成在半导体衬底的区域中从而限定有源区和场区；
隧道氧化物层，形成在该有源区的该半导体衬底上方；以及
浮栅，在底部给定部分中比在其余部分中具有更小的晶粒尺寸。
2、如权利要求1的闪存器件，其中该浮栅形成在该有源区上的预定区域中从而与该隔离结构的一部分交迭，该浮栅的该底部给定部分和该其余部分具有不同的晶粒尺寸。
3、一种制造闪存器件的方法，包括步骤：
在半导体衬底中形成隔离结构从而定义有源区和场区；
在该有源区的该半导体衬底上方形成隧道氧化物层；以及
在该隧道氧化物层上方形成导电层，该导电层的底部给定部分和其余部分具有不同的晶粒尺寸。
4、一种制造闪存器件的方法，包括步骤：
在半导体衬底的预定区域中形成隔离结构从而定义有源区和场区；
在该有源区的该半导体衬底上形成隧道氧化物层；
在整个结构上形成具有微粒的硅层，并然后形成多晶硅层；以及
构图该多晶硅层和该硅层。
5、如权利要求4的方法，其中该多晶硅和该硅层与该隔离结构局部交迭并且平行于该隔离结构。
6、如权利要求4的方法，包括通过利用氧气和氢气的混合气体氧化该半导体衬底来形成该隧道氧化物层到50至100的厚度。
7、如权利要求4的方法，还包括步骤：在形成该隧道氧化物层之后，在原位或离位NO或N2O气氛下以850℃至950℃的温度进行热退火工艺。
8、如权利要求4的方法，包括：通过在整个结构上形成非晶硅层来形成具有微粒的硅层，以及然后在低压条件下以高温进行退火工艺使得该非晶硅层的原子结合在一起。
9、如权利要求8的方法，包括：利用源气体来形成该非晶硅层到50至300的厚度。
10、如权利要求9的方法，其中源气体是SiH4或SiH2Cl2。
11、如权利要求8的方法，包括：在1E-5乇至1E-8乇的超真空状态下以600℃至750℃的温度来进行该退火工艺。
12、如权利要求8的方法，包括：在该退火工艺期间，注入大约1sccm至50sccm的硅源气体，从而使该微粒的大小保持为50至500
13、如权利要求3的方法，包括：通过在450℃至650℃的温度原位掺杂1.0e19原子/cm3至5.0e21原子/cm3的硼或磷来形成多晶硅层。
14、如权利要求3的方法，还包括步骤：
在整个结构上形成电介质层，然后形成导电层；以及
以其横跨该隔离结构的方式构图该导电层，从而形成控制栅，然后构图该多晶硅层和具有该微粒的该硅层，从而形成浮栅。
15、如权利要求14的方法，还包括步骤：
在形成该电介质层之后，在600℃至900℃的温度利用氧气和氢气的混合气体进行退火和氧化。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131323A KR100741272B1 (ko) | 2005-12-28 | 2005-12-28 | 플래쉬 메모리 소자 및 그 제조 방법 |
| KR131323/05 | 2005-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1992289A true CN1992289A (zh) | 2007-07-04 |
Family
ID=38192600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101084300A Pending CN1992289A (zh) | 2005-12-28 | 2006-08-02 | 闪存器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070145466A1 (zh) |
| KR (1) | KR100741272B1 (zh) |
| CN (1) | CN1992289A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436011A (zh) * | 2020-12-17 | 2021-03-02 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090004812A1 (en) * | 2007-06-29 | 2009-01-01 | Lee Yung Chung | Method for producing shallow trench isolation |
| KR100946120B1 (ko) | 2007-11-29 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 이의 제조 방법 |
| KR101053988B1 (ko) | 2008-12-26 | 2011-08-04 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 게이트 패턴 및 그 형성방법 |
| KR101501741B1 (ko) * | 2009-01-05 | 2015-03-11 | 삼성전자주식회사 | 비 휘발성 메모리 소자 및 그의 형성방법 |
| KR20100083989A (ko) | 2009-01-15 | 2010-07-23 | 삼성전자주식회사 | 반도체 장치의 제조에 이용되는 포토 마스크 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956602A (en) * | 1995-03-10 | 1999-09-21 | Canon Kabushiki Kaisha | Deposition of polycrystal Si film |
| US5753559A (en) * | 1996-01-16 | 1998-05-19 | United Microelectronics Corporation | Method for growing hemispherical grain silicon |
| JPH11150195A (ja) * | 1997-11-19 | 1999-06-02 | Nec Corp | 半導体装置及びその製造方法 |
| US6555867B1 (en) * | 1997-12-16 | 2003-04-29 | Advanced Micro Devices, Inc. | Flash memory gate coupling using HSG polysilicon |
| KR19990084911A (ko) * | 1998-05-12 | 1999-12-06 | 윤종용 | 다중 비트 반도체 메모리 소자 |
| KR100271211B1 (ko) | 1998-07-15 | 2000-12-01 | 윤덕용 | 나노결정을 이용한 비휘발성 기억소자 형성방법 |
| JP3469212B2 (ja) | 2001-03-28 | 2003-11-25 | 株式会社東芝 | 半導体記憶素子 |
| US6624023B1 (en) * | 2002-05-23 | 2003-09-23 | Macronix International Co., Ltd. | Method for improving the performance of flash memory |
| US6815077B1 (en) * | 2003-05-20 | 2004-11-09 | Matrix Semiconductor, Inc. | Low temperature, low-resistivity heavily doped p-type polysilicon deposition |
| KR100532780B1 (ko) * | 2003-06-13 | 2005-11-30 | 주식회사 하이닉스반도체 | 듀얼 게이트 산화막 제조방법 |
| KR100490288B1 (ko) * | 2003-06-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 제조 방법 |
| KR100545864B1 (ko) * | 2004-05-25 | 2006-01-24 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
2005
- 2005-12-28 KR KR1020050131323A patent/KR100741272B1/ko not_active IP Right Cessation
-
2006
- 2006-08-02 CN CNA2006101084300A patent/CN1992289A/zh active Pending
- 2006-08-03 US US11/498,389 patent/US20070145466A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436011A (zh) * | 2020-12-17 | 2021-03-02 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
| CN112436011B (zh) * | 2020-12-17 | 2022-04-05 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100741272B1 (ko) | 2007-07-19 |
| US20070145466A1 (en) | 2007-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318683B1 (ko) | 산화막/질화막/산화막 유전층의 형성방법 | |
| US9818756B2 (en) | Methods of forming a charge-retaining transistor having selectively-formed islands of charge-trapping material within a lateral recess | |
| KR101652879B1 (ko) | 비휘발성 메모리 소자 및 이의 제조방법 | |
| KR100711519B1 (ko) | 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한비휘발성 메모리 장치의 제조 방법 | |
| US20140357032A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US20210351197A1 (en) | Methods Of Forming An Array Of Elevationally-Extending Strings Of Memory Cells, Methods Of Forming Polysilicon, Elevationally-Extending Strings Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor, And Electronic Components Comprising Polysilicon | |
| TWI424571B (zh) | 包含在不同高度之通道區域之電子裝置及其形成方法 | |
| US20080179746A1 (en) | Wiring structures of semiconductor devices and methods of forming the same | |
| US7579237B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN1992289A (zh) | 闪存器件及其制造方法 | |
| US7148109B2 (en) | Method for manufacturing flash memory device | |
| US20020179960A1 (en) | Semiconductor memory device having a floating gate and method of manufacturing the same | |
| US7049230B2 (en) | Method of forming a contact plug in a semiconductor device | |
| US7157371B2 (en) | Barrier layer and a method for suppressing diffusion processes during the production of semiconductor devices | |
| US20060258103A1 (en) | Methods of forming field effect transistors including floating gate field effect transistors | |
| US9236497B2 (en) | Methods for fabricating semiconductor device | |
| CN115643762A (zh) | 具有不同微结构沟道子区的微电子装置及相关方法和系统 | |
| US7785965B2 (en) | Dual storage node memory devices and methods for fabricating the same | |
| KR101002477B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| JP3058136B2 (ja) | 半導体容量素子及びその製造方法 | |
| CN1209811C (zh) | 一种降低快闪存储器随机位故障的方法 | |
| CN1921074A (zh) | 形成半导体存储器的电荷捕捉介电层的方法 | |
| JP2005516416A (ja) | 一つの処理ステップで異なる厚さの高品質酸化物層を形成するためのデバイス及び方法 | |
| CN1236487C (zh) | 一种降低快闪存储器随机位故障的方法 | |
| CN114121608A (zh) | 半导体结构及其形成方法、膜层沉积方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |