CN105529249A - 一种多晶硅制备方法 - Google Patents

一种多晶硅制备方法 Download PDF

Info

Publication number
CN105529249A
CN105529249A CN201610109836.4A CN201610109836A CN105529249A CN 105529249 A CN105529249 A CN 105529249A CN 201610109836 A CN201610109836 A CN 201610109836A CN 105529249 A CN105529249 A CN 105529249A
Authority
CN
China
Prior art keywords
polysilicon
sih
preparation
gas
polycrystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610109836.4A
Other languages
English (en)
Inventor
江润峰
孙勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610109836.4A priority Critical patent/CN105529249A/zh
Publication of CN105529249A publication Critical patent/CN105529249A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种多晶硅制备方法，通过在进行多晶硅沉积工艺时，向反应腔体中通入少量N2O作为掺杂气体，使N2O和作为工艺气体的SiH4反应产生SiO2，对多晶硅进行掺杂，而过量部分的SiH4会继续分解生成多晶硅；SiO2的存在抑制了沉积多晶硅过程中的晶粒异常生长，因此可降低多晶硅晶粒尺寸的大小、提高晶粒均匀度、改善表面平整度，从而消除了多晶硅颗粒产生的问题。

Description

一种多晶硅制备方法
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种可降低晶粒尺寸的多晶硅制备方法。
背景技术
硅材料按照晶向分类有三种类型，分别为：
1)单晶硅(SinglecrystalSilicon)：其晶格为有规律的简单重复形态；
2)多晶硅(PolycrystalSilicon)：其由不同的晶粒组成，各晶粒内部的晶格呈有规律的简单重复形态；
3)不定性硅(AmorphousSilicon)：其晶格为自由分布形态。
其中，多晶硅材料在集成电路中得到了广泛应用，其可被用作晶体管栅电极(transistorgateelectrode)、电路互联(interconnectionIncircuits)、电阻器(resistor)等。
随着集成电路不断向高集成度和低线宽方向发展，对多晶硅材料的要求也越来越严格。例如，要求多晶硅有高的表面平整度、好的填充吸附能力、均匀的晶粒大小等优良特性。
在制备多晶硅的工艺过程中，选择合适的温度和压力虽然在一定程度上可以改善多晶硅的晶粒大小、表面平整度等，但都不能有效地降低多晶硅的晶粒大小、晶粒均匀度、表面平整度。而通过优化工艺条件也仅能使多晶硅的晶粒大小、晶粒均匀度、表面平整度得到稍微改善。这些都没有能够完全解决问题。
此外，在沉积多晶硅的过程中，由于晶粒的异常生长将产生多晶硅的颗粒，这种颗粒是在多晶硅的沉积过程中产生的晶粒异常生长的产物。异常的晶粒生长在光刻中会导致在颗粒点出现光刻胶涂敷异常，从而会在刻蚀过程中导致多晶硅图形线条出现异常的刻蚀，而产生linebroken(断线)。
因此，如何消除在沉积多晶硅过程中由于晶粒的异常生长而产生多晶硅颗粒的问题，对良率提升具有重要意义。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种多晶硅制备方法，可有效抑制沉积多晶硅过程中的晶粒异常生长现象，消除多晶硅颗粒产生的问题。
为实现上述目的，本发明的技术方案如下：
一种多晶硅制备方法，包括：
提供一衬底，将所述衬底放入反应腔体中，通入过量的SiH4作为工艺气体，在所述衬底上沉积形成多晶硅；其中，在沉积过程中，还通入少量的N2O作为掺杂气体，利用N2O与过量部分的SiH4反应生成的SiO2，对多晶硅进行掺杂，以抑制多晶硅晶粒的异常生长。
优选地，多晶硅沉积过程包括以下阶段：
预沉积阶段：其为SiH4通入初期时的多晶硅形核阶段；
沉积阶段：其为多晶硅形核后的生长阶段；
其中，在沉积阶段通入N2O气体。
优选地，在预沉积阶段和沉积阶段都通入N2O气体。
优选地，所述反应腔体采用炉管，并在炉管内采用低压化学气相沉积工艺沉积形成多晶硅。
优选地，沉积温度为500-650℃，压力为0.2-1Torr。
优选地，SiH4的通入流量为100-2000sccm。
优选地，N2O的含量为反应腔体中气体总量的1％以下。
优选地，N2O的含量为0.1-0.5％。
优选地，在通入SiH4之前，先通入N2进行清扫。
优选地，N2的通入流量为10-20slm。
从上述技术方案可以看出，本发明通过在进行多晶硅沉积工艺时，向反应腔体中通入少量N2O作为掺杂气体，使N2O和作为工艺气体的SiH4反应产生SiO2，对多晶硅进行掺杂，而过量部分的SiH4会继续分解生成多晶硅；SiO2的存在抑制了沉积多晶硅过程中的晶粒异常生长，因此可降低多晶硅晶粒尺寸的大小、提高晶粒均匀度、改善表面平整度，从而消除了多晶硅颗粒产生的问题。
附图说明
图1是本发明一较佳实施例中根据本发明的一种多晶硅制备方法形成的多晶硅工艺结构示意图；
图2是一种多晶硅薄膜的生长厚度和时间关系图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一较佳实施例中根据本发明的一种多晶硅制备方法形成的多晶硅工艺结构示意图。如图1所示，本发明的一种多晶硅制备方法，包括：
提供一衬底，将所述衬底放入反应腔体中，通入过量的SiH4作为工艺气体，在所述衬底上沉积形成多晶硅；其中，在沉积过程中，还通入少量的N2O作为掺杂气体，利用N2O与过量部分的SiH4反应生成的SiO2，对多晶硅进行掺杂，以抑制多晶硅晶粒的异常生长。
本发明中的衬底可采用各种常规的半导体硅片衬底，并可用于采用CMOS工艺制作CMOS器件。例如，可在半导体硅片衬底100中先形成有源区、STI以及源漏结构等(图略)，接着，在半导体硅片衬底100上沉积形成栅氧层200；然后，在栅氧层200上继续沉积形成本发明的多晶硅层300。
作为一优选的实施方式，反应腔体可采用炉管形式，并在炉管内采用低压化学气相沉积工艺来沉积形成多晶硅。本发明不限于此。
多晶硅形成的反应机理为：通入的SiH4首先吸附在硅片表面，然后，吸附的SiH4分解，反应式如下：
SiH4→SiH2+H2；
然后，SiH2将进一步分解，反应式如下：
SiH2→Si+H2；
合并的反应式即：
SiH4→Si+2H2。
上述反应中，SiH4在Si表面的吸附很慢，这限制了整个反应速度。多晶硅沉积过程通常包括预沉积和沉积两个阶段。其中，预沉积阶段为SiH4通入初期时的多晶硅形核阶段；沉积阶段为多晶硅形核后的生长阶段。
请参阅图2，图2是一种多晶硅薄膜的生长厚度和时间关系图；图中横坐标代表沉积时间(DepositionTime)，纵坐标代表沉积厚度(THK)。如图2所示，前两分钟处于多晶硅形核阶段，即预沉积阶段，此时还没有明显生成多晶硅层；两分钟后，多晶硅形核完成，进入沉积阶段，薄膜厚度即按照线性生长，如图中的斜线所示。其通常的生长速率为1-25nm/min。
作为一优选的实施方式，上述工艺中，沉积多晶硅薄膜时的工艺温度可为500-650℃，反应腔体中的压力可为0.2-1Torr。当反应温度小于500℃时，多晶硅因生长速率太慢而不能用于实际生产；而当温度大于650℃时，多晶硅表面平整度又过于粗糙。因此，本发明进一步优选的工艺温度可为600-650℃的相对高温，最佳为620℃。
作为一可选的实施方式，上述工艺中，可以选择在多晶硅的沉积阶段通入N2O气体，而在预沉积阶段不通入N2O气体；如为了使掺杂更加均匀，也可以选择在多晶硅的预沉积阶段和沉积阶段都通入N2O气体。在SiH4中加入少量的N2O气体，相当于对其进行了稀释。
本发明通过采用在炉管中通入稀释N2O气体的办法，使生成的SiO2400掺杂在多晶硅300中，来抑制多晶硅晶粒的异常生长。通过在高温下使SiH4特气和少量N2O特气同时进入反应腔体的方法，使少量N2O和SiH4特气反应产生SiO2，而过量部分的SiH4会继续分解生成多晶硅。
上述掺杂过程的主反应为：
SiH4→Si+2H2；
次反应为：
SiH4(过量)+N2O(少量)→SiO2(少量)+Si+H2+N2。
如图1所示，SiO2400掺杂在多晶硅300中，SiO2的存在抑制了沉积多晶硅过程中的晶粒异常生长，可降低晶粒尺寸的大小、提高晶粒均匀度、改善表面平整度。其中，N2O的含量应控制在炉管中气体总量的1％以下，以防止过多的SiO2生成。N2O的含量优选为炉管中气体总量的0.1-0.5％。
作为一优选的实施方式，上述工艺中，SiH4的通入流量可为100-2000sccm，据此可确定N2O的含量。
此外，在工艺开始前、即通入SiH4之前，还可先通入N2对炉管进行清扫(purge)，防止杂质对掺杂过程的影响。N2的通入流量优选为10-20slm。
在掺杂后的多晶硅层形成后，即可按照CMOS工艺继续制作CMOS器件的其他结构，例如通过光刻及刻蚀形成多晶硅栅极和侧墙、进行源漏注入以及制备电极引出、金属互连结构等。本例不再赘述。
综上所述，本发明通过在进行多晶硅沉积工艺时，向反应腔体中通入少量N2O作为掺杂气体，使N2O和作为工艺气体的SiH4反应产生SiO2，对多晶硅进行掺杂，而过量部分的SiH4会继续分解生成多晶硅；SiO2的存在抑制了沉积多晶硅过程中的晶粒异常生长，因此可降低多晶硅晶粒尺寸的大小、提高晶粒均匀度、改善表面平整度，从而消除了多晶硅颗粒产生的问题。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种多晶硅制备方法，其特征在于，包括：
提供一衬底，将所述衬底放入反应腔体中，通入过量的SiH4作为工艺气体，在所述衬底上沉积形成多晶硅；其中，在沉积过程中，还通入少量的N2O作为掺杂气体，利用N2O与过量部分的SiH4反应生成的SiO2，对多晶硅进行掺杂，以抑制多晶硅晶粒的异常生长。
2.根据权利要求1所述的多晶硅制备方法，其特征在于，多晶硅沉积过程包括以下阶段：
预沉积阶段：其为SiH4通入初期时的多晶硅形核阶段；
沉积阶段：其为多晶硅形核后的生长阶段；
其中，在沉积阶段通入N2O气体。
3.根据权利要求2所述的多晶硅制备方法，其特征在于，在预沉积阶段和沉积阶段都通入N2O气体。
4.根据权利要求1所述的多晶硅制备方法，其特征在于，所述反应腔体采用炉管，并在炉管内采用低压化学气相沉积工艺沉积形成多晶硅。
5.根据权利要求4所述的多晶硅制备方法，其特征在于，沉积温度为500-650℃，压力为0.2-1Torr。
6.根据权利要求1-5任意一项所述的多晶硅制备方法，其特征在于，SiH4的通入流量为100-2000sccm。
7.根据权利要求1-5任意一项所述的多晶硅制备方法，其特征在于，N2O的含量为反应腔体中气体总量的1％以下。
8.根据权利要求7所述的多晶硅制备方法，其特征在于，N2O的含量为0.1-0.5％。
9.根据权利要求1-5任意一项所述的多晶硅制备方法，其特征在于，在通入SiH4之前，先通入N2进行清扫。
10.根据权利要求9所述的多晶硅制备方法，其特征在于，N2的通入流量为10-20slm。
CN201610109836.4A 2016-02-29 2016-02-29 一种多晶硅制备方法 Pending CN105529249A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610109836.4A CN105529249A (zh) 2016-02-29 2016-02-29 一种多晶硅制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610109836.4A CN105529249A (zh) 2016-02-29 2016-02-29 一种多晶硅制备方法

Publications (1)

Publication Number Publication Date
CN105529249A true CN105529249A (zh) 2016-04-27

Family

ID=55771397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610109836.4A Pending CN105529249A (zh) 2016-02-29 2016-02-29 一种多晶硅制备方法

Country Status (1)

Country Link
CN (1) CN105529249A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108149216A (zh) * 2017-12-07 2018-06-12 上海申和热磁电子有限公司 一种改善低压化学气相淀积多晶硅薄膜质量的方法
WO2018141088A1 (en) * 2017-02-03 2018-08-09 Applied Materials, Inc. Plasma abatement of nitrous oxide from semiconductor process effluents
CN109004203A (zh) * 2018-08-02 2018-12-14 内蒙古三信实业有限公司 一种硅碳复合负极材料及其制备方法
CN110875171A (zh) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 多晶硅功能层的制备方法
CN111048416A (zh) * 2019-12-25 2020-04-21 上海华力微电子有限公司 多晶硅薄膜的沉积方法
CN111834207A (zh) * 2019-04-22 2020-10-27 上海新微技术研发中心有限公司 一种沉积多晶硅薄膜的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098671A1 (en) * 2000-12-29 2002-07-25 Cheong Woo Seock Method of forming silicon-germanium film
CN101307488A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 多晶硅薄膜的制备方法
CN101364538A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 栅层形成方法
CN102017086A (zh) * 2008-05-02 2011-04-13 株式会社Eugene科技 用于沉积具有超细晶粒的多晶硅薄膜的方法
CN102347238A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 制作具有p型多晶硅栅的半导体器件结构的方法
CN103320855A (zh) * 2013-05-27 2013-09-25 上海宏力半导体制造有限公司 多晶硅薄膜层淀积方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098671A1 (en) * 2000-12-29 2002-07-25 Cheong Woo Seock Method of forming silicon-germanium film
CN101307488A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 多晶硅薄膜的制备方法
CN101364538A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 栅层形成方法
CN102017086A (zh) * 2008-05-02 2011-04-13 株式会社Eugene科技 用于沉积具有超细晶粒的多晶硅薄膜的方法
CN102347238A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 制作具有p型多晶硅栅的半导体器件结构的方法
CN103320855A (zh) * 2013-05-27 2013-09-25 上海宏力半导体制造有限公司 多晶硅薄膜层淀积方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018141088A1 (en) * 2017-02-03 2018-08-09 Applied Materials, Inc. Plasma abatement of nitrous oxide from semiconductor process effluents
CN110214046A (zh) * 2017-02-03 2019-09-06 应用材料公司 来自半导体工艺流出物的一氧化二氮的等离子体减量
CN108149216A (zh) * 2017-12-07 2018-06-12 上海申和热磁电子有限公司 一种改善低压化学气相淀积多晶硅薄膜质量的方法
CN109004203A (zh) * 2018-08-02 2018-12-14 内蒙古三信实业有限公司 一种硅碳复合负极材料及其制备方法
CN110875171A (zh) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 多晶硅功能层的制备方法
CN111834207A (zh) * 2019-04-22 2020-10-27 上海新微技术研发中心有限公司 一种沉积多晶硅薄膜的方法
CN111048416A (zh) * 2019-12-25 2020-04-21 上海华力微电子有限公司 多晶硅薄膜的沉积方法

Similar Documents

Publication Publication Date Title
CN105529249A (zh) 一种多晶硅制备方法
TW495884B (en) Manufacture method of semiconductor device and semiconductor manufacture apparatus
JP2002057115A (ja) 選択的エピタキシャル成長方法
CN103579006B (zh) 具有垂直栅极的半导体元件及其制造方法
CN110120343A (zh) 氮化硅膜和半导体器件的制造方法
CN101307488B (zh) 多晶硅薄膜的制备方法
CN104250726B (zh) 石英管的防护方法
CN101447472B (zh) 刻蚀停止层、双镶嵌结构及其形成方法
CN103177971B (zh) Nmos器件及其制备方法
CN104091780A (zh) 自对准sti的形成方法
CN104217940A (zh) 多晶硅薄膜的制备方法
CN110164756A (zh) 一种多晶硅薄膜的制备方法
CN101577221B (zh) 多晶硅薄膜及多晶硅栅极的形成方法
CN103715067A (zh) 一种提高成膜均匀性的方法
TW201833996A (zh) 在鰭式場效電晶體(finfet)裝置上形成共形磊晶半導體覆層材料之方法
CN104465518B (zh) 栅极制作方法
CN106783803B (zh) 一种减少光刻标记图形损失的方法和半导体结构
US20060148139A1 (en) Selective second gate oxide growth
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
TWI711728B (zh) 形成晶格結構的方法
CN109300781A (zh) Ono膜层的制造方法
CN104465346B (zh) 形成栅极的方法
CN111146077A (zh) 一种改善薄膜缺陷的方法
TWI223332B (en) Method of forming a polysilicon layer comprising microcrystalline grains
CN113046731B (zh) 化学气相沉积方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160427