TWI711728B - 形成晶格結構的方法 - Google Patents
形成晶格結構的方法 Download PDFInfo
- Publication number
- TWI711728B TWI711728B TW105127624A TW105127624A TWI711728B TW I711728 B TWI711728 B TW I711728B TW 105127624 A TW105127624 A TW 105127624A TW 105127624 A TW105127624 A TW 105127624A TW I711728 B TWI711728 B TW I711728B
- Authority
- TW
- Taiwan
- Prior art keywords
- lattice
- growth step
- method described
- lattice growth
- flow rate
- Prior art date
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
本發明提供一種形成晶格結構的方法,包含:首先,提供一基底,接著進行一晶格成長步驟,以於該基底上形成一單層晶格結構,其中該晶格成長步驟又包含:進行一預晶格成長步驟,包含通入一反應氣體至一反應室內,以形成複數個晶核於基底上,以及進行一主要晶格成長步驟,包含調整通入該反應室內的該反應氣體之流量,以使該些晶核進行成長。
Description
本發明係有關於半導體製程領域,尤其是一種製作具有較大晶格結構的多晶矽薄膜之方法。
作為半導體閘極的多晶矽薄膜通常採用氣體沉積的方法製備。製備方法一般是通過通爐管將矽烷氣體(SiH4)輸入沉積裝置的反應室內,在一定的溫度條件下,將矽烷氣體分解沉積在半導體沉積表面形成多晶矽薄膜。
通過改善作為閘極的多晶矽薄膜的製備條件,改變多晶矽薄膜的排列方式,皆有可能影響元件的品質。但是,現有的多晶矽薄膜生產過程較為固定,因此改變製程等條件有可能會產生較高的成本,或是使得整體製程的複雜度增加。
本發明提供一種形成晶格結構的方法,包含:首先,提供一基底,接著進行一晶格成長步驟,以於該基底上形成一單層晶格結構,其中該晶格成長步驟又包含:進行一預晶格成長步驟,包含通入一反應氣體至一反應室內,以形成複數個晶核於基底上,以及進行一主要晶格成長步驟,包含調整通入該反應室內的該反應氣體之流量,以使該些晶核進行成長。
本發明的特徵在於,在主要晶格成長步驟之前,先以調整氣體流量的方式額外進行一預晶格成長步驟,生成的晶核數目較少,以增大各個晶核的成長空間,也增加最終所生成多晶矽的晶格結構尺寸。本發明並未使用額外的材料(例如其他的通入氣體),或是額外增加其他明顯具有不同條件參數的步驟,例如以不同氣體、不同的環境條件之下,進行多次重複的沉積步驟等。增大多晶矽的晶格結構尺寸,有助於減少凸起缺陷、磷離子擴散等問題,並且提高良率。
S1、S3、S5-1、S5-2、S7:步驟
第1圖表示本發明提供的多晶矽薄膜的製備方法的流程圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明,下文特列舉本發明之較佳實施例,並配合所附圖式,詳細說明本發明的構成內容及所欲達成之功效。
為了方便說明,本發明之各圖式僅為示意以更容易了解本發明,其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係,在本領域之人皆應能理解其係指物件之相對位置而言,因此皆可以翻轉而呈現相同之構件,此皆應同屬本說明書所揭露之範圍,在此容先敘明。
申請人發現在半導體元件中,多晶矽薄膜之晶格尺寸大小,將會影
響到整體元件的效能。較大的晶格尺寸,較能降低一些製程上常見的缺失,例如所生成的多晶矽薄膜較不易產生凸起缺陷(pimple defect),或是在NMOS與PMOS的交界處,所摻雜的磷離子也比較不易穿過介面而影響電性。當上述問題產生時將會有可能影響整體的製程良率。
本發明提供一種多晶矽薄膜的製備方法,該製備方法可以在不改變製程所需要的材料,也不需要額外增加其他不同參數的步驟的情況下,僅利用現有步驟與材料,而達到增大晶體結構尺寸效果。本發明的多晶矽薄膜的製備方法至少包括如下步驟:
首先,請參考第1圖,其表示本發明提供的多晶矽薄膜的製備方法的流程圖。如第1圖所示,包含有步驟S1:提供一基底,將基底置入一沉積裝置中,所述的基底例如為一矽晶圓。其中所述的沉積裝置中為提供製備多晶矽薄膜的沉積裝置,該裝置包括進行沉積反應的反應室及輸送反應氣體的管道。因此確切來說,基底應該置入於反應室中,而反應室與管道連接,管道則通過開關閥門控制反應氣體的輸入,在本實施方式中,所述反應氣體通常是指矽烷氣體(SiH4)。另外該沉積裝置中還包括控制反應氣體流量的流量控制模組,在該流量控制模組中可以設置反應氣體的流量增長速度和閥門開啟的時間等條件。本發明的其中一實施例中,預計在基底表面形成多晶矽層,多晶矽層又可作為閘極結構的材料,因此可以先在基底表面形成一閘極介電層或是一高介電常數層(high-k layer),以在後續的步驟中形成多晶矽層於閘極介電層或是高介電常數層上。
接下來,如步驟S3所示,調整反應室內的溫度與壓力。一般來說,製作多晶矽薄膜的過程中,壓力約調整至260至290托耳(Torr),較佳為275托耳,但不限於此。而溫度約在攝氏690度至攝氏730度之間,本實施例中,藉由
緩慢升溫至大約攝氏710度左右,但不限於此。溫度與壓力的數值可以依照實際製程需要而調整。
再來,如步驟S5-1與步驟S5-2所示,進行沉積步驟,也就是所謂生成多晶矽薄膜中的晶格成長步驟。值得注意的是本發明的沉積步驟同樣是通入矽烷氣體(SiH4)至反應室中。但是卻分為兩部分,第一部份如步驟S5-1所示,進行一預晶格成長步驟S5-1,步驟包含:通入矽烷氣體至反應室中,其中通入氣體的流量大約介於23sccm(每分鐘標準毫升)至27sccm之間,較佳為25sccm左右,而時間僅有1秒。值得注意的是,此處所通入的氣體流量較一般沉積多晶矽步驟時所通入的流量低(一般沉積多晶矽步驟時所通入的流量大約為90sccm以上),在正式的沉積步驟(也就是後續所述的主要晶格成長步驟)進行之前,先以一較低流量、且時間足夠短(僅有1秒)的預晶格成長步驟通入矽烷氣體,可以控制所生成的多晶矽晶核的數量,使之數量比起正常的流量,約90sccm之下所生成的晶核數較為減少。也就是說,在以較低流量通入矽烷氣體的時候,其產生的多晶矽晶核的數量較少,而晶核的數量減少,也就意味著後續每一個晶核與相鄰的其他晶核之間具有更大的空間,有利於晶核的成長,而生成尺寸更大的晶格結構。
接下來在仍通入矽烷氣體的情況下,進行步驟S5-2,也就是進行一主要晶格成長步驟,調整通入氣體的流量,瞬間提升通入氣體的流量至大約介於87sccm(每分鐘標準毫升)至97sccm之間,較佳為92sccm,時間持續約38-42秒,使上述已經生成數量較少的晶格成長。其中此處藉由控制模組調整氣體流量,使其在進行步驟S5-2的開始瞬間即達到高流量(例如92sccm),且之後的時間均維持在穩定的高流量,因此此處氣體流量的提升並非漸進地提升,而是瞬
間達到高流量後即維持穩定。本發明的步驟S5-1與步驟S5-2可以視為同一晶格成長步驟,只是其氣體流量參數不同。但是在兩步驟之間並未使用其他氣體或是改變除了流量以外的其他外在條件(例如溫度或壓力等,也沒有增加或減少通入氣體)。根據申請人的實驗結果,若省略上述步驟S5-1,而僅進行步驟S5-2的話,所生成的多晶矽結構,其每一個晶格的尺寸大約為116埃(angstroms),然而如果先進行步驟S5-1,接著才進行步驟S5-2的話,所生成的多晶矽結構,其每一個晶格的尺寸可以提升至119埃(angstroms)以上。即使結果看似僅有小幅度的成長,但是根據申請人實驗,在晶格尺寸成長之後,產生凸起缺陷(pimple defect)的比率下降了約19%。且良率也增加了約0.7%。在此值得一提的是,本發明良率增加的比率雖然不大,但是本製程(製作多晶矽薄膜)之中原先的良率就已經相當高,大約在97%以上。因此增加良率約0.7%,代表本發明的提供製程的不良率大幅度被降低,也就是說本發明的良率更靠近100%。
本發明中,預晶格成長步驟S5-1的時間之所以選擇1秒,而非更短或是更長的時間,其原因在於若選擇的時間更短(小於1秒),由於透過控制模組操作開關閥門,以改變氣體流量的過程本身也需要時間(約0.5秒),因此若時間更短,該步驟將難以在整體製程中起到改變的作用。而時間如果拉長,根據申請人的實驗,可能會使得各個已經生成的晶核成長,但如此一來,後續再繼續進行步驟S5-2時,將會在已經部份成長的晶格結構上,再額外成長其它不同的晶格結構,造成最後多晶矽會具有兩層(或是多層)不同尺寸的晶格結構。而本發明目前步驟S5-1僅有1秒的預晶格成長步驟,時間較短而並不至於使得晶核成長,因此最終多晶矽僅會包含有一單層的晶格結構。
之後,如步驟S7所示,進行清洗步驟,將多晶矽薄膜上所殘留的雜質去除。清洗步驟例如浸泡於硫酸與雙氧水中等步驟,此步驟與習知製作多晶矽薄膜後的清洗步驟大致相同,在此不另外贅述。而生成的多晶矽薄膜,可以應用於其他半導體元件的製作,例如製作為電晶體中的閘極等,後續的製作步驟不屬於本發明的特徵範圍內,因此不多加贅述。
本發明的特徵在於,在主要晶格成長步驟之前,先以調整氣體流量的方式額外進行一預晶格成長步驟,生成的晶核數目較少,以增大各個晶核的成長空間,也增加最終所生成多晶矽的晶格結構尺寸。本發明並未使用額外的材料(例如通入其他的氣體),也沒有額外增加其他明顯具有不同條件參數的步驟,例如以不同氣體、不同的環境條件之下,進行多次重複的沉積步驟等,即可增大多晶矽的晶格結構尺寸,有助於減少凸起缺陷、磷離子擴散等問題,並且提高良率。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
S1、S3、S5-1、S5-2、S7:步驟
Claims (9)
- 一種形成晶格結構的方法,包含:提供一基底;進行一晶格成長步驟,以於該基底上形成一單層晶格結構,其中該晶格成長步驟包含:進行一預晶格成長步驟,包含通入一反應氣體至一反應室內,以形成複數個晶核於基底上,其中該預晶格成長步驟的進行時間為1秒;進行一主要晶格成長步驟,包含調整通入該反應室內的該反應氣體之流量,以使該些晶核進行成長。
- 如申請專利範圍第1項所述的方法,其中該主要晶格成長步驟的進行時間介於38至42秒。
- 如申請專利範圍第1項所述的方法,其中在該晶格成長步驟之前,先對該反應室進行一加熱步驟。
- 如申請專利範圍第3項所述的方法,其中該加熱步驟的溫度介於690℃至730℃之間。
- 如申請專利範圍第1項所述的方法,其中進行該晶格成長步驟時,該反應室內的壓力介於260托耳(torr)至290托耳(torr)之間。
- 如申請專利範圍第1項所述的方法,其中該反應氣體包含矽烷(SiH4)。
- 如申請專利範圍第1項所述的方法,其中該預晶格成長步驟中,通入該反應氣體的流量介於23sccm(每分鐘標準毫升)至27sccm。
- 如申請專利範圍第1項所述的方法,其中該主要晶格成長步驟中,通入該反應氣體的流量介於87sccm至97sccm。
- 如申請專利範圍第1項所述的方法,其中該主要晶格成長步驟進行後,各該成長後的晶核的一尺寸皆大於119埃(angstroms)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105127624A TWI711728B (zh) | 2016-08-29 | 2016-08-29 | 形成晶格結構的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105127624A TWI711728B (zh) | 2016-08-29 | 2016-08-29 | 形成晶格結構的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201807270A TW201807270A (zh) | 2018-03-01 |
TWI711728B true TWI711728B (zh) | 2020-12-01 |
Family
ID=62189604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105127624A TWI711728B (zh) | 2016-08-29 | 2016-08-29 | 形成晶格結構的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI711728B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111048416A (zh) * | 2019-12-25 | 2020-04-21 | 上海华力微电子有限公司 | 多晶硅薄膜的沉积方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5385863A (en) * | 1991-06-21 | 1995-01-31 | Nec Corporation | Method of manufacturing polysilicon film including recrystallization of an amorphous film |
US6808986B2 (en) * | 2002-08-30 | 2004-10-26 | Freescale Semiconductor, Inc. | Method of forming nanocrystals in a memory device |
TWI231532B (en) * | 2003-05-07 | 2005-04-21 | Taiwan Semiconductor Mfg | Method for enhancing the speed of semiconductor device |
CN105097458A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅薄膜的沉积方法 |
-
2016
- 2016-08-29 TW TW105127624A patent/TWI711728B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5385863A (en) * | 1991-06-21 | 1995-01-31 | Nec Corporation | Method of manufacturing polysilicon film including recrystallization of an amorphous film |
US6808986B2 (en) * | 2002-08-30 | 2004-10-26 | Freescale Semiconductor, Inc. | Method of forming nanocrystals in a memory device |
TWI231532B (en) * | 2003-05-07 | 2005-04-21 | Taiwan Semiconductor Mfg | Method for enhancing the speed of semiconductor device |
CN105097458A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅薄膜的沉积方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201807270A (zh) | 2018-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106158722A (zh) | 水平全环栅和FinFET器件隔离 | |
TW201417149A (zh) | 磊晶晶圓 | |
CN105529249A (zh) | 一种多晶硅制备方法 | |
CN101675508A (zh) | 用于在晶体管中形成含硅/锗的漏极/源极区域以减少硅/锗损失的方法 | |
JP5018473B2 (ja) | 半導体装置の製造方法 | |
DE102008049723B4 (de) | Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit | |
TWI711728B (zh) | 形成晶格結構的方法 | |
JP4519947B2 (ja) | Si層凝集抑制方法、半導体装置の製造方法及び真空処理装置 | |
US20240186142A1 (en) | Photolithography Methods and Resulting Structures | |
US9773670B2 (en) | Method of preparation of III-V compound layer on large area Si insulating substrate | |
US7557010B2 (en) | Method to improve writer leakage in a SiGe bipolar device | |
DE102013210625A1 (de) | Übertragung von kompressiver Verspannung in einem Zwischenschichtdielektrikum einer Halbleitervorrichtung durch Bereitstellen einer Zweischicht mit verbesserter Haftung und innerer Verspannung | |
JP4441109B2 (ja) | 半導体装置の製造方法 | |
TWI701769B (zh) | 具有矽鍺鰭片之半導體結構及其製造方法 | |
US9646830B2 (en) | Semiconductor structure and fabrication method thereof | |
TWI585861B (zh) | 具有磊晶成長之應力引發源極與汲極區之金氧半導體裝置的製造方法 | |
JP2002203809A (ja) | 半導体装置及びその製造方法 | |
US9343471B2 (en) | Embedded flash memory | |
US20060148139A1 (en) | Selective second gate oxide growth | |
JP6946989B2 (ja) | 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 | |
CN103839980B (zh) | 具有SiGeSn源漏的MOSFET及其形成方法 | |
JP2007036134A (ja) | 半導体ウェーハ及び半導体装置の製造方法 | |
KR20230109582A (ko) | 복수의 기판 상에 반도체 에피택셜 층의 에피택셜 스택을 형성하기 위한 방법 및 웨이퍼 처리 퍼니스 | |
DE102008053955A1 (de) | Verbesserung der Verspannungsübertragung in Transistoren durch eine späte Gaterekristallisierung | |
CN109920837A (zh) | 半导体器件及其形成方法 |