CN105097458A - 一种多晶硅薄膜的沉积方法 - Google Patents
一种多晶硅薄膜的沉积方法 Download PDFInfo
- Publication number
- CN105097458A CN105097458A CN201410163828.9A CN201410163828A CN105097458A CN 105097458 A CN105097458 A CN 105097458A CN 201410163828 A CN201410163828 A CN 201410163828A CN 105097458 A CN105097458 A CN 105097458A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- polysilicon layer
- layer
- present
- silicon seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
本发明提出了一种多晶硅薄膜的沉积方法,包括:提供衬底;在所述衬底上形成硅种子层;在所述硅种子层上沉积大晶粒多晶硅层;在所述大晶粒多晶硅层上沉积小晶粒多晶硅层。根据本发明的制造工艺沉积形成叠层多晶硅薄膜,能有效改善多晶硅薄膜特征尺寸均匀性,防止离子注入时沟道效应的产生,降低多晶硅耗尽效应,进而提高了器件的性能和良品率。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种多晶硅薄膜的沉积方法。
背景技术
多晶硅不仅可靠性高,不易熔断,还具有良好的Si-SiO2界面特性,其在被绝缘材料包围时漏电流很小,更重要的是多晶硅制造工艺简单,减少了器件的工艺层次,因此多晶硅是集成电路工艺中栅极和局部互连线的理想材料。一般通过化学气相沉积的方法形成多晶硅薄膜,具体地,可以通过低压化学气相沉积(LPCVD)的方法,在575℃-650℃温度下,分解硅烷在衬底上沉积多晶硅薄膜。传统的多晶硅薄膜的横截面表现为柱状结构,晶粒尺寸在500-700nm,而且非常粗糙,因此会对器件产生以下两方面影响:
一、柱状结构造成的影响
当多晶硅层进行离子植入时,很可能会产生沟道效应,离子可以轻松的穿过晶界在多晶硅层和介电层之间界面处积累。在随后的热处理过程中,掺杂剂会沿着晶界进一步扩散,到达更低的电位点,通常晶界和多晶硅层/介电层界面会导致串联电阻Rs不均匀,例如,磷在氧化物多晶硅层表面的堆积。所有以上问题最终会导致硼穿透和多晶硅耗尽。
二、表面粗糙度造成的影响
表面粗糙度影响后续制程中多晶硅的刻蚀和边缘粗糙度(LineEdgeRoughness,LER),导致阈值电压(Vt)不均匀。
目前,通过降低沉积压力和温度来降低多晶硅沉积的速度,这样可以产生很少的晶界和光滑的多晶硅表面,然后这种方法对多晶硅表面的改进效果很有限。
因此,急需一种新的制造方法,以克服现有技术中的不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明提出了一种多晶硅薄膜的沉积方法,包括下列步骤:提供衬底;在所述衬底上形成硅种子层;在所述硅种子层上沉积大晶粒多晶硅层;在所述大晶粒多晶硅层上沉积小晶粒多晶硅层。
进一步,在超高真空条件下,向反应腔内通入硅烷,形成所述硅种子层。
进一步,所述反应腔内压力为E-5torr~E-7torr。
进一步,通过增加反应气体的流量形成所述大晶粒多晶硅层。
进一步,所述反应气体为硅烷。
进一步,所述大晶粒多晶硅层的厚度为100~200埃。
进一步,通过逐渐增大反应腔内的压力,以形成所述小晶粒多晶硅层。
进一步,增大后的所述反应腔内的最终压力为2~5托。
综上所示,根据本发明的制造工艺沉积形成叠层多晶硅薄膜,能有效改善多晶硅薄膜特征尺寸(Criticaldimension,简称CD)均匀性,防止离子注入时沟道效应的产生,降低多晶硅耗尽效应,进而提高了器件的性能和良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为根据本发明示例性实施例的方法依次实施的工艺流程图;
图2为现有技术多晶硅薄膜结构与本发明实施例所形成多晶硅薄膜的结构的对比图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的制造工艺。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面将结合附图对本发明进行更详细的描述,其中标示了本发明的优选实施例,应该理解本领域技术人员可以进行修改在此描述的本发明,而仍然实现本发明的有利效果。
首先,执行步骤101,提供衬底,在衬底上形成硅种子层。
所述衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
采用化学气相沉积方法形成所述硅种子层,反应气体为硅烷(SiH4),反应腔内温度范围可为575℃-650℃摄氏度。向反应腔内通入微量的硅烷气体,此过程一直保持反应腔内为超高真空状态,作为一个实例,反应腔内压力为E-5torr~E-7torr,优选为E-6torr。由于此过程的反应速度非常慢,所以硅种子层的培养要保证足够长的反应时间,以使硅种子层在整个衬底表面以一个松散的方式分散开。
接着,执行步骤102,在所述硅种子层上沉积形成大晶粒多晶硅层。
通过增加反应气体的流量形成大晶粒多晶硅层,所述反应气体为硅烷。反应气体硅烷的流量范围可为100~200立方厘米/分钟(sccm),如150sccm;反应腔内的压力仍然保持在E-6Torr,此过程中,沉积的多晶硅晶粒尺寸比较大,控制沉积厚度为
接着,执行步骤103,在所述大晶粒多晶硅层上沉积形成小晶粒多晶硅层。
通过逐渐增大反应腔内的压力,以形成所述小晶粒多晶硅层。逐渐提高反应腔内的压力,达到一个较高的水平,即从E-6Torr提升到几托,增大后的所述反应腔内的最终压力为2~5托,随着压力的逐渐提高,反应粒子间的平均自由程(meanfreepath)缩短,这样生成的多晶硅薄膜的晶粒尺寸也会相应的变小,进行沉积直到多晶硅薄膜的厚度达到预定值。作为一个实例,多晶硅薄膜的厚度预定值为优选为
经过步骤101~103后,沉积形成了叠层式的多晶硅薄膜,如图2所示为现有技术多晶硅薄膜结构与本发明实施例所形成多晶硅薄膜的结构的对比图,其中左图为现有技术多晶硅薄膜结构,右图为本发明实施例所形成多晶硅薄膜的结构。由于所述多晶硅薄膜的晶粒尺寸小,所以表面光滑,特征尺寸均匀性好。所形成多晶硅薄膜为无定形态,晶粒尺寸小,有效抑制后续制程离子植入时沟道效应的产生。由于所形成多晶硅薄膜的晶界不是直线型的,而且不连续,所以掺杂剂不会轻易的扩散进入多晶硅栅极的表面,故可降低多晶硅耗尽效应。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种多晶硅薄膜的沉积方法,包括:
提供衬底;
在所述衬底上形成硅种子层;
在所述硅种子层上沉积大晶粒多晶硅层;
在所述大晶粒多晶硅层上沉积小晶粒多晶硅层。
2.根据权利要求1所述的方法,其特征在于,在超高真空条件下,向反应腔内通入硅烷,形成所述硅种子层。
3.根据权利要求2所述的方法,其特征在于,所述反应腔内压力为E-5torr~E-7torr。
4.根据权利要求1所述的方法,其特征在于,通过增加反应气体的流量形成所述大晶粒多晶硅层。
5.根据权利要求4所述的方法,其特征在于,所述反应气体为硅烷。
6.根据权利要求1所述的方法,其特征在于,所述大晶粒多晶硅层的厚度为100~200埃。
7.根据权利要求1所述的方法,其特征在于,通过逐渐增大反应腔内的压力,以形成所述小晶粒多晶硅层。
8.根据权利要求7所述的方法,其特征在于,增大后的所述反应腔内的最终压力为2~5托。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410163828.9A CN105097458A (zh) | 2014-04-22 | 2014-04-22 | 一种多晶硅薄膜的沉积方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410163828.9A CN105097458A (zh) | 2014-04-22 | 2014-04-22 | 一种多晶硅薄膜的沉积方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105097458A true CN105097458A (zh) | 2015-11-25 |
Family
ID=54577630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410163828.9A Pending CN105097458A (zh) | 2014-04-22 | 2014-04-22 | 一种多晶硅薄膜的沉积方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097458A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI711728B (zh) * | 2016-08-29 | 2020-12-01 | 聯華電子股份有限公司 | 形成晶格結構的方法 |
CN115012032A (zh) * | 2022-08-09 | 2022-09-06 | 广州粤芯半导体技术有限公司 | 多晶硅薄膜及其形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007064087A1 (en) * | 2005-11-30 | 2007-06-07 | Eugene Technology Co., Ltd. | Method of fabricating polycrystalline silicon thin film |
CN101211772A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅层的沉积方法 |
CN101477986A (zh) * | 2007-08-31 | 2009-07-08 | 三星电子株式会社 | 鳍式场效应晶体管及其制造方法 |
CN101577221A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 多晶硅薄膜及多晶硅栅极的形成方法 |
CN102412130A (zh) * | 2011-03-30 | 2012-04-11 | 上海华力微电子有限公司 | 利用栅多晶硅提高晶体管载流子迁移率的方法 |
-
2014
- 2014-04-22 CN CN201410163828.9A patent/CN105097458A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007064087A1 (en) * | 2005-11-30 | 2007-06-07 | Eugene Technology Co., Ltd. | Method of fabricating polycrystalline silicon thin film |
CN101211772A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅层的沉积方法 |
CN101477986A (zh) * | 2007-08-31 | 2009-07-08 | 三星电子株式会社 | 鳍式场效应晶体管及其制造方法 |
CN101577221A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 多晶硅薄膜及多晶硅栅极的形成方法 |
CN102412130A (zh) * | 2011-03-30 | 2012-04-11 | 上海华力微电子有限公司 | 利用栅多晶硅提高晶体管载流子迁移率的方法 |
Non-Patent Citations (1)
Title |
---|
杨恢东: ""非晶硅、微晶硅过渡区材料的PECVD法制备与特性研究"", 《第十届中国太阳能光伏会议论文集迎接光伏发电新时代 》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI711728B (zh) * | 2016-08-29 | 2020-12-01 | 聯華電子股份有限公司 | 形成晶格結構的方法 |
CN115012032A (zh) * | 2022-08-09 | 2022-09-06 | 广州粤芯半导体技术有限公司 | 多晶硅薄膜及其形成方法 |
CN115012032B (zh) * | 2022-08-09 | 2022-11-04 | 广州粤芯半导体技术有限公司 | 多晶硅薄膜及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105448990B (zh) | Ldmos晶体管及其形成方法 | |
CN104217953A (zh) | Pmos晶体管及其制作方法 | |
WO2009129391A2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
KR20050031455A (ko) | 나노결정 형성 방법 | |
CN105144391A (zh) | 金属氧化物tft稳定性改进 | |
CN104966720A (zh) | Tft基板结构及其制作方法 | |
CN103545364A (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
US9252213B2 (en) | Integrated circuits with a buried N layer and methods for producing such integrated circuits | |
CN103014656B (zh) | 硅化镍层形成方法及半导体器件形成方法 | |
CN108155231A (zh) | 绝缘栅双极晶体管及其栅极制作方法、ipm模块及空调器 | |
US9865702B2 (en) | Method for manufacturing laterally insulated-gate bipolar transistor | |
US20200111870A1 (en) | Epitaxial semiconductor material grown with enhanced local isotropy | |
CN105097458A (zh) | 一种多晶硅薄膜的沉积方法 | |
CN102468171A (zh) | 一种改善应力层应力作用的方法 | |
CN105870201A (zh) | Tft器件结构及其制作方法 | |
US20130026569A1 (en) | Methods and apparatus related to hot carrier injection reliability improvement | |
CN102655092B (zh) | 晶体管的制备方法 | |
CN103187269B (zh) | 晶体管的形成方法 | |
CN103545204B (zh) | Pmos晶体管的制作方法 | |
CN101807605B (zh) | 一种半导体器件及其制造方法 | |
CN105448723A (zh) | 半导体器件及其形成方法 | |
CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
CN102693905B (zh) | 闪存单元及其浮栅的形成方法 | |
CN105448678B (zh) | 一种半导体器件及其制作方法和电子装置 | |
CN100501971C (zh) | 提高高压栅氧化层均匀性的工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |