CN115012032B - 多晶硅薄膜及其形成方法 - Google Patents

多晶硅薄膜及其形成方法 Download PDF

Info

Publication number
CN115012032B
CN115012032B CN202210947274.6A CN202210947274A CN115012032B CN 115012032 B CN115012032 B CN 115012032B CN 202210947274 A CN202210947274 A CN 202210947274A CN 115012032 B CN115012032 B CN 115012032B
Authority
CN
China
Prior art keywords
cvd process
polysilicon
thin film
layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210947274.6A
Other languages
English (en)
Other versions
CN115012032A (zh
Inventor
谢博文
施剑华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210947274.6A priority Critical patent/CN115012032B/zh
Publication of CN115012032A publication Critical patent/CN115012032A/zh
Application granted granted Critical
Publication of CN115012032B publication Critical patent/CN115012032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种多晶硅薄膜及其形成方法，所述形成方法包括：执行第一CVD工艺以在基底上形成多晶硅种晶层，第一CVD工艺的气体压力小于0.4torr；执行第二CVD工艺形成多晶硅主体层，第二CVD工艺的气体压力大于第一CVD工艺的气体压力，且其气体流量小于第一CVD工艺的气体流量；执行第三CVD工艺形成多晶硅盖帽层，第三CVD工艺的气体压力小于第二CVD工艺的气体压力，且其气体流量大于第二CVD工艺的气体流量，以多晶硅种晶层、多晶硅主体层及多晶硅盖帽层构成多晶硅薄膜。本发明中，通过多晶硅种晶层、多晶硅主体层及多晶硅盖帽层以构成多晶硅薄膜，以降低多晶硅薄膜的表面粗糙度。

Description

多晶硅薄膜及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种多晶硅薄膜的形成方法。
背景技术
在半导体工艺制程中，多晶硅是一种常见的导电材料，其应用非常广泛。
以常见的采用LPCVD（低压化学气相沉积）工艺形成多晶硅薄膜为例，可采用硅烷作为硅源气体，0.5torr~1torr的气体压力及400sccm~600sccm的气体流量在基底上形成多晶硅薄膜。
但随着半导体工艺制程线宽的微缩，对多晶硅薄膜表面的粗糙度有了更高的要求，采用上述工艺所形成的多晶硅薄膜表面过于粗糙，例如该多晶硅薄膜的表面高度差可高达14nm，表面粗糙度Ra值可达1.79nm，该些表面粗糙的多晶硅薄膜将不利于工艺器件的成型，并影响器件的电学性能。
发明内容
本发明的目的在于提供一种多晶硅薄膜及其形成方法，用以降低多晶硅薄膜的表面粗糙度。
为解决上述技术问题，本发明提供的多晶硅薄膜的形成方法，采用气相沉积设备在基底上形成所述多晶硅薄膜，包括：
对置于所述气相沉积设备内的基底通入硅源气体，执行第一CVD工艺以在所述基底上形成多晶硅种晶层，所述第一CVD工艺的气体压力小于0.4torr；
执行第二CVD工艺以在所述多晶硅种晶层上形成多晶硅主体层，所述第二CVD工艺的气体压力大于所述第一CVD工艺的气体压力，且所述第二CVD工艺的气体流量小于所述第一CVD工艺的气体流量；以及，
执行第三CVD工艺以在所述多晶硅主体层上形成多晶硅盖帽层，所述第三CVD工艺的气体压力小于所述第二CVD工艺的气体压力，且所述第三CVD工艺的气体流量大于所述第二CVD工艺的气体流量，以所述多晶硅种晶层、所述多晶硅主体层及所述多晶硅盖帽层构成所述多晶硅薄膜。
可选的，所述多晶硅种晶层的厚度小于50埃。
可选的，所述多晶硅盖帽层的厚度小于50埃。
可选的，所述第一CVD工艺的工艺温度低于所述第二CVD工艺的工艺温度。
可选的，所述第三CVD工艺的工艺温度低于所述第二CVD工艺的工艺温度。
可选的，所述硅源气体包括硅烷。
可选的，所述第一CVD工艺的气体压力为0~0.15torr，所述第一CVD工艺的气体流量为800sccm~1000sccm。
可选的，所述第二CVD工艺的气体压力为0.4torr~1torr，所述第二CVD工艺的气体流量为400sccm~600sccm。
可选的，所述第三CVD工艺的气体压力为0~0.15torr，所述第三CVD工艺的气体流量为800sccm~1000sccm。
基于本发明的另一方面，本实施例还提供一种多晶硅薄膜，采用如上述的多晶硅薄膜的形成方法而形成。
综上所述，本发明提供的多晶硅薄膜及其形成方法，通过第一CVD工艺形成多晶硅种晶层、第二CVD工艺形成多晶硅主体层及第三CVD工艺形成多晶硅盖帽层以构成多晶硅薄膜，其中，第一CVD工艺的气体压力小于第二CVD工艺且小于0.4torr，并同时第一CVD工艺的气体流量大于第二CVD工艺，使硅源气体分子获得更大的平均自由程及流速，并在充裕的气体分子浓度下，可使硅源气体更均匀地吸附于基底的表面形成尺寸较为均匀的晶粒并以更为均匀的方式排布依次从基底往上层叠，以形成表面粗糙度较小的多晶硅种晶层，从而使得在其采用第二CVD工艺形成的多晶硅主体层具有较小的表面粗糙度，再采用与第一CVD工艺的基本原理类似的第三CVD工艺在多晶硅主体层上形成多晶硅盖帽层，从而使得所形成的多晶硅薄膜具有较低的表面粗糙度。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1为本申请实施例提供的多晶硅薄膜的形成方法的流程图。
图2a~图2c是本申请实施例提供的多晶硅薄膜的形成方法的相应步骤对应的结构示意图。
附图中：10-基底；20-多晶硅薄膜；21-多晶硅种晶层；22-多晶硅主体层；23—多晶硅盖帽层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图1为本申请实施例提供的多晶硅薄膜的形成方法的流程图。
如图1所示，本实施例提供的多晶硅薄膜的形成方法，包括：
S01：对置于所述气相沉积设备内的基底通入硅源气体，执行第一CVD工艺以在所述基底上形成多晶硅种晶层，所述第一CVD工艺的气体压力小于0.4torr；
S02：执行第二CVD工艺以在所述多晶硅种晶层上形成多晶硅主体层，所述第二CVD工艺的气体压力大于所述第一CVD工艺的气体压力，且所述第二CVD工艺的气体流量小于所述第一CVD工艺的气体流量；以及，
S03：执行第三CVD工艺以在所述多晶硅主体层上形成多晶硅盖帽层，所述第三CVD工艺的气体压力小于所述第二CVD工艺的气体压力，且所述第三CVD工艺的气体流量大于所述第二CVD工艺的气体流量，以所述多晶硅种晶层、所述多晶硅主体层及所述多晶硅盖帽层构成所述多晶硅薄膜。
图2a~图2c是本申请实施例提供的多晶硅薄膜的形成方法的相应步骤对应的结构示意图。接下来，将结合图2a~图2c对多晶硅薄膜的形成方法进行详细说明。
首先，请参照图2a，执行步骤S01，对置于气相沉积设备内的基底10通入硅源气体，执行第一CVD工艺以在基底10上形成多晶硅种晶层21，第一CVD工艺的气体压力小于0.4torr。
基底10可以是本领域技术人员所熟知的任意合适的基底10材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、玻璃、蓝宝石、陶瓷等。本实施例中基底10的材质以硅（晶圆）为例加以说明。
基底10上还可形成有与对应工艺段相匹配的膜层或结构（未示出）。在本实施例中以形成栅极多晶硅薄膜为例，基底10上的膜层可为栅介质层，栅介质层可包括氧化硅层。
本实施例中的气相沉积设备可为LPCVD设备，LPCVD设备包括多个腔室（Chamber），例如除气腔室、清洗腔室以及沉积腔室（工艺腔）。其中，除气腔室利用高温去除基底10中的水汽（除气处理），清洗腔室用于利用离子冲刷并去除基底10表面的颗粒，沉积腔室用于在基底10上形成多晶硅薄膜。当然，在基底10进入LPCVD设备前，也还可对基底10执行湿法清洗（例如RCA清洗）以去除有机物、金属杂质等污染物。
其中，在工艺腔内通入的硅源气体可为任意适合沉积多晶硅的气体，例如甲硅烷（硅烷）、乙硅烷或卤代硅烷（三氯硅烷）等。执行第一CVD工艺的步骤例如包括：将经过预处理的基底10置入工艺腔内，通过加热及抽真空等步骤使工艺腔内的工艺温度稳定至例如625℃~660℃，气体压力稳定至0.4torr以下，再通入流量较大的硅源气体从而在基底10的表面上形成多晶硅种晶层21。需要特别说明的是，相较于现有的LPCVD工艺的气体压力（例如大于0.4torr）和气体流量，第一CVD工艺中的气体压力更低（低于0.4torr），可使硅源气体分子的平均自由程更大，腔内气体流速加大，并在充裕（相对过量）的气体分子浓度下，可使硅源气体更均匀的吸附于基底10的表面形成尺寸较为均匀的晶粒并以更为均匀的方式排布依次从基底10往上层叠，从而表面粗糙度较小的多晶硅种晶层21。不难理解，采用较低气体压力的方式形成多晶硅种晶层21的生长速率相对较慢，在保证为后续多晶硅的生长提供较佳基础上，可尽量减少多晶硅种晶层21的厚度，以减少对制造效率还有利于提高生长速率。
优选的，还可使第一CVD工艺的工艺温度维持在工艺温度（625℃~660℃）的靠近下限范围，以使形成细晶粒的多晶硅种晶层21，从而进一步降低多晶硅种晶层21的表面粗糙度。
在本实施例中以硅源气体为硅烷为例，第一CVD工艺的气体压力可为0~0.15torr，气体流量为800sccm~1000sccm，工艺温度可为625℃~640℃，其中，第一CVD工艺的生长速率可为50埃~80埃/每分钟，所形成的多晶硅种晶层21的厚度小于50埃。
接着，请参照图2b，执行步骤S02，执行第二CVD工艺以在多晶硅种晶层21上形成多晶硅主体层22，第二CVD工艺的气体压力大于第一CVD工艺的气体压力，且第二CVD工艺的气体流量小于第一CVD工艺的气体流量。
采用第二CVD工艺在多晶硅种晶层21上形成厚度较厚的多晶硅主体层22，多晶硅主体层22的厚度可约占待形成的多晶硅薄膜厚度的95%~98%。为此，第二CVD工艺采用大于第一CVD工艺的气体压力，以减少工艺腔内硅源气体分子的平均自由程更大，使气体流速减少以加快硅源气体分子在多晶硅种晶层21表面的反应速率，从而提高多晶硅主体层22的生长速率。当然，在保证生长速率的前提下，可将第二CVD工艺的气体流量相对第一CVD工艺的气体流量降下来，以提高硅源气体的利用率。此外，还可将第二CVD工艺的工艺温度升至工艺温度（625℃~660℃）的上限，从而加快反应速率，提高多晶硅主体层22的形成速率。
特别的，由于多晶硅种晶层21具有较低的表面粗糙度，可为多晶硅主体层22提供一较佳的基础界面（底层基础），使得所形成的多晶硅主体层22相对于基底10上直接形成多晶硅主体层22的表面粗糙度更低。应理解，在第二CVD工艺的高速生长阶段，所形成的多晶硅主体层22的晶粒呈柱状结构，若多晶硅种晶层21的表面粗糙度较大，将被该多晶硅主体层22进一步放大，使在其上所形成的多晶硅主体层22的表面粗糙度显著恶化。
在本实施例中以硅源气体为硅烷为例，第二CVD工艺的气体压力可为0.4torr~1tor，气体流量为400sccm~600sccm，工艺温度可为640℃~660℃，其中，第二CVD工艺的生长速率可为100埃~200埃/每分钟，所形成的多晶硅种晶层21的厚度可为1500埃~3000埃。
接着，请参照图2c，执行步骤S03，执行第三CVD工艺以在多晶硅主体层22上形成多晶硅盖帽层23，第三CVD工艺的气体压力小于第二CVD工艺的气体压力，且第三CVD工艺的气体流量大于第二CVD工艺的气体流量，以多晶硅种晶层21、多晶硅主体层22及多晶硅盖帽层23构成多晶硅薄膜20。
采用第三CVD工艺在多晶硅主体层22上形成一较薄的多晶硅盖帽层23，该多晶硅盖帽层23具有较为均匀的晶粒尺寸且晶粒之间排列更为均匀，以使所形成的多晶硅盖帽层23具有较低的表面粗糙度，从而使得所构成的多晶硅薄膜20具有较小的表面粗糙度。其中，第三CVD工艺的基本原理和第一CVD工艺类似，包括第三CVD工艺的气体压力小于第二CVD工艺，第三CVD工艺的气体流量大于第二CVD工艺，第三CVD工艺的工艺温度低于第二CVD工艺的工艺温度，例如在工艺温度（625℃~660℃）的下限范围。在一具体实施例中，第三CVD工艺的气体压力为0~0.15torr，第三CVD工艺的气体流量为800sccm~1000sccm，所形成的多晶硅盖帽层23的厚度小于50埃，其所形成的多晶硅薄膜20的表面粗糙度Ra值可约为0.89nm，其显著低于直接在基底上形成多晶硅薄膜的表面粗糙度Ra值（例如1.79nm）。当然，也可在基于上述基本原理下，适当调整第三CVD工艺的工艺参数，以满足其他需求。
此外，需要说明的是，采用本实施例中的方法所形成多晶硅薄膜，不仅具有较低的表面粗糙度，还可基本保证与现有大致相同的生长速率，不至于影响生产效率。在一些实施例中，还可采用在第二CVD工艺阶段适当较少考量其表面粗糙度的工艺参数，以提高形成速率，例如将气体压力进一步增大和/或工艺温度进一步提高，以实现略微牺牲其排布均匀性的方式提高形成速率，但由于第一CVD工艺和第三CVD工艺的额外效果，还是可以使所形成的多晶硅薄膜的表面粗糙度在整体上实现一定程度的提升。
本实施例还提供一种多晶硅薄膜，该多晶硅薄膜形成于一基底上，且该多晶硅薄膜采用如上述的多晶硅薄膜的形成方法形成，其包括位于基底上的多晶硅种晶层、位于多晶硅种晶层上的多晶硅层主体层以及微阅读多晶硅主体层上多晶硅盖帽层。
综上所述，本发明提供的多晶硅薄膜及其形成方法，通过第一CVD工艺形成多晶硅种晶层、第二CVD工艺形成多晶硅主体层及第三CVD工艺形成多晶硅盖帽层以构成多晶硅薄膜，其中，第一CVD工艺的气体压力小于第二CVD工艺且小于0.4torr，并同时第一CVD工艺的气体流量大于第二CVD工艺，使硅源气体分子获得更大的平均自由程及流速，并在充裕的气体分子浓度下，可使硅源气体更均匀地吸附于基底的表面形成尺寸较为均匀的晶粒并以更为均匀的方式排布依次从基底往上层叠，以形成表面粗糙度较小的多晶硅种晶层，从而使得在其采用第二CVD工艺形成的多晶硅主体层具有较小的表面粗糙度，再采用与第一CVD工艺的基本原理类似的第三CVD工艺在多晶硅主体层上形成多晶硅盖帽层，从而使得所形成的多晶硅薄膜具有较低的表面粗糙度。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种多晶硅薄膜的形成方法，采用气相沉积设备在基底上形成所述多晶硅薄膜，其特征在于，包括：
对置于所述气相沉积设备内的基底通入硅源气体，执行第一CVD工艺以在所述基底上形成多晶硅种晶层，所述第一CVD工艺的气体压力小于0.4torr，所述多晶硅种晶层的厚度小于50埃；
执行第二CVD工艺以在所述多晶硅种晶层上形成多晶硅主体层，所述第二CVD工艺的气体压力大于所述第一CVD工艺的气体压力，且所述第二CVD工艺的气体流量小于所述第一CVD工艺的气体流量，所述第二CVD工艺的气体压力为0.4torr~1torr；以及，
执行第三CVD工艺以在所述多晶硅主体层上形成多晶硅盖帽层，所述第三CVD工艺的气体压力小于所述第二CVD工艺的气体压力，且所述第三CVD工艺的气体流量大于所述第二CVD工艺的气体流量，以所述多晶硅种晶层、所述多晶硅主体层及所述多晶硅盖帽层构成所述多晶硅薄膜。
2.根据权利要求1所述的多晶硅薄膜的形成方法，其特征在于，所述多晶硅盖帽层的厚度小于50埃。
3.根据权利要求1所述的多晶硅薄膜的形成方法，其特征在于，所述第一CVD工艺的工艺温度低于所述第二CVD工艺的工艺温度。
4.根据权利要求1所述的多晶硅薄膜的形成方法，其特征在于，所述第三CVD工艺的工艺温度低于所述第二CVD工艺的工艺温度。
5.根据权利要求1至4中任一项所述的多晶硅薄膜的形成方法，其特征在于，所述硅源气体包括硅烷。
6.根据权利要求5所述的多晶硅薄膜的形成方法，其特征在于，所述第一CVD工艺的气体压力为0~0.15torr，所述第一CVD工艺的气体流量为800sccm~1000sccm。
7.根据权利要求5所述的多晶硅薄膜的形成方法，其特征在于，所述第二CVD工艺的气体流量为400sccm~600sccm。
8.根据权利要求5所述的多晶硅薄膜的形成方法，其特征在于，所述第三CVD工艺的气体压力为0~0.15torr，所述第三CVD工艺的气体流量为800sccm~1000sccm。
9.一种多晶硅薄膜，其特征在于，采用如权利要求1至8中任一项所述的多晶硅薄膜的形成方法而形成。
CN202210947274.6A 2022-08-09 2022-08-09 多晶硅薄膜及其形成方法 Active CN115012032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210947274.6A CN115012032B (zh) 2022-08-09 2022-08-09 多晶硅薄膜及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210947274.6A CN115012032B (zh) 2022-08-09 2022-08-09 多晶硅薄膜及其形成方法

Publications (2)

Publication Number Publication Date
CN115012032A CN115012032A (zh) 2022-09-06
CN115012032B true CN115012032B (zh) 2022-11-04

Family

ID=83065366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210947274.6A Active CN115012032B (zh) 2022-08-09 2022-08-09 多晶硅薄膜及其形成方法

Country Status (1)

Country Link
CN (1) CN115012032B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005410A (ko) * 1996-06-21 1998-03-30 김주용 반도체 소자에서의 폴리실리콘 제조방법
JP2000183153A (ja) * 1998-12-17 2000-06-30 Mitsubishi Materials Silicon Corp 誘電体分離ウェーハおよびその製造方法
CN102277562A (zh) * 2011-08-15 2011-12-14 深圳市创益科技发展有限公司 薄膜太阳能电池多级pecvd沉积设备
CN105097458A (zh) * 2014-04-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种多晶硅薄膜的沉积方法
CN108933138A (zh) * 2017-05-26 2018-12-04 台湾积体电路制造股份有限公司 半导体元件
CN109987568A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 薄膜结构的形成方法、声电换能器件及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005410A (ko) * 1996-06-21 1998-03-30 김주용 반도체 소자에서의 폴리실리콘 제조방법
JP2000183153A (ja) * 1998-12-17 2000-06-30 Mitsubishi Materials Silicon Corp 誘電体分離ウェーハおよびその製造方法
CN102277562A (zh) * 2011-08-15 2011-12-14 深圳市创益科技发展有限公司 薄膜太阳能电池多级pecvd沉积设备
CN105097458A (zh) * 2014-04-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种多晶硅薄膜的沉积方法
CN108933138A (zh) * 2017-05-26 2018-12-04 台湾积体电路制造股份有限公司 半导体元件
CN109987568A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 薄膜结构的形成方法、声电换能器件及其形成方法

Also Published As

Publication number Publication date
CN115012032A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
US7462376B2 (en) CVD method for forming silicon nitride film
US8524616B2 (en) Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
JP6992089B2 (ja) 誘電体膜の選択的堆積のための方法及び装置
US6867152B1 (en) Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
JP5815443B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
CN1868041A (zh) 氧化硅和氧氮化硅的低温沉积
JP2004165682A (ja) 薄膜トランジスタのための多段階ｃｖｄ法
US10546750B2 (en) System and method for substrate wafer back side and edge cross section seals
JPH0718011B2 (ja) ＳｉＯ２の付着方法
JPS61117841A (ja) シリコン窒化膜の形成方法
US20060021570A1 (en) Reduction in size of hemispherical grains of hemispherical grained film
TW202104636A (zh) 成膜方法及成膜裝置
KR100676521B1 (ko) 저온 산화물 배면 실 형성 방법 및 이를 사용하여 제조되는웨이퍼
CN101307488A (zh) 多晶硅薄膜的制备方法
TWI631623B (zh) 遮罩結構體之形成方法、成膜裝置及非暫時性記錄媒體
CN115012032B (zh) 多晶硅薄膜及其形成方法
JP6078604B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
US20220165569A1 (en) Methods for filling a gap and related systems and devices
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US8822348B2 (en) Dummy wafer structure and method of forming the same
US20220375744A1 (en) Methods and systems for topography-selective depositions
JP3665766B2 (ja) 半導体装置及びその製造方法
US20220165615A1 (en) Methods for filling a gap and related systems and devices
JP5054890B2 (ja) 半導体装置の製造方法
WO2023137849A1 (zh) 一种半导体结构及其形成方法、制造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.