JP2004165682A - 薄膜トランジスタのための多段階ｃｖｄ法 - Google Patents

Abstract

【課題】薄膜トランジスタ基板上へ窒化珪素層及びアモルファスシリコン層を充分な堆積速度で堆積し、なお膜の品質を非常に高く維持する方法を提供する。
【解決手段】高い堆積速度で堆積された平均的な品質のｇ−ＳｉＮ_X膜７２の頂面の上に低い堆積速度で高品質のｇ−ＳｉＮ_X膜７４を堆積し、次いで、アモルファスシリコン層を堆積する。低い堆積速度で高品質のａ−Ｓｉ層７８をｇ−ＳｉＮ_X層７４の上に堆積して界面７６を形成し、次に、高い堆積速度で平均的な品質のａ−Ｓｉ層８０を堆積してａ−Ｓｉ層を完成させる。アモルファスシリコンの活性半導体層との界面であれば、この特異なプロセスを応用することが可能である。これは、ＢＣＥＴＦＴ（バックチャンネルエッチ型薄膜トランジスタ）デバイスにもＥＳＴＦＴ（エッチストップ型薄膜トランジスタ）デバイスにも応用可能である。
【選択図】図４

Description

産業上の利用分野

本発明は、広く、化学気相堆積（ＣＶＤ）プロセスにおいてアモルファスシリコンと窒化珪素とを含む電子材料を基板上に多層に連続的に堆積する方法に関する。特に、本発明は、２段階の高い堆積速度／低い堆積速度のプロセスにより、アモルファスシリコンと窒化珪素とを含む電子材料を基板上に多層に連続的に堆積する方法に関し、このプロセスの間に、別の材料との界面に隣接する層が低い堆積速度で堆積される。

従来の技術

プラズマ励起ＣＶＤ（ＰＥＣＶＤ）プロセスは、電子材料を様々な基板上に堆積する半導体デバイスの製造に広く用いられている。ＰＥＣＶＤプロセスでは、平行板や、チャンバ内に電気エネルギーを結合させるヘリカルコイル等の他の手段を備えた真空堆積チャンバの中に基板が置かれる。一般には、基板はサセプタの上に載せられる。このサセプタは、下側の電極でもある。流入マニホールドを介して堆積チャンバ内に反応体ガスが流入される。この流入マニホールドは、上側の電極でもある。この２つの電極間には高周波（ＲＦ）電圧が印加されて、反応体ガスにプラズマを形成する充分高いＲＦ電力を発生させる。プラズマは、反応体ガスを活発に反応させ、基板体の表面上に所望の材料の層を堆積させる。堆積チャンバ内に、堆積させようとする別の電子材料を含んだ反応体ガスを流すことによって、最初の層の上に別の電子材料の層を堆積させることも可能である。反応体ガスはそれぞれプラズマに暴露されて、所望の材料の層が堆積される。

近年、フラットパネルディスプレイに大型液晶セルが用いられるようになってきた。このタイプの液晶セルは接合する２枚のガラス板を備え、その中に液晶材料の層がサンドイッチされている。このガラスの基板には導電性の薄膜がコーティーングされ、基板の少なくとも１つは透明である。これら基板は電力ソースに接続され、液晶材料の配向を変化させて、導電性薄膜を適正にパターン化することで液晶材料の様々なエリアがアドレス可能となる。特に近年、液晶セルのエリアを別々に高速でアドレスするために、薄膜トランジスタ（ＴＦＴ）が用いられている。この種の液晶セルは、ＴＶやコンピューターのモニター等のアクティブマトリックスディスプレイに有用である。

液晶モニターの解像度に関する要求が高まっており、ピクセルと呼ばれる液晶セルの複数のエリアに対して別々にアドレスすることが望ましい。近年のディスプレイパネルでは、通常１，０００，０００以上のピクセルが存在しており、各ピクセルを別々にアドレスし２つの安定な状態の内の１つにラッチするように、同数のトランジスタがガラス板上に形成されている必要がある。

産業上利用されている薄膜トランジスタには主に２つのタイプがあり、これらは、バックチャンネルエッチ型（ＢＣＥ：back channel etched）薄膜トランジスタとエッチストップ型（Ｅ／Ｓ：etch stopped）薄膜トランジスタである。このアモルファスシリコンベースの薄膜トランジスタを製造する効率は、利用されるＰＥＣＶＤプロセスによって制限されている。高品質のゲート窒化珪素（ｇ−ＳｉＮ_X）膜及びアモルファスシリコン（ａ−Ｓｉ）膜を高い堆積速度で製造して高い製造効率と高いスループットを得ることは難しい。ここでＳｉＮ_Xとは、Ｓｉ：Ｎの化学組成比が厳密に３：４、即ちＳｉ₃Ｎ₄であってもよく、そうでなくてもよい。例えば、ＳｉＮ_Xは３：４よりも高いＳｉ：Ｎの原子比を有する全ての窒化珪素を含み、又は、３：４よりも低いＳｉ：Ｎの原子比を有する全ての窒化珪素を含む。また、アモルファスシリコンとは、結晶性の構造を含まない完全なアモルファス構造を有するシリコンのことを指す。

典型的なＢＣＥＴＦＴ（ＢＣＥ薄膜トランジスタ）デバイスでは、ｇ−ＳｉＮ_X及びａ−Ｓｉの厚膜を堆積する必要がある。この膜厚は通常２５０〜５００ｎｍの範囲である。産業上利用される高品質な膜を製造するための代表的な堆積速度は、約２０ｎｍ／ｍｉｎ．である。このような低い堆積では、基板製造プロセスの効率は非常に低くなる。しかし、３００ｎｍ程度の高い堆積速度を用いた場合、許容できない膜質の膜しか得られない。

従って、本発明の目的は、製造プロセスに適する高い堆積速度で薄膜トランジスタ基板上にｇ−ＳｉＮ_X及びａ−Ｓｉの厚膜を多層に堆積する方法を提供することにある。

また、本発明の他の目的は、薄膜トランジスタ基板上にｇ−ＳｉＮ_X及びａ−Ｓｉの厚膜を高い堆積速度で堆積し、製造プロセスに適する非常に高い品質の膜を製造する方法を提供することにある。
課題を解決するための手段

本発明は、薄膜トランジスタ基板上へ窒化珪素層及びアモルファスシリコン層を充分な堆積速度で堆積し、なお膜の品質を非常に高く維持する方法を提供する。

薄膜トランジスタに有用な好ましい実施例では、アモルファスシリコンの界面近くの材料の層は、非常に高い品質の膜を実現する低い堆積速度で堆積される。この界面から離れた材料の層は、多少劣るがなお高品質の膜質の膜を堆積させる高い堆積速度で堆積される。本発明を用いることにより、全体的に非常に高品質な薄膜トランジスタを非常に高い効率で製造することが可能である。

本発明では、全体のｇ−ＳｉＮ_X層の上にａ−Ｓｉ層を堆積する前に、高い堆積速度で堆積された平均的な品質のｇ−ＳｉＮ_X膜の頂面の上に低い堆積速度で高品質のｇ−ＳｉＮ_X膜を堆積することにより実施できる。また、このプロセスでは、まず低い堆積速度で高品質のａ−Ｓｉ層をｇ−ＳｉＮ_X層の上に堆積して界面を形成し、次に、高い堆積速度で平均的な品質のａ−Ｓｉ層を堆積してａ−Ｓｉ層を完成させる。アモルファスシリコンの活性半導体層との界面であれば、この特異なプロセスを応用することが可能である。これは、ＢＣＥＴＦＴ（バックチャンネルエッチ型薄膜トランジスタ）デバイスにもＥＳＴＦＴ（エッチストップ型薄膜トランジスタ）デバイスにも応用可能である。
実施例

本発明は、薄膜トランジスタ基板上へ窒化珪素層及びアモルファスシリコン層を充分な堆積速度で堆積して非常に高い品質の膜を生成する改良された方法を開示する。特に本発明は、薄膜トランジスタ（ＴＦＴ）を形成するａ−Ｓｉ膜とｇ−ＳｉＮ_Xとの組合わせに有用である。

まず、図１には、本発明に従った方法が実施可能なプラズマ励起ＣＶＤチャンバ１０の断面図が概念的に示される。装置１０は堆積チャンバ１２を備え、堆積チャンバ１２は、頂壁面１４の向こう側にチャンバ内部の空胴部と、この空胴部内に第１の電極ないし流入マニホールド１６とを備える。または、頂面１４は、その内面と隣接した電極１６と一体であってもよい。チャンバ１２内には、第１の電極１６と平行な方向に伸びる板の形態のサセプタ１８がある。サセプタ１８は、典型的にはアルミニウム製で、酸化アルミニウムの層が被覆されている。サセプタ１８は大地に接続されて第２の電極として作用する。サセプタ１８は、堆積チャンバ１２の底面２２を介して垂直に伸びるシャフト２０の端面上に設置されている。シャフト２０は垂直方向に可動であり、サセプタ１６が第１の電極１６から遠ざかる方向に移動することが可能である。サセプタ１８と、サセプタ１８と実質的に平行であるチャンバ１２の底面２２との間には、リフトオフ板２４が水平方向に伸びている。リフトオフ板２４からは、リフトオフピン２６が垂直方向上向きに突出している。リフトオフピン２６はサセプタ１８の穴２８を通って伸張するすることができるような位置に置かれ、サセプタ１８の厚さよりも少しだけ大きい長さを有している。図にはリフトオフピンが２つしか示されていないが、リフトオフ板上にわたってもっと多くのリフトオフピン２６が間隔をおいて置かれていてもよい。ガス流出口３０は、堆積チャンバ１２の側壁３２を通って伸張し、堆積チャンバ１２を脱気する手段（図示されず）に接続される。ガス流入パイプ４２は、堆積チャンバ１２の第１の電極ないし流入マニホールド１６を通って伸張し、ガススイッチング網（図示されず）を介していろいろなガスのソース（図示されず）に接続される。第１の電極１６は、ＲＦ電力ソース３６に接続される。通常は、移送板（図示されず）が具備されて、ロードロックドア （図示されず）を介して堆積チャンバ１２内へ、更にサセプタ１８上へと基板を移動させ、また、コーティングの済んだ基板を堆積チャンバ１２から除去する。Turnerらの米国特許出願通し番号０８／０１０，６８３（１９９３年１月２８日出願）には、このような装置が開示されている。

堆積装置１０の操作に当たっては、まず、基板３８が移送板（図示されず）によって堆積チャンバ１２内に導入されて、サセプタ１８上に置かれる。基板３８は、サセプタ１８の穴２８の位置を越えるサイズを有している。ガラス製の薄膜トランジスタ基板用に通常用いられるサイズは、約３６０〜４６５ｍｍである。リフトオフピン２６が穴２８から突き出なくなるようにシャフト２０を上向きに動かせば、サセプタ１８は基板３８を持ち上げてリフトオフピン２６から離し、サセプタ１８と基板３８とは第１の電極１６の比較的近くに接近する。電極間距離ないし、基板表面とガス流入マニホールド１６の放電面との距離は、約０．５〜約２インチ（約１２．３〜約４９．０ｍｍ）である。更に好ましくは、電極間距離は約０．８〜約１．４インチ（約１９．６〜約３５．６ｍｍ）である。

堆積プロセスを開始するに当たり、堆積チャンバ１２はまずガス流出口３０を介して脱気される。堆積チャンバ１２の内部には、既にその頂面に処理済みの層（例えば、パターン化したアルミニウム金属等）が形成されたＴＦＴガラス基板３８が、サセプタ１８上に配置される。

現在、相異なる幾つかのタイプの薄膜トランジスタが用いられているが、これらの薄膜トランジスタの多くは、ＴＦＴ基板上のパターン化ゲートメタル上にゲート誘電（絶縁）層を堆積し、続いて、そのゲート誘電層の頂面上にはアモルファスシリコン層を堆積することが必要である。その後、アモルファスシリコン膜の上にメタルの接点が堆積されるが、このアモルファスシリコンはドープアモルファスシリコンの薄い層も有しており、アモルファスシリコンとその上のメタルとの間の接触が良好になる。また、アモルファスシリコン層の上にはエッチング停止層として窒化物の層が堆積される。

ガラス基板上に薄膜トランジスタを製造する工程において絶縁層として有用であるためには、窒化珪素のゲート誘電層は高品質でなければならない。本発明で説明される実施例では、ＣＶＤチャンバ内の圧力を約１．２〜約１．５トール(Torr)、基板温度を約３００〜３５０℃に維持しつつ、窒化物を堆積させることにより、高品質の窒化珪素膜が得られる。反応体ガスの流量は、適正な反応体ガスのレベルが維持されるように調節される。好適には、シラン１００〜３００ｓｃｃｍとアンモニア５０〜１，０００ｓｃｃｍとが、キャリアガスの窒素１，０００〜１０，０００ｓｃｃｍに対して用いられ、前述のシャワーヘッドと基板との間隔をもって、基板の前述のエリアに窒化珪素を堆積させる。ゲート窒化珪素膜の好適な厚さは、約２００〜約１，０００ｎｍである。

ｇ−ＳｉＮ_X膜とａ−Ｓｉ膜とを堆積させる通常の処理条件は、以下の表１及び表２に示される。

代表的な堆積プロセスとその処理条件とは、以下の実施例に例示される。

（実施例１）
図２には、ＢＣＥ又はＥＳ多段階ｇ−ＳｉＮ_XＴＦＴデバイスの拡大断面図が示される。本発明に関しない初期プロセスでは、ガラス製のＴＦＴ基板５０はアルミニウム等のパターン化メタル（図示されず）でコーティングされている。そして、基板５８にはまず平均的な品質のｇ−ＳｉＮ_X５２が、２７０ｎｍ／ｍｉｎ．の高い堆積速度で堆積される。次いで、平均的品質ｇ−ＳｉＮ_X膜５２の頂面上に、高品質のｇ−ＳｉＮ_X層５４が１００ｎｍ／ｍｉｎ．の低い堆積速度で堆積されて、ｇ−ＳｉＮ_X層の堆積プロセスが完了する。この高品質ゲート窒化珪素層は、その後続いて５８ｎｍ／ｍｉｎ．の堆積速度で堆積されたａ−Ｓｉ層５８とに、優れた界面５６を与える。

（実施例２）
図３には、ＢＣＥ多段階ａ−ＳｉＴＦＴデバイスの拡大断面図が示される。ガラスＴＦＴ基板６０は、アルミニウム等のパターン化メタル（図示されず）で予め被覆されている。そして、１００ｎｍ／ｍｉｎ．の堆積速度でゲート窒化珪素層６２が絶縁層として堆積される。続いて５８ｎｍ／ｍｉｎ．の低い堆積速度で高品質のａ−Ｓｉ層６６が堆積されて、優れた界面６４が得られる。次いで、２９０ｎｍ／ｍｉｎ．の高い堆積速度で、平均的な品質のａ−Ｓｉ層が堆積され、ａ−Ｓｉの堆積プロセスが完了する。

（実施例３）
図４には、多段階ｇ−ＳｉＮ_X層とａ−Ｓｉ層とを包含するバックチャンネルエッチ型ＴＦＴデバイスの拡大断面図が示される。ガラスＴＦＴ基板７０は、アルミニウム等のパターン化メタル（図示されず）で予め被覆されている。そして、２７０ｎｍ／ｍｉｎ．の高い堆積速度で平均的品質のｇ−ＳｉＮ_X 層７２が堆積される。続いて１００ｎｍ／ｍｉｎ．の低い堆積速度で高品質のｇ−ＳｉＮ_X層７４が堆積されて、その後続いてその上に５８ｎｍ／ｍｉｎ．の低い堆積速度で堆積されたａ−Ｓｉ層７８とに、優れた界面７６を与える。次いで、２９０ｎｍ／ｍｉｎ．の高い堆積速度で低い品質のａ−Ｓｉ層が堆積され、堆積プロセスが完了する。

本発明は、ｇ−ＳｉＮ_X 及びａ−Ｓｉの双方に対して高い堆積速度、即ち３００ｎｍ／ｍｉｎ．までの堆積速度で、非常に高い品質の膜を生成する改良された方法を提供する。多段階ＰＥＣＶＤプロセスで用いられる場合に、高品質のＴＦＴデバイスを高い効率で生成することが可能である。この改良された方法には、単一のプロセスチャンバ内でｇ−ＳｉＮ_X及びａ−Ｓｉの両方を堆積できるという利点もある。

本発明は例示された方法に関して説明してきたが、ここで用いられた言葉は説明されたものと同種のものを指すものであって、制限する意図ではない。

更に、本発明はいくつかの好適な実施例に関して説明を行ってきたが、この分野に通ずる者であれば、ここで開示された事を、直ちに本発明の他の可能な変形例に適用させるであろう。例えば、本発明の開示は、ＴＦＴ基板上へｇ−ＳｉＮ_X膜、ａ−Ｓｉ膜及びＥ／ＳＳｉＮ_X（エッチストップ窒化珪素）膜を別の構成ないし配置に適用し、膜間の界面の品質を向上させるであろう。

Ｅ／Ｓ ＳｉＮ_X膜構造の１つの例としては、パターニングされたアルミニウム等の導電体を有する基板上に、下側ＳｉＮ_X絶縁層、アモルファスＳｉ層、上側ＳｉＮ_Xエッチストップ層が堆積されている。本発明に従って、これらＳｉＮ_X層の片方又は両方が、薄く、高品質な、低い速度で堆積された、活性アモルファスシリコン層に隣接する堆積層と、厚く、低めの品質の高い速度で堆積された、上記の薄い層に隣接しアモルファスシリコン層とは離れている層との、２つの層に分けられる。成長手法を分けることで、堆積にかかる時間を増加させずに、ＳｉＮ_Xとアモルファスシリコンとの間に高い品質の接続を与える。

以上説明したように、本発明では、全体のｇ−ＳｉＮ_X層の上にａ−Ｓｉ層を堆積する前に、高い堆積速度で堆積された平均的な品質のｇ−ＳｉＮ_X膜の頂面の上に低い堆積速度で高品質のｇ−ＳｉＮ_X膜を堆積することにより実施できる。また、このプロセスでは、まず低い堆積速度で高品質のａ−Ｓｉ層をｇ−ＳｉＮ_X層の上に堆積して界面を形成し、次に、高い堆積速度で平均的な品質のａ−Ｓｉ層を堆積してａ−Ｓｉ層を完成させる。

従って、薄膜トランジスタ基板上にｇ−ＳｉＮ_X及びａ−Ｓｉの厚膜を高い堆積速度で堆積し、なお非常に高い品質の膜を製造する方法が提供される。

本発明に従った方法を行うことが可能なプラズマ励起ＣＶＤチャンバの断面図である。 ＢＣＥ又はＥＳ多段階ｇ−ＳｉＮ_X ＴＦＴデバイスの拡大断面図である。 ＢＣＥ多段階ａ−ＳｉＴＦＴデバイスの拡大断面図である。 ＢＣＥ多段階ｇ−ＳｉＮ_X 又はａ−ＳｉＴＦＴデバイスの拡大断面図である。

符号の説明

１０…堆積装置、１２…堆積チャンバ、１４…頂壁面、１６…ガス流入マニホールド、１８…サセプタ、２０…シャフト、２２…低面、２４…リフトオフ板、２６…リフトオフピン、２８…穴、３０…ガス流出口、３２…側壁、３６…ＲＦ電力ソース、３８…基板、４２…ガス流入パイプ、５０…ＴＦＴ基板、５２…平均的品質ｇ−ＳｉＮ_X層、５４…高品質ｇ−ＳｉＮ_X層、５６…界面、５８…ａ−Ｓｉ層、６０…ＴＦＴ基板、６２…絶縁層、６４…界面、６６…高品質ａ−Ｓｉ層、６８…平均的品質ａ−Ｓｉ層、７０…ＴＦＴ基板、７２…平均的品質ｇ−ＳｉＮx 層、７４…高品質ｇ−ＳｉＮ_X層、７６…界面、７８…高品質ａ−Ｓｉ層、８０…平均的品質ａ−Ｓｉ層。

Claims (5)

1. アモルファスシリコン層及び窒化珪素層を含む材料の層を基板上に堆積し、アモルファスシリコンの層と窒化珪素層との間の界面を少なくとも１つ形成する、堆積方法であって、
   窒化珪素を用いて第１の堆積速度で第１の層を堆積するステップと；
   アモルファスシリコンを用いて５８ｎｍ／分以下の第２の堆積速度で第２の層を堆積して、前記少なくとも１つの界面を形成するステップと；
   アモルファスシリコンを用いて２９０ｎｍ／分以上の第３の堆積速度で第３の層を前記第２の層に隣接するように堆積するステップと；
   を備え、前記アモルファスシリコン層の堆積と前記窒化珪素層の堆積が同じチャンバで行われる、前記堆積方法。
2. 請求項１記載の方法により製造された基板。
3. 前記基板は、バックチャネルエッチ型薄膜トランジスタまたはエッチストップ型薄膜トランジスタである、請求項１記載の方法
4. 前記少なくとも１つの界面がアモルファスシリコン／ゲート窒化珪素界面である、請求項１記載の堆積方法。
5. 請求項１記載の方法により製造された薄膜トランジスタ。

Images