JPH08111531A - 薄膜トランジスタのための多段階ｃｖｄ法 - Google Patents
薄膜トランジスタのための多段階ｃｖｄ法Info
- Publication number
- JPH08111531A JPH08111531A JP7020275A JP2027595A JPH08111531A JP H08111531 A JPH08111531 A JP H08111531A JP 7020275 A JP7020275 A JP 7020275A JP 2027595 A JP2027595 A JP 2027595A JP H08111531 A JPH08111531 A JP H08111531A
- Authority
- JP
- Japan
- Prior art keywords
- deposition
- layer
- deposition rate
- deposited
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims description 28
- 238000005229 chemical vapour deposition Methods 0.000 title description 4
- 238000000151 deposition Methods 0.000 claims abstract description 111
- 230000008021 deposition Effects 0.000 claims abstract description 75
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000005137 deposition process Methods 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 19
- 239000012776 electronic material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000011521 glass Substances 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 229910004205 SiNX Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 239000000376 reactant Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
Abstract
(57)【要約】 （修正有）
【目的】 薄膜トランジスタ基板上へ窒化珪素層及びア
モルファスシリコン層を充分な堆積速度で堆積する方法
を提供する。 【構成】 アモルファスシリコンの界面近くの材料の層
は、低い堆積速度で堆積される。この界面から離れた材
料の層は、高い堆積速度で堆積される。この方法は、高
い堆積速度で堆積された平均的な品質のｇ−ＳｉＮx 膜
の頂面の上に低い堆積速度で高品質のｇ−ＳｉＮx 膜を
堆積し、次いで、アモルファスシリコン層を堆積するこ
とにより実施できる。また、このプロセスでは、まず低
い堆積速度で高品質のａ−Ｓｉ層をｇ−ＳｉＮx 層の上
に堆積して界面を形成し、次に、高い堆積速度で平均的
な品質のａ−Ｓｉ層を堆積してａ−Ｓｉ層を完成させ
る。
モルファスシリコン層を充分な堆積速度で堆積する方法
を提供する。 【構成】 アモルファスシリコンの界面近くの材料の層
は、低い堆積速度で堆積される。この界面から離れた材
料の層は、高い堆積速度で堆積される。この方法は、高
い堆積速度で堆積された平均的な品質のｇ−ＳｉＮx 膜
の頂面の上に低い堆積速度で高品質のｇ−ＳｉＮx 膜を
堆積し、次いで、アモルファスシリコン層を堆積するこ
とにより実施できる。また、このプロセスでは、まず低
い堆積速度で高品質のａ−Ｓｉ層をｇ−ＳｉＮx 層の上
に堆積して界面を形成し、次に、高い堆積速度で平均的
な品質のａ−Ｓｉ層を堆積してａ−Ｓｉ層を完成させ
る。
Description
【０００１】
【産業上の利用分野】本発明は、広く、化学気相堆積
（ＣＶＤ）プロセスにおいてアモルファスシリコンと窒
化珪素とを含む電子材料を基板上に多層に連続的に堆積
する方法に関する。特に、本発明は、２段階の高い堆積
速度／低い堆積速度のプロセスにより、アモルファスシ
リコンと窒化珪素とを含む電子材料を基板上に多層に連
続的に堆積する方法に関し、このプロセスの間に、別の
材料との界面に隣接する層が低い堆積速度で堆積され
る。
（ＣＶＤ）プロセスにおいてアモルファスシリコンと窒
化珪素とを含む電子材料を基板上に多層に連続的に堆積
する方法に関する。特に、本発明は、２段階の高い堆積
速度／低い堆積速度のプロセスにより、アモルファスシ
リコンと窒化珪素とを含む電子材料を基板上に多層に連
続的に堆積する方法に関し、このプロセスの間に、別の
材料との界面に隣接する層が低い堆積速度で堆積され
る。
【０００２】
【従来の技術】プラズマ励起ＣＶＤ（ＰＥＣＶＤ）プロ
セスは、電子材料を様々な基板上に堆積する半導体デバ
イスの製造に広く用いられている。ＰＥＣＶＤプロセス
では、平行板や、チャンバ内に電気エネルギーを結合さ
せるヘリカルコイル等の他の手段を備えた真空堆積チャ
ンバの中に基板が置かれる。一般には、基板はサセプタ
の上に載せられる。このサセプタは、下側の電極でもあ
る。流入マニホールドを介して堆積チャンバ内に反応体
ガスが流入される。この流入マニホールドは、上側の電
極でもある。この２つの電極間には高周波（ＲＦ）電圧
が印加されて、反応体ガスにプラズマを形成する充分高
いＲＦ電力を発生させる。プラズマは、反応体ガスを活
発に反応させ、基板体の表面上に所望の材料の層を堆積
させる。堆積チャンバ内に、堆積させようとする別の電
子材料を含んだ反応体ガスを流すことによって、最初の
層の上に別の電子材料の層を堆積させることも可能であ
る。反応体ガスはそれぞれプラズマに暴露されて、所望
の材料の層が堆積される。
セスは、電子材料を様々な基板上に堆積する半導体デバ
イスの製造に広く用いられている。ＰＥＣＶＤプロセス
では、平行板や、チャンバ内に電気エネルギーを結合さ
せるヘリカルコイル等の他の手段を備えた真空堆積チャ
ンバの中に基板が置かれる。一般には、基板はサセプタ
の上に載せられる。このサセプタは、下側の電極でもあ
る。流入マニホールドを介して堆積チャンバ内に反応体
ガスが流入される。この流入マニホールドは、上側の電
極でもある。この２つの電極間には高周波（ＲＦ）電圧
が印加されて、反応体ガスにプラズマを形成する充分高
いＲＦ電力を発生させる。プラズマは、反応体ガスを活
発に反応させ、基板体の表面上に所望の材料の層を堆積
させる。堆積チャンバ内に、堆積させようとする別の電
子材料を含んだ反応体ガスを流すことによって、最初の
層の上に別の電子材料の層を堆積させることも可能であ
る。反応体ガスはそれぞれプラズマに暴露されて、所望
の材料の層が堆積される。
【０００３】近年、フラットパネルディスプレイに大型
液晶セルが用いられるようになってきた。このタイプの
液晶セルは接合する２枚のガラス板を備え、その中に液
晶材料の層がサンドイッチされている。このガラスの基
板には導電性の薄膜がコーティーングされ、基板の少な
くとも１つは透明である。これら基板は電力ソースに接
続され、液晶材料の配向を変化させて、導電性薄膜を適
正にパターン化することで液晶材料の様々なエリアがア
ドレス可能となる。特に近年、液晶セルのエリアを別々
に高速でアドレスするために、薄膜トランジスタ（ＴＦ
Ｔ）が用いられている。この種の液晶セルは、ＴＶやコ
ンピューターのモニター等のアクティブマトリックスデ
ィスプレイに有用である。
液晶セルが用いられるようになってきた。このタイプの
液晶セルは接合する２枚のガラス板を備え、その中に液
晶材料の層がサンドイッチされている。このガラスの基
板には導電性の薄膜がコーティーングされ、基板の少な
くとも１つは透明である。これら基板は電力ソースに接
続され、液晶材料の配向を変化させて、導電性薄膜を適
正にパターン化することで液晶材料の様々なエリアがア
ドレス可能となる。特に近年、液晶セルのエリアを別々
に高速でアドレスするために、薄膜トランジスタ（ＴＦ
Ｔ）が用いられている。この種の液晶セルは、ＴＶやコ
ンピューターのモニター等のアクティブマトリックスデ
ィスプレイに有用である。
【０００４】液晶モニターの解像度に関する要求が高ま
っており、ピクセルと呼ばれる液晶セルの複数のエリア
に対して別々にアドレスすることが望ましい。近年のデ
ィスプレイパネルでは、通常１，０００，０００以上の
ピクセルが存在しており、各ピクセルを別々にアドレス
し２つの安定な状態の内の１つにラッチするように、同
数のトランジスタがガラス板上に形成されている必要が
ある。
っており、ピクセルと呼ばれる液晶セルの複数のエリア
に対して別々にアドレスすることが望ましい。近年のデ
ィスプレイパネルでは、通常１，０００，０００以上の
ピクセルが存在しており、各ピクセルを別々にアドレス
し２つの安定な状態の内の１つにラッチするように、同
数のトランジスタがガラス板上に形成されている必要が
ある。
【０００５】産業上利用されている薄膜トランジスタに
は主に２つのタイプがあり、これらは、バックチャンネ
ルエッチング（ＢＣＥ）薄膜トランジスタとエッチング
停止（Ｅ／Ｓ）薄膜トランジスタである。このアモルフ
ァスシリコンベースの薄膜トランジスタを製造する効率
は、利用されるＰＥＣＶＤプロセスによって制限されて
いる。高品質のゲート窒化珪素（ｇ−ＳｉＮx ）膜及び
アモルファスシリコン（ａ−Ｓｉ）膜を高い堆積速度で
製造して高い製造効率と高いスループットを得ることは
難しい。ここでＳｉＮx とは、Ｓｉ：Ｎの化学組成比が
厳密に３：４、即ちＳｉ3 Ｎ4 であってもよく、そうで
なくてもよい。例えば、ＳｉＮx は３：４よりも高いＳ
ｉ：Ｎの原子比を有する全ての窒化珪素を含み、又は、
３：４よりも低いＳｉ：Ｎの原子比を有する全ての窒化
珪素を含む。また、アモルファスシリコンとは、結晶性
の構造を含まない完全なアモルファス構造を有するシリ
コンのことを指す。
は主に２つのタイプがあり、これらは、バックチャンネ
ルエッチング（ＢＣＥ）薄膜トランジスタとエッチング
停止（Ｅ／Ｓ）薄膜トランジスタである。このアモルフ
ァスシリコンベースの薄膜トランジスタを製造する効率
は、利用されるＰＥＣＶＤプロセスによって制限されて
いる。高品質のゲート窒化珪素（ｇ−ＳｉＮx ）膜及び
アモルファスシリコン（ａ−Ｓｉ）膜を高い堆積速度で
製造して高い製造効率と高いスループットを得ることは
難しい。ここでＳｉＮx とは、Ｓｉ：Ｎの化学組成比が
厳密に３：４、即ちＳｉ3 Ｎ4 であってもよく、そうで
なくてもよい。例えば、ＳｉＮx は３：４よりも高いＳ
ｉ：Ｎの原子比を有する全ての窒化珪素を含み、又は、
３：４よりも低いＳｉ：Ｎの原子比を有する全ての窒化
珪素を含む。また、アモルファスシリコンとは、結晶性
の構造を含まない完全なアモルファス構造を有するシリ
コンのことを指す。
【０００６】
【発明が解決しようとする課題】典型的なＢＣＥＴＦＴ
（ＢＣＥ薄膜トランジスタ）デバイスでは、ｇ−ＳｉＮ
x 及びａ−Ｓｉの厚膜を堆積する必要がある。この膜厚
は通常２５０〜５００ｎｍの範囲である。産業上利用さ
れる高品質な膜を製造するための代表的な堆積速度は、
約２０ｎｍ／ｍｉｎ．である。このような低い堆積で
は、基板製造プロセスの効率は非常に低くなる。しか
し、３００ｎｍ程度の高い堆積速度を用いた場合、許容
できない膜質の膜しか得られない。
（ＢＣＥ薄膜トランジスタ）デバイスでは、ｇ−ＳｉＮ
x 及びａ−Ｓｉの厚膜を堆積する必要がある。この膜厚
は通常２５０〜５００ｎｍの範囲である。産業上利用さ
れる高品質な膜を製造するための代表的な堆積速度は、
約２０ｎｍ／ｍｉｎ．である。このような低い堆積で
は、基板製造プロセスの効率は非常に低くなる。しか
し、３００ｎｍ程度の高い堆積速度を用いた場合、許容
できない膜質の膜しか得られない。
【０００７】従って、本発明の目的は、製造プロセスに
適する高い堆積速度で薄膜トランジスタ基板上にｇ−Ｓ
ｉＮx 及びａ−Ｓｉの厚膜を多層に堆積する方法を提供
することにある。
適する高い堆積速度で薄膜トランジスタ基板上にｇ−Ｓ
ｉＮx 及びａ−Ｓｉの厚膜を多層に堆積する方法を提供
することにある。
【０００８】また、本発明の他の目的は、薄膜トランジ
スタ基板上にｇ−ＳｉＮx 及びａ−Ｓｉの厚膜を高い堆
積速度で堆積し、製造プロセスに適する非常に高い品質
の膜を製造する方法を提供することにある。
スタ基板上にｇ−ＳｉＮx 及びａ−Ｓｉの厚膜を高い堆
積速度で堆積し、製造プロセスに適する非常に高い品質
の膜を製造する方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、薄膜トランジ
スタ基板上へ窒化珪素層及びアモルファスシリコン層を
充分な堆積速度で堆積し、なお膜の品質を非常に高く維
持する方法を提供する。
スタ基板上へ窒化珪素層及びアモルファスシリコン層を
充分な堆積速度で堆積し、なお膜の品質を非常に高く維
持する方法を提供する。
【００１０】薄膜トランジスタに有用な好ましい実施例
では、アモルファスシリコンの界面近くの材料の層は、
非常に高い品質の膜を実現する低い堆積速度で堆積され
る。この界面から離れた材料の層は、多少劣るがなお高
品質の膜質の膜を堆積させる高い堆積速度で堆積され
る。本発明を用いることにより、全体的に非常に高品質
な薄膜トランジスタを非常に高い効率で製造することが
可能である。
では、アモルファスシリコンの界面近くの材料の層は、
非常に高い品質の膜を実現する低い堆積速度で堆積され
る。この界面から離れた材料の層は、多少劣るがなお高
品質の膜質の膜を堆積させる高い堆積速度で堆積され
る。本発明を用いることにより、全体的に非常に高品質
な薄膜トランジスタを非常に高い効率で製造することが
可能である。
【００１１】本発明では、全体のｇ−ＳｉＮx 層の上に
ａ−Ｓｉ層を堆積する前に、高い堆積速度で堆積された
平均的な品質のｇ−ＳｉＮx 膜の頂面の上に低い堆積速
度で高品質のｇ−ＳｉＮx 膜を堆積することにより実施
できる。また、このプロセスでは、まず低い堆積速度で
高品質のａ−Ｓｉ層をｇ−ＳｉＮx 層の上に堆積して界
面を形成し、次に、高い堆積速度で平均的な品質のａ−
Ｓｉ層を堆積してａ−Ｓｉ層を完成させる。アモルファ
スシリコンの活性半導体層との界面であれば、この特異
なプロセスを応用することが可能である。これは、ＢＣ
ＥＴＦＴデバイスにもＥＳＴＦＴ（エッチング停止薄膜
トランジスタ）デバイスにも応用可能である。
ａ−Ｓｉ層を堆積する前に、高い堆積速度で堆積された
平均的な品質のｇ−ＳｉＮx 膜の頂面の上に低い堆積速
度で高品質のｇ−ＳｉＮx 膜を堆積することにより実施
できる。また、このプロセスでは、まず低い堆積速度で
高品質のａ−Ｓｉ層をｇ−ＳｉＮx 層の上に堆積して界
面を形成し、次に、高い堆積速度で平均的な品質のａ−
Ｓｉ層を堆積してａ−Ｓｉ層を完成させる。アモルファ
スシリコンの活性半導体層との界面であれば、この特異
なプロセスを応用することが可能である。これは、ＢＣ
ＥＴＦＴデバイスにもＥＳＴＦＴ（エッチング停止薄膜
トランジスタ）デバイスにも応用可能である。
【００１２】
【実施例】本発明は、薄膜トランジスタ基板上へ窒化珪
素層及びアモルファスシリコン層を充分な堆積速度で堆
積して非常に高い品質の膜を生成する改良された方法を
開示する。特に本発明は、薄膜トランジスタ（ＴＦＴ）
を形成するａ−Ｓｉ膜とｇ−ＳｉＮx 膜との組合わせに
有用である。
素層及びアモルファスシリコン層を充分な堆積速度で堆
積して非常に高い品質の膜を生成する改良された方法を
開示する。特に本発明は、薄膜トランジスタ（ＴＦＴ）
を形成するａ−Ｓｉ膜とｇ−ＳｉＮx 膜との組合わせに
有用である。
【００１３】まず、図１には、本発明に従った方法が実
施可能なプラズマ励起ＣＶＤチャンバ１０の断面図が概
念的に示される。装置１０は堆積チャンバ１２を備え、
堆積チャンバ１２は、頂壁面１４の向こう側にチャンバ
内部の空胴部と、この空胴部内に第１の電極ないし流入
マニホールド１６とを備える。または、頂面１４は、そ
の内面と隣接した電極１６と一体であってもよい。チャ
ンバ１２内には、第１の電極１６と平行な方向に伸びる
板の形態のサセプタ１８がある。サセプタ１８は、典型
的にはアルミニウム製で、酸化アルミニウムの層が被覆
されている。サセプタ１８は大地に接続されて第２の電
極として作用する。サセプタ１８は、堆積チャンバ１２
の底面２２を介して垂直に伸びるシャフト２０の端面上
に設置されている。シャフト２０は垂直方向に可動であ
り、サセプタ１６が第１の電極１６から遠ざかる方向に
移動することが可能である。サセプタ１８と、サセプタ
１８と実質的に平行であるチャンバ１２の底面２２との
間には、リフトオフ板２４が水平方向に伸びている。リ
フトオフ板２４からは、リフトオフピン２６が垂直方向
上向きに突出している。リフトオフピン２６はサセプタ
１８の穴２８を通って伸張するすることができるような
位置に置かれ、サセプタ１８の厚さよりも少しだけ大き
い長さを有している。図にはリフトオフピンが２つしか
示されていないが、リフトオフ板上にわたってもっと多
くのリフトオフピン２６が間隔をおいて置かれていても
よい。ガス流出口３０は、堆積チャンバ１２の側壁３２
を通って伸張し、堆積チャンバ１２を脱気する手段（図
示されず）に接続される。ガス流入パイプ４２は、堆積
チャンバ１２の第１の電極ないし流入マニホールド１６
を通って伸張し、ガススイッチング網（図示されず）を
介していろいろなガスのソース（図示されず）に接続さ
れる。第１の電極１６は、ＲＦ電力ソース３６に接続さ
れる。通常は、移送板（図示されず）が具備されて、ロ
ードロックドア（図示されず）を介して堆積チャンバ１
２内へ、更にサセプタ１８上へと基板を移動させ、ま
た、コーティングの済んだ基板を堆積チャンバ１２から
除去する。Turnerらの米国特許出願通し番号０８／０１
０，６８３（１９９３年１月２８日出願）には、このよ
うな装置が開示されている。
施可能なプラズマ励起ＣＶＤチャンバ１０の断面図が概
念的に示される。装置１０は堆積チャンバ１２を備え、
堆積チャンバ１２は、頂壁面１４の向こう側にチャンバ
内部の空胴部と、この空胴部内に第１の電極ないし流入
マニホールド１６とを備える。または、頂面１４は、そ
の内面と隣接した電極１６と一体であってもよい。チャ
ンバ１２内には、第１の電極１６と平行な方向に伸びる
板の形態のサセプタ１８がある。サセプタ１８は、典型
的にはアルミニウム製で、酸化アルミニウムの層が被覆
されている。サセプタ１８は大地に接続されて第２の電
極として作用する。サセプタ１８は、堆積チャンバ１２
の底面２２を介して垂直に伸びるシャフト２０の端面上
に設置されている。シャフト２０は垂直方向に可動であ
り、サセプタ１６が第１の電極１６から遠ざかる方向に
移動することが可能である。サセプタ１８と、サセプタ
１８と実質的に平行であるチャンバ１２の底面２２との
間には、リフトオフ板２４が水平方向に伸びている。リ
フトオフ板２４からは、リフトオフピン２６が垂直方向
上向きに突出している。リフトオフピン２６はサセプタ
１８の穴２８を通って伸張するすることができるような
位置に置かれ、サセプタ１８の厚さよりも少しだけ大き
い長さを有している。図にはリフトオフピンが２つしか
示されていないが、リフトオフ板上にわたってもっと多
くのリフトオフピン２６が間隔をおいて置かれていても
よい。ガス流出口３０は、堆積チャンバ１２の側壁３２
を通って伸張し、堆積チャンバ１２を脱気する手段（図
示されず）に接続される。ガス流入パイプ４２は、堆積
チャンバ１２の第１の電極ないし流入マニホールド１６
を通って伸張し、ガススイッチング網（図示されず）を
介していろいろなガスのソース（図示されず）に接続さ
れる。第１の電極１６は、ＲＦ電力ソース３６に接続さ
れる。通常は、移送板（図示されず）が具備されて、ロ
ードロックドア（図示されず）を介して堆積チャンバ１
２内へ、更にサセプタ１８上へと基板を移動させ、ま
た、コーティングの済んだ基板を堆積チャンバ１２から
除去する。Turnerらの米国特許出願通し番号０８／０１
０，６８３（１９９３年１月２８日出願）には、このよ
うな装置が開示されている。
【００１４】堆積装置１０の操作に当たっては、まず、
基板３８が移送板（図示されず）によって堆積チャンバ
１２内に導入されて、サセプタ１８上に置かれる。基板
３８は、サセプタ１８の穴２８の位置を越えるサイズを
有している。ガラス製の薄膜トランジスタ基板用に通常
用いられるサイズは、約３６０〜４６５ｍｍである。リ
フトオフピン２６が穴２８から突き出なくなるようにシ
ャフト２０を上向きに動かせば、サセプタ１８は基板３
８を持ち上げてリフトオフピン２６から離し、サセプタ
１８と基板３８とは第１の電極１６の比較的近くに接近
する。電極間距離ないし、基板表面とガス流入マニホー
ルド１６の放電面との距離は、約０．５〜約２インチ
（約１２．３〜約４９．０ｍｍ）である。更に好ましく
は、電極間距離は約０．８〜約１．４インチ（約１９．
６〜約３５．６ｍｍ）である。
基板３８が移送板（図示されず）によって堆積チャンバ
１２内に導入されて、サセプタ１８上に置かれる。基板
３８は、サセプタ１８の穴２８の位置を越えるサイズを
有している。ガラス製の薄膜トランジスタ基板用に通常
用いられるサイズは、約３６０〜４６５ｍｍである。リ
フトオフピン２６が穴２８から突き出なくなるようにシ
ャフト２０を上向きに動かせば、サセプタ１８は基板３
８を持ち上げてリフトオフピン２６から離し、サセプタ
１８と基板３８とは第１の電極１６の比較的近くに接近
する。電極間距離ないし、基板表面とガス流入マニホー
ルド１６の放電面との距離は、約０．５〜約２インチ
（約１２．３〜約４９．０ｍｍ）である。更に好ましく
は、電極間距離は約０．８〜約１．４インチ（約１９．
６〜約３５．６ｍｍ）である。
【００１５】堆積プロセスを開始するに当たり、堆積チ
ャンバ１２はまずガス流出口３０を介して脱気される。
堆積チャンバ１２の内部には、既にその頂面に処理済み
の層（例えば、パターン化したアルミニウム金属等）が
形成されたＴＦＴガラス基板３８が、サセプタ１８上に
配置される。
ャンバ１２はまずガス流出口３０を介して脱気される。
堆積チャンバ１２の内部には、既にその頂面に処理済み
の層（例えば、パターン化したアルミニウム金属等）が
形成されたＴＦＴガラス基板３８が、サセプタ１８上に
配置される。
【００１６】現在、相異なる幾つかのタイプの薄膜トラ
ンジスタが用いられているが、これらの薄膜トランジス
タの多くは、ＴＦＴ基板上のパターン化ゲートメタル上
にゲート誘電（絶縁）層を堆積し、続いて、そのゲート
誘電層の頂面上にはアモルファスシリコン層を堆積する
ことが必要である。その後、アモルファスシリコン膜の
上にメタルの接点が堆積されるが、このアモルファスシ
リコンはドープアモルファスシリコンの薄い層も有して
おり、アモルファスシリコンとその上のメタルとの間の
接触が良好になる。また、アモルファスシリコン層の上
にはエッチング停止層として窒化物の層が堆積される。
ンジスタが用いられているが、これらの薄膜トランジス
タの多くは、ＴＦＴ基板上のパターン化ゲートメタル上
にゲート誘電（絶縁）層を堆積し、続いて、そのゲート
誘電層の頂面上にはアモルファスシリコン層を堆積する
ことが必要である。その後、アモルファスシリコン膜の
上にメタルの接点が堆積されるが、このアモルファスシ
リコンはドープアモルファスシリコンの薄い層も有して
おり、アモルファスシリコンとその上のメタルとの間の
接触が良好になる。また、アモルファスシリコン層の上
にはエッチング停止層として窒化物の層が堆積される。
【００１７】ガラス基板上に薄膜トランジスタを製造す
る工程において絶縁層として有用であるためには、窒化
珪素のゲート誘電層は高品質でなければならない。本発
明で説明される実施例では、ＣＶＤチャンバ内の圧力を
約１．２〜約１．５トール(Torr)、基板温度を約３００
〜３５０℃に維持しつつ、窒化物を堆積させることによ
り、高品質の窒化珪素膜が得られる。反応体ガスの流量
は、適正な反応体ガスのレベルが維持されるように調節
される。好適には、シラン１００〜３００ｓｃｃｍとア
ンモニア５０〜１，０００ｓｃｃｍとが、キャリアガス
の窒素１，０００〜１０，０００ｓｃｃｍに対して用い
られ、前述のシャワーヘッドと基板との間隔をもって、
基板の前述のエリアに窒化珪素を堆積させる。ゲート窒
化珪素膜の好適な厚さは、約２００〜約１，０００ｎｍ
である。
る工程において絶縁層として有用であるためには、窒化
珪素のゲート誘電層は高品質でなければならない。本発
明で説明される実施例では、ＣＶＤチャンバ内の圧力を
約１．２〜約１．５トール(Torr)、基板温度を約３００
〜３５０℃に維持しつつ、窒化物を堆積させることによ
り、高品質の窒化珪素膜が得られる。反応体ガスの流量
は、適正な反応体ガスのレベルが維持されるように調節
される。好適には、シラン１００〜３００ｓｃｃｍとア
ンモニア５０〜１，０００ｓｃｃｍとが、キャリアガス
の窒素１，０００〜１０，０００ｓｃｃｍに対して用い
られ、前述のシャワーヘッドと基板との間隔をもって、
基板の前述のエリアに窒化珪素を堆積させる。ゲート窒
化珪素膜の好適な厚さは、約２００〜約１，０００ｎｍ
である。
【００１８】ｇ−ＳｉＮx 膜とａ−Ｓｉ膜とを堆積させ
る通常の処理条件は、以下の表１及び表２に示される。
る通常の処理条件は、以下の表１及び表２に示される。
【００１９】
【表１】
【００２０】
【表２】
【００２１】代表的な堆積プロセスとその処理条件と
は、以下の実施例に例示される。
は、以下の実施例に例示される。
【００２２】（実施例１）図２には、ＢＣＥ又はＥＳ多
段階ｇ−ＳｉＮx ＴＦＴデバイスの拡大断面図が示され
る。本発明に関しない初期プロセスでは、ガラス製のＴ
ＦＴ基板５０はアルミニウム等のパターン化メタル（図
示されず）でコーティングされている。そして、基板５
８にはまず平均的な品質のｇ−ＳｉＮx 層５２が、２７
０ｎｍ／ｍｉｎ．の高い堆積速度で堆積される。次い
で、平均的品質ｇ−ＳｉＮx 膜５２の頂面上に、高品質
のｇ−ＳｉＮx 層５４が１００ｎｍ／ｍｉｎ．の低い堆
積速度で堆積されて、ｇ−ＳｉＮx 層の堆積プロセスが
完了する。この高品質ゲート窒化珪素層は、その後続い
て５８ｎｍ／ｍｉｎ．の堆積速度で堆積されたａ−Ｓｉ
層５８とに、優れた界面５６を与える。
段階ｇ−ＳｉＮx ＴＦＴデバイスの拡大断面図が示され
る。本発明に関しない初期プロセスでは、ガラス製のＴ
ＦＴ基板５０はアルミニウム等のパターン化メタル（図
示されず）でコーティングされている。そして、基板５
８にはまず平均的な品質のｇ−ＳｉＮx 層５２が、２７
０ｎｍ／ｍｉｎ．の高い堆積速度で堆積される。次い
で、平均的品質ｇ−ＳｉＮx 膜５２の頂面上に、高品質
のｇ−ＳｉＮx 層５４が１００ｎｍ／ｍｉｎ．の低い堆
積速度で堆積されて、ｇ−ＳｉＮx 層の堆積プロセスが
完了する。この高品質ゲート窒化珪素層は、その後続い
て５８ｎｍ／ｍｉｎ．の堆積速度で堆積されたａ−Ｓｉ
層５８とに、優れた界面５６を与える。
【００２３】（実施例２）図３には、ＢＣＥ多段階ａ−
ＳｉＴＦＴデバイスの拡大断面図が示される。ガラスＴ
ＦＴ基板６０は、アルミニウム等のパターン化メタル
（図示されず）で予め被覆されている。そして、１００
ｎｍ／ｍｉｎ．の堆積速度でゲート窒化珪素層６２が絶
縁層として堆積される。続いて５８ｎｍ／ｍｉｎ．の低
い堆積速度で高品質のａ−Ｓｉ層６６が堆積されて、優
れた界面６４が得られる。次いで、２９０ｎｍ／ｍｉ
ｎ．の高い堆積速度で、平均的な品質のａ−Ｓｉ層が堆
積され、ａ−Ｓｉの堆積プロセスが完了する。
ＳｉＴＦＴデバイスの拡大断面図が示される。ガラスＴ
ＦＴ基板６０は、アルミニウム等のパターン化メタル
（図示されず）で予め被覆されている。そして、１００
ｎｍ／ｍｉｎ．の堆積速度でゲート窒化珪素層６２が絶
縁層として堆積される。続いて５８ｎｍ／ｍｉｎ．の低
い堆積速度で高品質のａ−Ｓｉ層６６が堆積されて、優
れた界面６４が得られる。次いで、２９０ｎｍ／ｍｉ
ｎ．の高い堆積速度で、平均的な品質のａ−Ｓｉ層が堆
積され、ａ−Ｓｉの堆積プロセスが完了する。
【００２４】（実施例３）図４には、多段階ｇ−ＳｉＮ
x 層とａ−Ｓｉ層とを包含するバックチャンネルエッチ
ングＴＦＴデバイスの拡大断面図が示される。ガラスＴ
ＦＴ基板７０は、アルミニウム等のパターン化メタル
（図示されず）で予め被覆されている。そして、２７０
ｎｍ／ｍｉｎ．の高い堆積速度で平均的品質のｇ−Ｓｉ
Ｎx 層７２が堆積される。続いて１００ｎｍ／ｍｉｎ．
の低い堆積速度で高品質のｇ−ＳｉＮx 層７４が堆積さ
れて、その後続いてその上に５８ｎｍ／ｍｉｎ．の低い
堆積速度で堆積されたａ−Ｓｉ層７８とに、優れた界面
７６を与える。次いで、２９０ｎｍ／ｍｉｎ．の高い堆
積速度で低い品質のａ−Ｓｉ層が堆積され、堆積プロセ
スが完了する。
x 層とａ−Ｓｉ層とを包含するバックチャンネルエッチ
ングＴＦＴデバイスの拡大断面図が示される。ガラスＴ
ＦＴ基板７０は、アルミニウム等のパターン化メタル
（図示されず）で予め被覆されている。そして、２７０
ｎｍ／ｍｉｎ．の高い堆積速度で平均的品質のｇ−Ｓｉ
Ｎx 層７２が堆積される。続いて１００ｎｍ／ｍｉｎ．
の低い堆積速度で高品質のｇ−ＳｉＮx 層７４が堆積さ
れて、その後続いてその上に５８ｎｍ／ｍｉｎ．の低い
堆積速度で堆積されたａ−Ｓｉ層７８とに、優れた界面
７６を与える。次いで、２９０ｎｍ／ｍｉｎ．の高い堆
積速度で低い品質のａ−Ｓｉ層が堆積され、堆積プロセ
スが完了する。
【００２５】本発明は、ｇ−ＳｉＮx 及びａ−Ｓｉの双
方に対して高い堆積速度、即ち３００ｎｍ／ｍｉｎ．ま
での堆積速度で、非常に高い品質の膜を生成する改良さ
れた方法を提供する。多段階ＰＥＣＶＤプロセスで用い
られる場合に、高品質のＴＦＴデバイスを高い効率で生
成することが可能である。この改良された方法には、単
一のプロセスチャンバ内でｇ−ＳｉＮx 及びａ−Ｓｉの
両方を堆積できるという利点もある。
方に対して高い堆積速度、即ち３００ｎｍ／ｍｉｎ．ま
での堆積速度で、非常に高い品質の膜を生成する改良さ
れた方法を提供する。多段階ＰＥＣＶＤプロセスで用い
られる場合に、高品質のＴＦＴデバイスを高い効率で生
成することが可能である。この改良された方法には、単
一のプロセスチャンバ内でｇ−ＳｉＮx 及びａ−Ｓｉの
両方を堆積できるという利点もある。
【００２６】本発明は例示された方法に関して説明して
きたが、ここで用いられた言葉は説明されたものと同種
のものを指すものであって、制限する意図ではない。
きたが、ここで用いられた言葉は説明されたものと同種
のものを指すものであって、制限する意図ではない。
【００２７】更に、本発明はいくつかの好適な実施例に
関して説明を行ってきたが、この分野に通ずる者であれ
ば、ここで開示された事を、直ちに本発明の他の可能な
変形例に適用させるであろう。例えば、本発明の開示
は、ＴＦＴ基板上へｇ−ＳｉＮx 膜、ａ−Ｓｉ膜及びＥ
／Ｓ ＳｉＮx （エッチング停止窒化珪素）膜を別の構
成ないし配置に適用し、膜間の界面の品質を向上させる
であろう。
関して説明を行ってきたが、この分野に通ずる者であれ
ば、ここで開示された事を、直ちに本発明の他の可能な
変形例に適用させるであろう。例えば、本発明の開示
は、ＴＦＴ基板上へｇ−ＳｉＮx 膜、ａ−Ｓｉ膜及びＥ
／Ｓ ＳｉＮx （エッチング停止窒化珪素）膜を別の構
成ないし配置に適用し、膜間の界面の品質を向上させる
であろう。
【００２８】Ｅ／Ｓ ＳｉＮx 膜構造の１つの例として
は、パターン化されたアルミニウム等の導電体を有する
基板上に、下側ＳｉＮx 絶縁層、アモルファスＳｉ層、
上側ＳｉＮx エッチング停止層が堆積されている。本発
明に従って、これらＳｉＮx層の片方又は両方が、薄
く、高品質な、低い速度で堆積された、活性アモルファ
スシリコン層に隣接する堆積層と、厚く、低めの品質の
高い速度で堆積された、上記の薄い層に隣接しアモルフ
ァスシリコン層とは離れている層との、２つの層に分け
られる。成長手法を分けることで、堆積にかかる時間を
増加させずに、ＳｉＮx とアモルファスシリコンとの間
に高い品質の接続を与える。
は、パターン化されたアルミニウム等の導電体を有する
基板上に、下側ＳｉＮx 絶縁層、アモルファスＳｉ層、
上側ＳｉＮx エッチング停止層が堆積されている。本発
明に従って、これらＳｉＮx層の片方又は両方が、薄
く、高品質な、低い速度で堆積された、活性アモルファ
スシリコン層に隣接する堆積層と、厚く、低めの品質の
高い速度で堆積された、上記の薄い層に隣接しアモルフ
ァスシリコン層とは離れている層との、２つの層に分け
られる。成長手法を分けることで、堆積にかかる時間を
増加させずに、ＳｉＮx とアモルファスシリコンとの間
に高い品質の接続を与える。
【００２９】
【発明の効果】以上説明したように、本発明では、全体
のｇ−ＳｉＮx 層の上にａ−Ｓｉ層を堆積する前に、高
い堆積速度で堆積された平均的な品質のｇ−ＳｉＮx 膜
の頂面の上に低い堆積速度で高品質のｇ−ＳｉＮx 膜を
堆積することにより実施できる。また、このプロセスで
は、まず低い堆積速度で高品質のａ−Ｓｉ層をｇ−Ｓｉ
Ｎx 層の上に堆積して界面を形成し、次に、高い堆積速
度で平均的な品質のａ−Ｓｉ層を堆積してａ−Ｓｉ層を
完成させる。
のｇ−ＳｉＮx 層の上にａ−Ｓｉ層を堆積する前に、高
い堆積速度で堆積された平均的な品質のｇ−ＳｉＮx 膜
の頂面の上に低い堆積速度で高品質のｇ−ＳｉＮx 膜を
堆積することにより実施できる。また、このプロセスで
は、まず低い堆積速度で高品質のａ−Ｓｉ層をｇ−Ｓｉ
Ｎx 層の上に堆積して界面を形成し、次に、高い堆積速
度で平均的な品質のａ−Ｓｉ層を堆積してａ−Ｓｉ層を
完成させる。
【００３０】従って、薄膜トランジスタ基板上にｇ−Ｓ
ｉＮx 及びａ−Ｓｉの厚膜を高い堆積速度で堆積し、な
お非常に高い品質の膜を製造する方法が提供される。
ｉＮx 及びａ−Ｓｉの厚膜を高い堆積速度で堆積し、な
お非常に高い品質の膜を製造する方法が提供される。
【図１】本発明に従った方法を行うことが可能なプラズ
マ励起ＣＶＤチャンバの断面図である。
マ励起ＣＶＤチャンバの断面図である。
【図２】ＢＣＥ又はＥＳ多段階ｇ−ＳｉＮx ＴＦＴデバ
イスの拡大断面図である。
イスの拡大断面図である。
【図３】ＢＣＥ多段階ａ−ＳｉＴＦＴデバイスの拡大断
面図である。
面図である。
【図４】ＢＣＥ多段階ｇ−ＳｉＮx 又はａ−ＳｉＴＦＴ
デバイスの拡大断面図である。
デバイスの拡大断面図である。
１０…堆積装置、１２…堆積チャンバ、１４…頂壁面、
１６…ガス流入マニホールド、１８…サセプタ、２０…
シャフト、２２…低面、２４…リフトオフ板、２６…リ
フトオフピン、２８…穴、３０…ガス流出口、３２…側
壁、３６…ＲＦ電力ソース、３８…基板、４２…ガス流
入パイプ、５０…ＴＦＴ基板、５２…平均的品質ｇ−Ｓ
ｉＮx 層、５４…高品質ｇ−ＳｉＮx 層、５６…界面、
５８…ａ−Ｓｉ層、６０…ＴＦＴ基板、６２…絶縁層、
６４…界面、６６…高品質ａ−Ｓｉ層、６８…平均的品
質ａ−Ｓｉ層、７０…ＴＦＴ基板、７２…平均的品質ｇ
−ＳｉＮx 層、７４…高品質ｇ−ＳｉＮx 層、７６…界
面、７８…高品質ａ−Ｓｉ層、８０…平均的品質ａ−Ｓ
ｉ層。
１６…ガス流入マニホールド、１８…サセプタ、２０…
シャフト、２２…低面、２４…リフトオフ板、２６…リ
フトオフピン、２８…穴、３０…ガス流出口、３２…側
壁、３６…ＲＦ電力ソース、３８…基板、４２…ガス流
入パイプ、５０…ＴＦＴ基板、５２…平均的品質ｇ−Ｓ
ｉＮx 層、５４…高品質ｇ−ＳｉＮx 層、５６…界面、
５８…ａ−Ｓｉ層、６０…ＴＦＴ基板、６２…絶縁層、
６４…界面、６６…高品質ａ−Ｓｉ層、６８…平均的品
質ａ−Ｓｉ層、７０…ＴＦＴ基板、７２…平均的品質ｇ
−ＳｉＮx 層、７４…高品質ｇ−ＳｉＮx 層、７６…界
面、７８…高品質ａ−Ｓｉ層、８０…平均的品質ａ−Ｓ
ｉ層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｍ (72)発明者 ロバート ロバートソン アメリカ合衆国， カリフォルニア州 94301， パロ アルト， ウェブスター ストリート 916 (72)発明者 マイケル コルラック アメリカ合衆国， カリフォルニア州 94501， アラメダ， カレッジ アヴェ ニュー 1141 (72)発明者 アンジェラ ティー．リー アメリカ合衆国， カリフォルニア州 94086， サニーヴェール， アカラネス ドライヴ ナンバー10 407 (72)発明者 タカコ タケハラ アメリカ合衆国， カリフォルニア州 94541， ヘイワード， コロニー ヴュ ウ プレイス 2811 (72)発明者 グオフ ジェフ フェン アメリカ合衆国， カリフォルニア州 95127， サン ノゼ， ヴァーニス ア ヴェニュー 3307 (72)発明者 ダン メイダン アメリカ合衆国， カリフォルニア州 94022， ロス アルトス ヒルズ， マ リエッタ レーン 12000
Claims (17)
- 【請求項１】 アモルファスシリコンの層と窒化珪素の
層との間の界面を少なくとも１つ形成するように、基板
上に少なくとも２つの電子材料の層を堆積する方法であ
って、 第１の堆積速度で行われ前記２つの層の少なくとも１つ
を堆積して第１の界面を形成する第１の堆積プロセス
と、 その後、前記第１の堆積速度とは異なる第２の堆積速度
で行われ続いて堆積される材料との第２の界面を形成す
る第２の堆積プロセスとの２つの段階の堆積プロセスに
よって、前記２つの層の少なくとも１つの層を堆積する
ステップを備える堆積方法。 - 【請求項２】 前記第１の堆積速度が１００ｎｍ／ｍｉ
ｎ．以下であり、且つ、前記第２の堆積速度が１５０ｎ
ｍ／ｍｉｎ．以上である請求項１に記載の堆積方法。 - 【請求項３】 前記第１の堆積プロセスが１００ｎｍ以
下の厚さを有する膜を形成し、且つ、前記第２のプロセ
スが、２００ｎｍ以上の厚さを有し前記第１のプロセス
で形成された膜に隣接する膜を形成する請求項１に記載
の堆積方法。 - 【請求項４】 前記第１の堆積速度が１５０ｎｍ／ｍｉ
ｎ．以上であり、且つ、前記第２の堆積速度が１００ｎ
ｍ／ｍｉｎ．以下である請求項１に記載の堆積方法。 - 【請求項５】 前記第１の堆積プロセスが２００ｎｍ以
上の厚さを有する膜を形成し、且つ、前記第２のプロセ
スが、２００ｎｍ以下の厚さを有し前記第１のプロセス
で形成された膜に隣接する膜を形成する請求項１に記載
の堆積方法。 - 【請求項６】 前記第１の堆積速度と前記第２の堆積速
度との差が少なくとも５０ｎｍ／ｍｉｎ．である請求項
１に記載の堆積方法。 - 【請求項７】 請求項１に記載の方法により製造される
基板。 - 【請求項８】 少なくとも１つのアモルファスシリコン
層と、これとの間の少なくとも１つの界面を有する１つ
の窒化珪素層とを含む基板上に電子材料の層を堆積する
方法であって、 第１の堆積速度を利用して前記２つの層の少なくとも１
つを前記少なくとも１つの界面までの第１の厚さにまで
形成し、次いで、前記第１の堆積速度とは少なくとも５
０ｎｍ／ｍｉｎ．の差がある第２の堆積速度を利用して
前記層を第２の厚さにまで形成する、２段階の堆積プロ
セスにより、前記材料の前記層の少なくとも１つを形成
する堆積方法。 - 【請求項９】 前記基板が、バックチャンネルエッチン
グ薄膜トランジスタ又はエッチング停止薄膜トランジス
タである請求項８に記載の堆積方法。 - 【請求項１０】 前記第１の堆積速度と前記第２の堆積
速度との差が１００ｎｍ／ｍｉｎ．よりも大きい請求項
８に記載の堆積方法。 - 【請求項１１】 前記少なくとも１つの界面が、アモル
ファスシリコン／ゲート窒化珪素界面である請求項８に
記載の堆積方法。 - 【請求項１２】 請求項８に記載の方法により製造され
る薄膜トランジスタ。 - 【請求項１３】 少なくとも１つのアモルファスシリコ
ン層と１つの窒化珪素層とをこれらの界面と共に含む薄
膜トランジスタ基板上に電子材料の複数の層を堆積する
方法であって、 まず、１００ｎｍ／ｍｉｎ．未満の低い堆積速度を用い
て前記材料を堆積して、堆積される前記材料とは異なる
材料と並置される前記少なくとも１つの界面を形成する
段階と、 続いて、１５０ｎｍ／ｍｉｎ．よりも大きな高い堆積速
度で前記材料を所望の厚さにまで堆積する段階との２つ
の段階の堆積プロセスにより、前記少なくとも１つの層
の１つを堆積するステップを備える堆積方法。 - 【請求項１４】 前記低い堆積速度で堆積される前記材
料の厚さが１００ｎｍ以下であり、且つ、前記高い堆積
速度で堆積される前記材料の厚さが１５０ｎｍ以上であ
る請求項１３に記載の堆積方法。 - 【請求項１５】まず、１５０ｎｍ／ｍｉｎ．よりも大き
な高い堆積速度を用いて前記材料を堆積して、異なる材
料と並置される前記少なくとも１つの界面を形成し、 続いて、１００ｎｍ／ｍｉｎ．未満の低い堆積速度で前
記材料を所望の厚さにまで堆積する請求項１３に記載の
堆積方法。 - 【請求項１６】 請求項１３に記載の堆積方法により製
造された薄膜トランジスタ。 - 【請求項１７】 請求項１５に記載の堆積方法により製
造された薄膜トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/193,310 US5441768A (en) | 1994-02-08 | 1994-02-08 | Multi-step chemical vapor deposition method for thin film transistors |
| US08/193310 | 1994-02-08 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09782199A Division JP3553410B2 (ja) | 1994-02-08 | 1999-04-05 | 薄膜トランジスタのための多段階ｃｖｄ法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111531A true JPH08111531A (ja) | 1996-04-30 |
| JP2938361B2 JP2938361B2 (ja) | 1999-08-23 |
Family
ID=22713099
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7020275A Expired - Lifetime JP2938361B2 (ja) | 1994-02-08 | 1995-02-08 | 薄膜トランジスタのための多段階ｃｖｄ法 |
| JP09782199A Expired - Lifetime JP3553410B2 (ja) | 1994-02-08 | 1999-04-05 | 薄膜トランジスタのための多段階ｃｖｄ法 |
| JP2003413631A Expired - Lifetime JP4018625B2 (ja) | 1994-02-08 | 2003-12-11 | 薄膜トランジスタのための多段階ｃｖｄ法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09782199A Expired - Lifetime JP3553410B2 (ja) | 1994-02-08 | 1999-04-05 | 薄膜トランジスタのための多段階ｃｖｄ法 |
| JP2003413631A Expired - Lifetime JP4018625B2 (ja) | 1994-02-08 | 2003-12-11 | 薄膜トランジスタのための多段階ｃｖｄ法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5441768A (ja) |
| JP (3) | JP2938361B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311365A (ja) * | 2004-04-20 | 2005-11-04 | Applied Materials Inc | 膜形成先駆物質の制御による窒化シリコン膜の特性及び均一性の制御 |
| JP2007059560A (ja) * | 2005-08-24 | 2007-03-08 | Sharp Corp | 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置 |
| WO2010084657A1 (ja) * | 2009-01-26 | 2010-07-29 | シャープ株式会社 | 半導体装置、半導体装置の製造方法、液晶装置 |
| JP2010204656A (ja) * | 2009-02-27 | 2010-09-16 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| JP2011023655A (ja) * | 2009-07-17 | 2011-02-03 | Shimadzu Corp | 窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648293A (en) * | 1993-07-22 | 1997-07-15 | Nec Corporation | Method of growing an amorphous silicon film |
| KR100267418B1 (ko) * | 1995-12-28 | 2000-10-16 | 엔도 마코토 | 플라스마처리방법및플라스마처리장치 |
| US6093660A (en) * | 1996-03-18 | 2000-07-25 | Hyundai Electronics Industries Co., Ltd. | Inductively coupled plasma chemical vapor deposition technology |
| US5800878A (en) * | 1996-10-24 | 1998-09-01 | Applied Materials, Inc. | Reducing hydrogen concentration in pecvd amorphous silicon carbide films |
| US6090686A (en) * | 1997-06-18 | 2000-07-18 | Lucent Technologies, Inc. | Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same |
| US6024044A (en) * | 1997-10-09 | 2000-02-15 | Applied Komatsu Technology, Inc. | Dual frequency excitation of plasma for film deposition |
| US6205870B1 (en) | 1997-10-10 | 2001-03-27 | Applied Komatsu Technology, Inc. | Automated substrate processing systems and methods |
| WO1999053540A1 (en) * | 1998-04-13 | 1999-10-21 | Applied Materials, Inc. | A method of forming a silicon nitride layer on a semiconductor wafer |
| US6207586B1 (en) * | 1998-10-28 | 2001-03-27 | Lucent Technologies Inc. | Oxide/nitride stacked gate dielectric and associated methods |
| US6355571B1 (en) | 1998-11-17 | 2002-03-12 | Applied Materials, Inc. | Method and apparatus for reducing copper oxidation and contamination in a semiconductor device |
| US6255200B1 (en) | 1999-05-17 | 2001-07-03 | International Business Machines Corporation | Polysilicon structure and process for improving CMOS device performance |
| US7087179B2 (en) * | 2000-12-11 | 2006-08-08 | Applied Materials, Inc. | Optical integrated circuits (ICs) |
| US20020195201A1 (en) * | 2001-06-25 | 2002-12-26 | Emanuel Beer | Apparatus and method for thermally isolating a heat chamber |
| US7300829B2 (en) * | 2003-06-02 | 2007-11-27 | Applied Materials, Inc. | Low temperature process for TFT fabrication |
| US7079740B2 (en) * | 2004-03-12 | 2006-07-18 | Applied Materials, Inc. | Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides |
| US7229911B2 (en) | 2004-04-19 | 2007-06-12 | Applied Materials, Inc. | Adhesion improvement for low k dielectrics to conductive materials |
| KR100721576B1 (ko) * | 2005-04-06 | 2007-05-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 제조 방법 |
| US20070202636A1 (en) * | 2006-02-22 | 2007-08-30 | Applied Materials, Inc. | Method of controlling the film thickness uniformity of PECVD-deposited silicon-comprising thin films |
| KR20090116887A (ko) * | 2008-05-08 | 2009-11-12 | 삼성전자주식회사 | 박막트랜지스터 및 그 제조방법 |
| CN108700781B (zh) * | 2016-02-17 | 2021-05-11 | 夏普株式会社 | 液晶显示装置 |
| CN113355745A (zh) * | 2021-05-21 | 2021-09-07 | 陕西宇腾电子科技有限公司 | 一种薄膜电晶体电特性优化方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135319A (ja) * | 1993-06-28 | 1995-05-23 | Kokusai Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273920A (en) * | 1992-09-02 | 1993-12-28 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface |
-
1994
- 1994-02-08 US US08/193,310 patent/US5441768A/en not_active Expired - Lifetime
-
1995
- 1995-02-08 JP JP7020275A patent/JP2938361B2/ja not_active Expired - Lifetime
- 1995-04-25 US US08/427,772 patent/US5567476A/en not_active Expired - Lifetime
-
1999
- 1999-04-05 JP JP09782199A patent/JP3553410B2/ja not_active Expired - Lifetime
-
2003
- 2003-12-11 JP JP2003413631A patent/JP4018625B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135319A (ja) * | 1993-06-28 | 1995-05-23 | Kokusai Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311365A (ja) * | 2004-04-20 | 2005-11-04 | Applied Materials Inc | 膜形成先駆物質の制御による窒化シリコン膜の特性及び均一性の制御 |
| JP2007059560A (ja) * | 2005-08-24 | 2007-03-08 | Sharp Corp | 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置 |
| WO2010084657A1 (ja) * | 2009-01-26 | 2010-07-29 | シャープ株式会社 | 半導体装置、半導体装置の製造方法、液晶装置 |
| JP2010204656A (ja) * | 2009-02-27 | 2010-09-16 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| US8917365B2 (en) | 2009-02-27 | 2014-12-23 | Beijing Boe Optoelectronics Technology Co., Ltd. | Method of manufacturing TFT-LCD array substrate |
| JP2011023655A (ja) * | 2009-07-17 | 2011-02-03 | Shimadzu Corp | 窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5567476A (en) | 1996-10-22 |
| JP2004165682A (ja) | 2004-06-10 |
| JP3553410B2 (ja) | 2004-08-11 |
| US5441768A (en) | 1995-08-15 |
| JP2938361B2 (ja) | 1999-08-23 |
| JP2000012870A (ja) | 2000-01-14 |
| JP4018625B2 (ja) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2938361B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JP2875945B2 (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法 | |
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| JP2981102B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7915114B2 (en) | Low temperature process for TFT fabrication | |
| JP3164956B2 (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 | |
| US5861197A (en) | Deposition of high quality conformal silicon oxide thin films on glass substrates | |
| US7785672B2 (en) | Method of controlling the film properties of PECVD-deposited thin films | |
| US6037017A (en) | Method for formation of multilayer film | |
| WO2000044033A1 (fr) | Procede et appareil de depot de film | |
| US7521341B2 (en) | Method of direct deposition of polycrystalline silicon | |
| US6309951B1 (en) | Method for crystallizing amorphous silicon | |
| JP3593363B2 (ja) | 半導体薄膜を具備するアクティブマトリックス型液晶表示装置の製造方法 | |
| JP2007138301A (ja) | 薄膜成膜装置 | |
| JPH08288223A (ja) | 薄膜の製造方法 | |
| JPH05160152A (ja) | 薄膜トランジスタの製造方法 | |
| JP3294438B2 (ja) | 多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法 | |
| JP2630089B2 (ja) | マイクロ波プラズマ処理装置 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| KR100272579B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3406386B2 (ja) | 枚葉式プラズマｃｖｄ装置 | |
| JP3786580B2 (ja) | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 | |
| JPH0344968A (ja) | 半導体装置およびその製造方法 | |
| JPH07273336A (ja) | 薄膜トランジスタの製造方法 | |
| KR20020059082A (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |