KR20020059082A - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR20020059082A KR20020059082A KR1020000087601A KR20000087601A KR20020059082A KR 20020059082 A KR20020059082 A KR 20020059082A KR 1020000087601 A KR1020000087601 A KR 1020000087601A KR 20000087601 A KR20000087601 A KR 20000087601A KR 20020059082 A KR20020059082 A KR 20020059082A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- ohmic contact
- center
- chamber
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 29
- 230000001105 regulatory effect Effects 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 239000007789 gas Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 및 그 제조방법을 제공하기 위한 것으로서, 기판상에 형성된 게이트 전극; 상기 게이트 전극 상부에 형성된 게이트 절연막; 상기 게이트 절연막 상부에 에지가 중앙보다 얇은 형상의 제1반도체층과 에지가 중앙보다 두꺼운 형상의 제2반도체층이 차례로 적층되어 형성되거나, 에지가 중앙보다 두꺼운 형상의 제1반도체층과 에지가 중앙보다 얇은 형상의 제2반도체층이 차례로 적층되어 형성된 반도체층; 상기 반도체층 상에 오우믹 콘택을 위한 오우믹콘택층; 상기 오우믹콘택층의 상부에 형성된 소스전극 및 드레인전극을 포함하여 구성되며, 상기 반도체층을 PECVD 방식으로 이중으로 형성하여 PECVD장비의 스페이싱 및 증착 압력 조절에 의해 대면적 a-Si 증착시 2중 증착 방식으로 공정을 진행하되, 제1반도체층은 볼록하게 제2반도체층은 오목하게 혹은 그 반대로 성막된 반도체층을 형성하여 a-Si 반도체층 두께의 균일성이 증대되므로 고화질에 필요한 균일한 인가전압을 구현함에 적당하며 디스플레이 상의 화질의 균일도에 영향을 주어 대면적 디스플레이 패널에 적합하다.
Description
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 특히 디스플레이 패널의 화소를 구동하기 위한 박막트랜지스터(Thin Film Transistor, 이하 TFT라 칭함) 반도체층의 두께의 균일도를 향상하여 화질이 개선된 액정 디스플레이 패널에 관한 것이다.
일반적으로 상기 반도체층은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법으로 형성되며, 일반적인 화학 기상 증착(CVD: Chemical Vapor Deposition, 이하 'CVD'라 칭함) 공정을 설명하면 다음과 같다.
반도체 제조공정에서 CVD 공정은 반응소스를 가스 상태로 공급하여 챔버에서 대기압(Atmosphere pressure)이나 저압(low pressure)의 조건에서 웨이퍼의 표면에 화학반응을 발생시켜 도전막, 유전체막 및 반도체층 등의 박막을 형성하는 기술이다. 이러한 CVD 방법은 스퍼터링(sputtering)이나 다른 박막 형성 방법에 비하여 다양한 박막을 웨이퍼에 퇴적할 수 있는 수단을 제공하기 때문에 반도체제조공정에 있어서 필수 불가결한 기술로서 정착이 되었고, 공정 및 장치면에서 많은 기술 혁신이 도모되고 있다.
이러한 CVD 방식은 대기압 CVD, 저압 CVD, PEVCD 및 광여기 CVD등으로 크게 구분이 되고 있는데, 특히 PECVD 높은 에너지를 갖는 플라즈마를 이용하여 반응소스(source)를 여기(Excitation)하거나 화학결합 상태를 원자 또는 레티클(Reticle)의 형태로 분해하여 활성입자 간의 반응에 의하여 박막을 퇴적하는 방식이다. □
상기의 PECVD는 진공증착법이나 진공 스퍼터링법에 비해 막두께나 막질의 균일성이 비교적 높고 성막시의 소비전력이 적다는 장점이 있다. 따라서 휘도향상을 위해 구동 TFT의 반도체층 두께의 균일성이 한층 더 요구되는 대면적의 액티브 매트릭스 기판을 제조하는 경우 PECVD방법이 유리하다.
진공실을 이루는 챔버(Chamber) 내부에 증착에 필요한 가스를 주입하여 원하는 압력과 기판 온도가 설정되면 RF(Radio Frequency) power를 이용하여 주입된 가스를 플라즈마 상태로 분해하여 기판위에 증착한다.
증착에 필요한 조건은 진공상태, RF 파워, 기판온도, 반응 가스, 반응 압력 등이다.
증착되는 물질은 액정 디스플레이 패널을 예로 들면, 절연막과 반도체층으로 나눠지며, 절연막으로는 게이트 절연막, 보호막이 있다. 반도체층으로는 활성층을 이루는 비정질 실리콘(a-Si:H)과 접촉 저항층을 이루는 도핑된 비정질 실리콘막(n+a-Si:H)이 있다
도1은 종래 기술에 따른 2중으로 형성한 반도체층(1)의 단면도로, 도1에 도시된 바와 같이 a-Si층의 가운데 부분이 볼록한 구조를 가지고 있다.
대면적 패널의 TFT 제조공정에 있어서, 성막단계 중 반도체층인 a-Si층의 두께는 그 위에 증착되는 막들의 스탭 커버리지(step coverage)를 좌우하며, a-Si층이 불균일하게 형성되면 a-Si층 상부에 형성되는 막에 리키지(leakage)를 유발시키므로 불량이 발생하며 수율이 저하되게 된다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, PECVD(Plasma Enhanced Chemical Vapor Deposition)장비의 스페이싱 및 증착압력 조절에 의해 a-Si막의 증착형상도(morphology)를 변형시켜 a-Si막을 콘형상의 볼록한 형태와 컵형상의 오목한 형태를 갖도록 이중으로 증착시켜 a-Si막의 두께의 균일성을 높인 박막트랜지스터 및 그 제조방법을 이는데 그 목적이 있다.
도1은 종래 기술에 따른 2중으로 형성한 반도체층(1)의 단면도.
도2는 본 발명에 따른 박막트랜지스터의 단면도.
도3a 및 도3b는 상기 도2의 반도체층(13)의 형성 모식도.
도4는 PECVD 장치의 간략한 단면도.
*도면의 주요부분에 대한 부호의 설명
10 : 기판 11 : 게이트 전극
12 : 게이트 절연막 13 : 반도체층
13a : 제1반도체층 13b : 제2반도체층
14 : 오우믹콘택층 15a : 소스전극
15b : 드레인전극
100 : 챔버 101 : 샤워 헤드
102 : 프레셔 103 : RF 전원
104 : 서셉터 105 : 히터
106 : 엘리베이터
상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터의 특징은 기판상에 형성된 게이트 전극; 상기 게이트 전극 상부에 형성된 게이트 절연막; 상기 게이트 절연막 상부에 에지가 중앙보다 얇은 형상의 제1반도체층과 에지가 중앙보다 두꺼운 형상의 제2반도체층이 차례로 적층되어 형성되거나, 에지가 중앙보다 두꺼운 형상의 제1반도체층과 에지가 중앙보다 얇은 형상의 제2반도체층이 차례로 적층되어 형성된 반도체층; 상기 반도체층 상에 오우믹 콘택을 위한 오우믹콘택층; 상기 오우믹콘택층의 상부에 형성된 소스전극 및 드레인전극을 포함하여 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 제조방법의 특징은 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 에지가 중앙보다 얇은 형상의 제1반도체층과 에지가 중앙보다 두꺼운 형상의 제2반도체층을 차례로 적층하거나, 에지가 중앙보다 두꺼운 형상의 제1반도체층과 에지가 중앙보다 얇은 형상의 제2반도체층을 차례로 적층하여 반도체층을 형성하는 단계; 상기 반도체층 상에 오우믹 콘택을 위한 오우믹콘택층을 형성하는 단계; 상기 오우믹콘택층의 상부에 소스전극 및 드레인전극을 형성하는 단계를 포함하여 이루어지는데 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 박막트랜지스터 및 그 제조방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도2는 본 발명에 따른 박막트랜지스터의 단면도이다.
도2에 도시한 바와 같이, 기판(10)상에 형성된 게이트 전극(11)과, 상기 게이트 전극(11) 상부에 형성된 게이트 절연막(12)과, 상기 게이트 절연막(12) 상부에 형성된 반도체층(13)과, 상기 반도체층(13) 상에 오우믹 콘택을 위한 오우믹콘택층(14) 및 상기 오우믹콘택층(14)의 상부에 형성된 소스전극(15a) 및 드레인전극(15b)을 포함하여 구성된다.
제조 공정은 다음과 같다.
기판(10) 상에 게이트 전극(11)을 형성하고 상기 게이트 전극(11) 상부에 게이트 절연막(12)을 형성한다.
상기 게이트 절연막(12) 상부에 반도체층(13)을 형성하고, 반도체층(13) 상에 오우믹 콘택을 위한 오우믹콘택층(14)을 형성한다. 이어 상기 오우믹콘택층(14)의 상부에 소스전극(15a) 및 드레인전극(15b)을 형성한다.
더 상세한 제조 공정은 다음과 같다.
기판(10) 상에 게이트 금속 물질을 스퍼터링(Sputtering)법으로 형성하고 마스크를 이용하여 패터닝하여 게이트 전극(11)을 형성한다. 이어, 상기 게이트 전극(11)을 포함한 기판(10) 전면에 실리콘질화물 또는 실리콘산화물 등을 CVD(Chemical Vapor Deposition)법으로 증착하여 게이트 절연막(12)을 형성한 후, 상기 게이트 전극(11) 상부의 게이트 절연막(12) 상에 정질 Si, 비정질 Si(amorphous Si)로 반도체층(13)을 형성하고, 상기 반도체층(13) 위에 오우믹콘택층(14)을 형성한다.
에치 백 구조에서는 게이트 절연막(12)과 a-Si:H 반도체층(13), 이후 형성되는 소스전극/드레인전극과의 오우믹콘택층(14)으로 쓰이는 n+ a-Si:H막을 순차적으로 상기의 삼층막(n+a-Si:H/a-Si:H/SiNx)을 순차적으로 공기중에 노출없이 연속 증착한다.
상기와 같이 게이트 절연막(12), 반도체층(13), 오우믹콘택층(14)을 연속증착하여 형성하고, 박막트랜지스터부에 해당하는 부위를 제외한 n+a-Si:H막은 포토공정과 건식식각에 의하여 게이트 절연막(12)만 남기고 제거한다.
상기 오우믹콘택층(14) 상부에 상기 오우믹콘택층(14)의 소정영역이 노출되도록 소스전극(15a), 드레인전극(15b)을 형성한다.
상기 노출된 오우믹콘택층(14)을 식각하고 이때, 오우믹콘택층(14)의 하부의 반도체층(13)도 일부 오버 식각하여 박막트랜지스터를 형성한다. 이때 박막트랜지서터의 채널을 형성하는 공정은 별도의 포토공정없이 박막트랜지스터의 의 소스전극(15a)과 드레인전극(15b)을 마스크로 사용하여 채널부위의 막을 건식식각하는 방법을 사용한다.
도3a 및 도3b는 상기 도2의 반도체층(13)의 형성 모식도이다.
도3a에 도시한 바와 같이, 상기 반도체층(13)은 에지가 중앙보다 얇게 형성된 제1반도체층(13a)과 에지가 중앙보다 두껍게 형성된 제2반도체층(13b)이 차례로 적층되어 평탄하게 형성된다.
그리고 도3b에 도시한 바와 같이, 상기 반도체층(13)은 에지가 중앙보다 두껍게 형성된 제1반도체층(13a)과, 에지가 중앙보다 얇게 형성된 제2반도체층(13b)이 차례로 적층되어 평탄하게 형성되기도 한다.
상기 도3a 및 도3b에 도시된 바와 같은 반도체층(13)은 PECVD 장치에 의해 형성된다.
상기 PECVD 장치에 의해 반도체층(13) 및/또는 오우믹콘택층(14)의 증착에 필요한 조건은 진공상태, RF 파워, 기판온도, 반응 가스, 반응 압력 등이다.
도4는 PECVD 장치의 간략한 단면도로, PECVD 장치는 진공상태의 챔버(100)와, 상기 챔버(100)내에 가스를 공급하는 샤워 헤드(101)와, 상기 챔버(100)내의 압력을 조절하는 프레셔(presser : 102)와, 상기 챔버(100)에 RF 파워를 공급하여 상기 공급된 가스를 플라즈마 상태로 바꾸어주는 RF 전원(103)과, 상기 챔버(100 : Chamber)내가 일정 압력에 이르고, 일정 온도에 이르면 그 상부에 배치된 기판(10) 상부에 반도체층(도시하지 않음: 제1반도체층, 제2반도체층)과, 상기 오우믹콘택층(도시하지 않음) 중 적어도 어느 하나가 형성되는 서셉터(104)와, 상기 서셉터(104)를 상기 일정 온도에 이르게 하는 히터(105)를 포함하여 구성된다. 그리고, 상기 히터(105) 하부에 형성된 엘리베이터(106)를 더 포함한다.
동작은 상기 기판(10)을 진공상태의 챔버(100) 내로 로딩하는 단계와, 상기 PECVD 방식은 진공상태의 챔버(100) 내부에 증착에 필요한 가스를 가스 샤워(101)에 의해 주입 및 고르게 분산하는 단계와, 그 상부에 배치된 상기 기판(10) 상부에 상기 반도체층(제1반도체층, 제2반도체층)과, 오우믹콘택층 중 적어도 하나가 형성되는 서셉터(104)가 일정 온도로 설정되고 챔버(100)내 압력이 설정되면, RF(Radio Frequency) 전원(103)을 이용하여 상기 주입된 가스를 플라즈마 상태로 분해하여 상기 기판(100) 위에 증착하는 단계를 포함하여 이루어진다.
즉, 진공실을 이루는 챔버(100) 내부에 증착에 필요한 가스를 주입하여 원하는 압력과 기판 온도가 설정되면 RF(Radio Frequency) 전원(103)을 이용하여 주입된 가스를 플라즈마 상태로 분해하여 기판(10) 위에 증착한다.
히터(105)와 상기 서셉터(104)는 일체형으로 형성되어 있고, 독립적으로 온도조절이 가능하고, 스페이싱 조절은 소프트웨어로 조정이 된다.
그리고 상기 압력을 조절하는 프레셔(102)는 배기 벨브 형태로 벨브의 각도를 조절함으로써 챔버(100)내의 압력이 조절된다.
도4의 PECVD 장치에 의해 도3a에 도시된 바와 같은 제1반도체층(13a)을 일정 압력하에서 에지부분의 두께가 얇게 먼저 형성하고, 벨브의 각도를 조절한 프레셔(102)에 의해 반응 압력을 달리하여 에지부분의 두께가 두꺼운 제2반도체층(13b)을 형성하면 평탄한 반도체층(13)이 형성된다. 따라서 반도체층(13)이 얇고 균일하게 형성되며, 또한 PECVD 장치의 스페이싱 거리가 단축된다.
도3b에 도시된 반도체층(13)도 상기와 같이 평탄화된다.
이중증착 전 양산에서 a-Si 반도체층 두께 균일성이 16~18%였으나, 본 발명에 따른 반도체층의 이중 증착 후 양산에서 7.4%정도로 개선가능하다.
이상에서 설명한 바와 같은 본 발명에 따른 박막트랜지스터 및 그 제조방법은 다음과 같은 효과가 있다.
PECVD장비의 스페이싱 및 증착압력 조절에 의해 대면적 a-Si 증착시 2중 증착 방식으로 공정을 진행하되, 제1반도체층은 볼록하게 제2반도체층은 오목하게 혹은 그 반대로 성막된 반도체층을 형성하여 a-Si 반도체층 두께의 균일성이 증대되므로 고화질에 필요한 균일한 인가전압을 구현함에 적당하며 디스플레이 상의 화질의 균일도에 영향을 주어 대면적 디스플레이 패널에 적합하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (8)
- 기판상에 형성된 게이트 전극;상기 게이트 전극 상부에 형성된 게이트 절연막;상기 게이트 절연막 상부에 에지가 중앙보다 얇은 형상의 제1반도체층과 에지가 중앙보다 두꺼운 형상의 제2반도체층이 차례로 적층되어 형성되거나, 에지가 중앙보다 두꺼운 형상의 제1반도체층과 에지가 중앙보다 얇은 형상의 제2반도체층이 차례로 적층되어 형성된 반도체층;상기 반도체층 상에 오우믹 콘택을 위한 오우믹콘택층;상기 오우믹콘택층의 상부에 형성된 소스전극 및 드레인전극을 포함하여 구성되는 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 반도체층은 PECVD 장치에 의해 형성되는 것을 특징으로 하는 박막트랜지스터.
- 제2항에 있어서, 상기 PECVD 장치는진공상태의 챔버;상기 챔버내에 가스를 공급하는 샤워 헤드;상기 챔버내의 압력을 조절하는 프레셔(presser);상기 챔버에 RF 파워를 공급하여 상기 공급된 가스를 플라즈마 상태로 바꾸어주는 RF 전원;상기 챔버내가 일정 압력에 이르고, 일정 온도에 이르면 그 상부에 반도체층(제1반도체층, 제2반도체층)과, 상기 오우믹콘택층 중 적어도 어느 하나가 형성되는 서셉터;상기 서셉터를 상기 일정 온도에 이르게 하는 히터를 포함하여 구성되는 것을 특징으로 하는 박막트랜지스터.
- 제3항에 있어서, 상기 제1반도체층과 제2반도체층은 서로 다른 압력하에서 형성되는 것을 특징으로 하는 박막트랜지스터.
- 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상부에 에지가 중앙보다 얇은 형상의 제1반도체층과 에지가 중앙보다 두꺼운 형상의 제2반도체층을 차례로 적층하거나, 에지가 중앙보다 두꺼운 형상의 제1반도체층과 에지가 중앙보다 얇은 형상의 제2반도체층을 차례로 적층하여 반도체층을 형성하는 단계;상기 반도체층 상에 오우믹 콘택을 위한 오우믹콘택층을 형성하는 단계;상기 오우믹콘택층의 상부에 소스전극 및 드레인전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제5항에 있어서, 상기 반도체층은 PECVD 방식으로 형성되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제6항에 있어서, 상기 PECVD 방식은상기 기판을 진공상태의 챔버(Chamber) 내로 로딩하는 단계;상기 챔버 내부에 증착에 필요한 가스를 주입하는 단계;그 상부에 배치된 상기 기판 상부에 상기 반도체층(제1반도체층, 제2반도체층)과, 오우믹콘택층 중 적어도 하나가 형성되는 서셉터가 일정 온도로 설정되고 챔버내 압력이 설정되면, RF(Radio Frequency) 전원을 이용하여 상기 주입된 가스를 플라즈마 상태로 분해하여 상기 기판 위에 증착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제7항에 있어서, 상기 제1반도체층과 제2반도체층은 서로 다른 압력하에서 형성되는 것을 특징으로 하는 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087601A KR20020059082A (ko) | 2000-12-30 | 2000-12-30 | 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087601A KR20020059082A (ko) | 2000-12-30 | 2000-12-30 | 박막트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020059082A true KR20020059082A (ko) | 2002-07-12 |
Family
ID=27690435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000087601A KR20020059082A (ko) | 2000-12-30 | 2000-12-30 | 박막트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020059082A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412117A (zh) * | 2010-09-19 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | 薄膜形成方法 |
-
2000
- 2000-12-30 KR KR1020000087601A patent/KR20020059082A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412117A (zh) * | 2010-09-19 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | 薄膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| US6037017A (en) | Method for formation of multilayer film | |
| US6800502B2 (en) | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus | |
| JP4018625B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US20050233595A1 (en) | Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors | |
| US20090155494A1 (en) | Method for manufacturing flat substrates | |
| US6395652B2 (en) | Method of manufacturing thin film transistor | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| US7589031B2 (en) | Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| JP3593363B2 (ja) | 半導体薄膜を具備するアクティブマトリックス型液晶表示装置の製造方法 | |
| JP2007138301A (ja) | 薄膜成膜装置 | |
| US6579425B2 (en) | System and method for forming base coat and thin film layers by sequential sputter depositing | |
| KR20020059082A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH08288223A (ja) | 薄膜の製造方法 | |
| US20100173448A1 (en) | High frequency plasma enhanced chemical vapor deposition | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JP2002293687A (ja) | 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| KR100332423B1 (ko) | Ｐｅｃｖｄ 장비 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000349292A (ja) | 薄膜トランジスタ | |
| JPH09266201A (ja) | プラズマｃｖｄ装置 | |
| JPH07273336A (ja) | 薄膜トランジスタの製造方法 | |
| WO2018102677A1 (en) | Substrate transfer apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |