JP2000349292A

JP2000349292A - 薄膜トランジスタ

Info

Publication number: JP2000349292A
Application number: JP15543199A
Authority: JP
Inventors: Manabu Takada; 学高田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-06-02
Filing date: 1999-06-02
Publication date: 2000-12-15

Abstract

(57)【要約】【課題】アクティブマトリクス型液晶表示装置に用
いる薄膜トランジスタ（ＴＦＴ）において、良好なＴＦ
Ｔ特性及び信頼性を得ることができるとともに、ゲート
絶縁膜のクラックや基板の反りが生じないものを提供す
る。【解決手段】ゲート絶縁膜(1)をなす窒化シリコン膜
は、膜中の圧縮応力が４×１０^９〜２×１０^１０ｄｙｎ
／ｃｍ^２である。このとき、膜密度は９×１０^２２原子
／ｃｍ^３以上である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）に関する。特には、アクティブマトリクス型
液晶表示装置のスイッチング素子として用いられる薄膜
トランジスタに関する。

【０００２】

【従来の技術】近年、液晶表示装置等の平面表示装置
は、薄型、軽量、低消費電力の特徴を生かして、パーソ
ナル・コンピュータ、ワードプロセッサあるいは小型Ｔ
Ｖ等の表示装置として、更に投射型ＴＶ等の表示装置と
して各種分野で利用されている。

【０００３】中でも、各画素電極にスイッチ素子が電気
的に接続されて成るアクティブマトリックス型液晶表示
装置は、隣接画素間でクロストークのない良好な表示画
像を実現できることから、平面表示装置の主流となって
いる。

【０００４】アクティブマトリクス型液晶表示装置のス
イッチング素子としては、薄膜トランジスタが広く用い
られる。薄膜トランジスタは、低温で形成でき、しかも
絶縁基板上の比較的大面積にわたって一括して形成で
き、また、スイッチング特性に優れるからである。

【０００５】このスイッチング素子としての薄膜トラン
ジスタ（以下、ＴＦＴと略称する。）は、ガラスや石英
等の透明絶縁基板上にあって、マトリクス状に配列され
る画素電極ごとに設けられる。ＴＦＴのゲート電極と、
ＴＦＴのソース電極及びドレイン電極との間には、窒化
シリコン膜等からなるゲート絶縁膜が配置されて、これ
らの間が絶縁されている。前記のソース電極及びドレイ
ン電極に接する半導体活性層とから構成される。

【０００６】

【発明が解決しようとする課題】ここで、充分なＴＦＴ
特性及びその信頼性を得るためには、ゲート絶縁膜の成
膜条件を適当な範囲に設定し膜物性を適当な範囲に設定
することが必要である。しかし、アクティブマトリクス
液晶表示装置のように基板上の広い面積にわたってＴＦ
Ｔ及びゲート絶縁膜を形成する場合、ＴＦＴ特性及びそ
の信頼性にとって好ましい緻密な膜を形成した場合に、
基板上のゲート絶縁膜にクラックが発生したり、基板の
反りが発生するという問題があった。

【０００７】例えば、ゲート絶縁膜を窒化シリコン膜の
みから形成する場合には、膜厚を３００〜４００ｎｍと
大きくとる必要があるため、基板上のゲート絶縁膜にク
ラックが発生したり、基板の反りが発生するという問題
が現れやすかった。

【０００８】このようなクラックや基板の反りを低減す
るためには、反応ガス流量の調整や水素ガスの添加とい
ったプラズマＣＶＤによる成膜の条件の調整により、成
膜される窒化シリコン膜中に残留する圧縮応力を小さく
することができる。しかし、このように圧縮応力を小さ
くするならば、ゲート絶縁膜の緻密さが低下するのでＴ
ＦＴ特性が低下してしまう。

【０００９】本発明は、上記問題点に鑑みなされたもの
であり、アクティブマトリクス型液晶表示装置に用いる
ＴＦＴにおいて、良好なＴＦＴ特性及び信頼性を得るこ
とができるとともに、ゲート絶縁膜のクラックや基板の
反りが生じないものを提供するものである。

【００１０】

【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタは、ゲート電極と、ソース電極及びドレイン電
極と、窒化シリコン膜またはこれを含む積層膜からなり
前記ゲート電極と前記のソース電極及びドレイン電極と
の間を絶縁するゲート絶縁膜と、前記のソース電極及び
ドレイン電極に接する半導体活性層とから構成され、絶
縁基板上に複数が配列される薄膜トランジスタにおい
て、前記窒化シリコン膜は、膜密度が９×１０^２２原子
(atoms)／ｃｍ^３以上であり、膜中の圧縮応力が４×１
０^９〜２×１０^１０ｄｙｎ／ｃｍ^２であることを特徴と
する。

【００１１】上記構成により、良好なＴＦＴ特性及び信
頼性を得ることができるとともに、ゲート絶縁膜のクラ
ックや基板の反りが生じない。

【００１２】

【発明の実施の形態】本発明の実施例について図１〜６
を用いて説明する。

【００１３】まず、図１に示す例により、アクティブマ
トリクス液晶表示装置の画素電極ごとに配置されるＴＦ
Ｔの積層構造について簡単に説明する。図示のＴＦＴ
は、逆スタガー型であり、非晶質シリコン（以下、ａ-
Ｓi:Ｈと略称する）を活性層とするものである。

【００１４】ガラス基板(10)上に形成されるＴＦＴ(5)
は、ゲート電極(13a)と、このゲート電極(13a)を被覆す
るゲート絶縁膜(1)と、このゲート絶縁膜(1)を介してゲ
ート電極(13a)上に積み重なる島状のａ-Ｓi:Ｈ薄膜(18)
と、この上にさらに積み重なる、より小さい島状のチャ
ネル保護膜(20)と、これら島状の重ねパターン(18,20)
を覆う、ソース電極(31)及びドレイン電極(35)とを備え
て構成される。ここで、ソース電極(31)及びドレイン電
極(35)と、ＴＦＴの活性層であるａ-Ｓi:Ｈ薄膜(18)と
の間には、良好なオーミック接触を与えるための、リン
ドープされた非晶質シリコン膜（ｎ^＋ａ-Ｓi:Ｈ薄膜）
(25a,25b)が配置される。また、チャネル保護膜(20)上
では、谷状に、導電層及びａ-Ｓi:Ｈ薄膜が除去され
て、ソース電極(31)とドレイン電極(35)とを離間するバ
ックチャネル部を形成している。

【００１５】次に、図２〜３を用いてゲート絶縁膜を成
膜するプラズマＣＶＤ装置について説明する。

【００１６】プラズマＣＶＤ装置(101)は、図２に示す
ように、成膜を行う反応室(111)と、この反応室(111)に
原料ガスを供給する原料ガス供給系(151)と、エッチン
グガス供給系(161)と、反応室(111)を減圧する排気系(1
71)と、反応室(111)に高周波電力を供給する電源系(18
1)とから構成される。

【００１７】原料ガス供給系(151)は、シラン（ＳｉＨ
_４）、水素（Ｈ_２）、アンモニア（ＮＨ_３）、及び、水
素希釈されたホスフィン（ＰＨ_３／Ｈ_２）の各原料ガス
をそれぞれバルブ(151a)〜(151e)を介して反応室(111)
に供給する。また、エッチングガス供給系(161)は、三
フッ化窒素（ＮＦ_３）及びアルゴン（Ａｒ）をそれぞれ
バルブ(161a)〜(161b)を介して反応室(111)に供給す
る。

【００１８】図３には、成膜を行う反応室(111)の断面
構造を示す。反応室(111)は、全体が、表面にアルミナ
（Ａｌ_２Ｏ_３）を被着したアルミニウム（Ａｌ）から構
成されている。以下の説明において、サセプタの側を下
方とし基板がサセプタの上面に載置されるものとする
が、基板が垂直に配置される場合も全く同様である。

【００１９】反応室(111)は、上下動可能に支持された
逆カップ状の上側収納体(121)と、これに組み合わされ
るカップ状の下側収納体(131)とからなる。上側収納体
(121)の中央部には反応ガス導入孔(123)が備えられ、下
側収納体(131)の側壁には排気系(171)に接続する排気孔
(133)が備えられる。

【００２０】上側収納体(121)には、一方の電極であっ
て、成膜される基板(10)上に原料ガスを均一に供給する
ためのガス吹き出し孔(143)を備えたガス導入電極(141)
が支持されている。

【００２１】一方、下側収納体(131)には、成膜する基
板(10)を載置するためのサセプタ(145)が支持されてお
り、このサセプタ(145)が、グランド電位に維持される
他方の電極をなしている。基板(10)は、サセプタ(145)
の主表面（上面）上にあって、基板に被せられるマスク
(149)により固定される。サセプタ(145)の内部には基板
(10)の温度を調整するためのヒーター(147)が備えられ
ている。

【００２２】以下に、アクティブマトリクス型液晶表示
装置のＴＦＴを製造する工程について図４を参照して説
明する。

【００２３】（１）ゲート電極(13a)等の作成まず、図４（ａ）に示すように、３６０×４６５ｍｍの
ガラス基板(10)上にモリブデン・タングステン合金（Ｍ
ｏ・Ｗ）の薄膜を形成し、これを複数本のストライプ状
にパターニングして、ゲート電極(13a)、及びゲート電
極(13a)と一体の走査線（図示せず）、並びに補助容量
線(13b)を形成する。

【００２４】（２）プラズマＣＶＤによるゲート絶縁膜
等の成膜このようにしてゲート電極(13a)等が形成されたガラス
基板(10)を、プラズマＣＶＤ装置(101)の導入室及び搬
送室（図示せず）を経て、反応室(111)に導く。ガラス
基板(10)は、ゲート電極(13a)等が形成された主表面を
上に向けたままサセプタ(145)上に載置され、この上に
マスク(149)が被せられる。

【００２５】反応室(111)中にてプラズマＣＶＤによ
り、ガラス基板(10)上に、ゲート絶縁膜としての窒化シ
リコン膜(1)を堆積する。

【００２６】反応室(111)における電極間距離、すなわ
ちガス導入電極(141)とサセプタ(145)の間の距離は１
５.２ｍｍに設定する。反応ガスとしては、流量３００
ｓｃｃｍのシラン（ＳｉＨ_４）、流量１５００ｓｃｃｍ
のアンモニア、及び、流量６５００ｓｃｃｍの窒素を反
応室(111)に導入する。反応ガス導入とともに減圧排気
を行い、反応室(111)内を２Torrに維持する。また、ヒ
ーター(147)加熱によりサセプタ(145)上の基板(10)を３
３０℃まで上昇させる。

【００２７】この状態で、電源系(181)から１３００Ｗ
の高周波電圧を供給することにより、シラン及びアンモ
ニアをプラズマ化して、基板(10)上に４００ｎｍの窒化
シリコン膜(1)を堆積する。

【００２８】次に、供給する反応ガスを切り替えて、非
晶質シリコン(17)の堆積を行う。

【００２９】反応ガスとして、流量５００ｓｃｃｍのシ
ラン、及び２８００ｓｃｃｍの水素（Ｈ_２）ガスを供給
し、減圧排気により１Torrに維持する。基板(10)の温度
を窒化シリコン膜成膜時と同様の３３０℃に制御し、電
極間に１５０Ｗの高周波電圧を印加する。このようにし
て、５０ｎｍの非晶質シリコン(17)を堆積させる。

【００３０】この後、さらに反応ガスを切り替えて、チ
ャネル保護膜を形成するための窒化シリコンの堆積を行
う。反応ガスとして、流量２００ｓｃｃｍのシランガ
ス、及び１０００ｓｃｃｍのアンモニアガスを供給する
とともに、キャリアガスとして７０００ｓｃｃｍの窒素
ガスを供給する。このとき、減圧排気により１Torrに維
持する。基板(10)の温度は上記の成膜と同様３３０℃に
制御したまま、電極間に１３００Ｗの高周波電圧を印加
して、３００ｎｍの窒化シリコン膜(19)を堆積させる。

【００３１】以上のようにして、ガラス基板(10)上に、
ゲート絶縁膜をなす窒化シリコン膜(1)と、半導体膜を
形成するための非晶質シリコン膜(17)と、チャネル保護
膜を形成するための窒化シリコン膜(19)との３層の膜を
連続して堆積した後、反応ガスの供給を停止し、５０ｍ
Torrまで減圧する。そして、ガラス基板(10)を、反応室
(111)から搬送室及び排出室（図示せず）を経てＣＶＤ
装置(101)の外に導く。

【００３２】上記工程により得られた、ゲート絶縁膜と
しての窒化シリコン膜(1)は、屈折率が１．９０、シリ
コン元素に対する窒素元素のモル比（Ｎ／Ｓｉ比）が
１．３であって、膜中の応力が５×１０^９ｄｙｎ／ｃｍ
^２であり、膜密度が９×１０^２ ^２原子／ｃｍ^３であっ
た。ここで、屈折率はエリプソメータを用いて測定し、
モル比及び膜密度は、ＲＢＳ（ラザフォード・バック・
スキッタリング）法により測定した。また、応力は、シ
リコンウェハ上に同様の成膜条件で堆積させて測定した
ものを用いた。

【００３３】（３）その他の工程この後、図４（ｃ）に示すように、ａ-Ｓi:Ｈ薄膜(17)
を島状にパターニングしてＴＦＴの活性層(18)を作成
し、次いでゲート電極(13a)をマスクとした裏面露光に
より、ゲート電極(13a)に自己整合されたチャネル保護
膜(20)を作成する。

【００３４】さらに、図３（ｄ）に示すように、ＩＴＯ
(Indium Tin Oxide)を成膜しパターニングすることによ
り画素電極(21)を作成する。また、ｎ^＋ａ-Ｓi:Ｈを堆
積しパターニングして低抵抗半導体膜(25a,25b)を形成
した後、下層のモリブデン（Ｍｏ）、中間層のアルミニ
ウム（Ａｌ）及び上層のモリブデン（Ｍｏ）の３層積層
金属膜からなる導電体層(29)を堆積する。この後のパタ
ーニングにより、図３（ｅ）に示すように、チャネル保
護膜(20)上の低抵抗半導体膜(25a,25b)及び導電体層(2
9)を切断するとともに、画素電極(21)に接続するソース
電極(31)と、信号線(33)及びこれと一体のドレイン電極
(35)とを作成する。

【００３５】以上のように作成されたアレイ基板を用
い、常法にしたがいアクティブマトリクス液晶表示装置
を完成させた。詳しくは、アレイ基板と対向基板とを、
所定の間隔をなすようにして貼り合わし、この間隙に液
晶を注入した後、駆動回路系を実装した。また、必要に
応じてアレイ基板及び対向基板の外表面に偏光板を貼り
付けた。

【００３６】次に、ゲート絶縁膜(1)の膜特性と得られ
る性能との関係について図５〜６を用いて説明する。な
お、このとき、ゲート絶縁膜としての窒化シリコン膜の
屈折率及びＮ／Ｓｉ比は、通常の範囲であった。すなわ
ち屈折率が１．７〜２．１であり、Ｎ／Ｓｉ比が１．０
〜１．５であった。

【００３７】図５は、ゲート絶縁膜としての窒化シリコ
ン膜中の圧縮応力と、得られたＴＦＴのチャネル部にお
ける電子移動度（ｃｍ^２／Ｖｓ）との関係について示
す。この図から、膜中の圧縮応力が４×１０^９ｄｙｎ／
ｃｍ^２（左から３つ目のプロット）以上であれば０．６
ｃｍ^２／Ｖｓ以上の充分な電子移動度が得られることが
知られる。膜中の圧縮応力が低いか、または引っ張り応
力（マイナスの圧縮応力）である場合、膜密度等が低下
して膜質悪化を招きＴＦＴ特性が低下するのである。

【００３８】この膜中の圧縮応力の値は、反応ガスの流
量の調整、及び、適宜水素ガスを加えることにより、図
５に示す範囲で、ほぼ任意に調整することができる。

【００３９】図５に示すように、膜中の圧縮応力が大き
いほど電子移動度が大きくなり、これによりＴＦＴ特性
が良好となる。

【００４０】しかし、膜中の圧縮応力を過度に大きくす
ると、膜のクラックや基板の反りが発生することがあ
る。ゲート絶縁膜が窒化シリコン膜のみからなる場合、
窒化シリコン膜の厚さは３００〜４００ｎｍ前後である
が、このような膜厚であると、膜中の圧縮応力が２×１
０^１０ｄｙｎ／ｃｍ^２を越えるときにゲート絶縁膜(1)
にクラックが発生するおそれがある。また、窒化シリコ
ン膜(1)の厚さは３００〜４００ｎｍ前後であって基板
の寸法が、３００ｍｍ×４００ｍｍ以上であるとき、膜
中の圧縮応力が２×１０^１０ｄｙｎ／ｃｍ^２を越えると
基板の反りが見られるようになる。例えば、窒化シリコ
ン膜(1)の厚さが４００ｎｍであって、膜中の圧縮応力
が３×１０^１０ｄｙｎ／ｃｍ^２であるとき、３６０×４
６５ｍｍのガラス基板(10)に２ｍｍの反りが見られ、搬
送不良等の問題が生じた。

【００４１】図６には、ゲート絶縁膜としての窒化シリ
コン膜の膜密度と、得られたＴＦＴのチャネル部におけ
る電子移動度（ｃｍ^２／Ｖｓ）との関係について示す。
この図から、膜密度が９×１０^２２原子／ｃｍ^３以上で
あれば０．６ｃｍ^２／Ｖｓ以上の充分な電子移動度が得
られることが知られる。図６における、左から１〜２つ
目のプロット、及び右端のプロットは、ぞれぞれ、図５
における左から１〜２つ目のプロット、及び右端のプロ
ットに対応する。

【００４２】以上の結果から知られるように、ゲート絶
縁膜としての窒化シリコン膜の屈折率及びＮ／Ｓｉ比が
通常の範囲にあるとき、膜密度が９×１０^２２原子／ｃ
ｍ^３以上であり、膜中の圧縮応力が４×１０^９〜２×１
０^１０ｄｙｎ／ｃｍ^２であるならば、良好なＴＦＴ特性
が得られるとともに、膜のクラックや基板の反りといっ
た問題が生じない。

【００４３】

【発明の効果】アクティブマトリクス型液晶表示装置に
用いるＴＦＴにおいて、良好なＴＦＴ特性及び信頼性を
得ることができるとともに、ゲート絶縁膜のクラックや
基板の反りが生じないものを提供することができる。

【図面の簡単な説明】

【図１】薄膜トランジスタの模式的な積層断面図であ
る。

【図２】窒化シリコン膜その他を成膜するプラズマＣＶ
Ｄ装置の全体構成を示すブロック図である。

【図３】図２のプラズマＣＶＤ装置における反応室の模
式的な縦断面図である。

【図４】ＴＦＴの製造工程を説明するための各工程にお
ける積層断面図である。（ａ）はゲート電極のパターン
形成後、（ｂ）は図２〜３のプラズマＣＶＤ装置による
成膜後、（ｃ）は半導体膜及びチャネル保護膜の形成
後、（ｄ）は、画素電極及び低抵抗半導体膜を作成し、
上層金属層を堆積した後、（ｅ）は、バックチャネル部
の除去及びソース・ドレイン電極の作成後を、それぞれ
示す。

【図５】窒化シリコン膜中の圧縮応力と、ＴＦＴのチャ
ネル部における電子移動度との関係について示すグラフ
である。

【図６】窒化シリコン膜の膜密度と、ＴＦＴのチャネル
部における電子移動度との関係について示すグラフであ
る。

【符号の説明】

１ゲート絶縁膜１０ガラス基板１３ａゲート電極１８ａ-Ｓi:Ｈ膜（非晶質シリコン膜）３１ソース電極３５ドレイン電極５アクティブマトリクス液晶表示装置のＴＦＴ（薄膜
トランジスタ）

フロントページの続きＦターム(参考） 2H092 JA26 JA34 JA37 JA41 KA05 KA10 MA07 MA27 NA24 NA27 PA01 5F110 BB02 CC07 DD02 FF03 FF05 FF30 GG15 GG25 GG35 GG45 HK03 HK04 HK09 HK16 HK22 HK25 HK35 NN12 NN24 NN35 NN72 QQ09

Claims

【特許請求の範囲】

【請求項１】ゲート電極と、ソース電極及びドレイン電
極と、窒化シリコン膜またはこれを含む積層膜からなり前記ゲ
ート電極と前記のソース電極及びドレイン電極との間を
絶縁するゲート絶縁膜と、前記のソース電極及びドレイン電極に接する半導体活性
層とから構成され、絶縁基板上に複数が配列される薄膜トラ
ンジスタにおいて、前記窒化シリコン膜は、膜密度が９×１０^２２原子／ｃ
ｍ^３以上であり、膜中の圧縮応力が４×１０^９〜２×１
０^１０ｄｙｎ／ｃｍ^２であることを特徴とする薄膜トラ
ンジスタ。
【請求項２】前記窒化シリコン膜は、屈折率が１．７〜
２．１であり、シリコン元素に対する窒素元素のモル比
（Ｎ／Ｓｉ比）が１．０〜１．５であることを特徴とす
る請求項１記載の薄膜トランジスタ。
【請求項３】前記半導体活性層が、非晶質シリコンであ
ることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項４】前記絶縁基板の面積が、３００ｍｍ×４０
０ｍｍ以上であることを特徴とする請求項１記載の薄膜
トランジスタ。
【請求項５】前記窒化シリコン膜の厚さが３００ｎｍ以
上であることを特徴とする請求項１または４記載の薄膜
トランジスタ。