KR0156060B1 - 박막 트랜지스터의 제조방법, 박막 트랜지스터 및 액정표시장치 - Google Patents

박막 트랜지스터의 제조방법, 박막 트랜지스터 및 액정표시장치

Info

Publication number
KR0156060B1
KR0156060B1 KR1019950010655A KR19950010655A KR0156060B1 KR 0156060 B1 KR0156060 B1 KR 0156060B1 KR 1019950010655 A KR1019950010655 A KR 1019950010655A KR 19950010655 A KR19950010655 A KR 19950010655A KR 0156060 B1 KR0156060 B1 KR 0156060B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
gate insulating
semiconductor
discharge
Prior art date
Application number
KR1019950010655A
Other languages
English (en)
Other versions
KR950030393A (ko
Inventor
다케시 가시로
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950030393A publication Critical patent/KR950030393A/ko
Application granted granted Critical
Publication of KR0156060B1 publication Critical patent/KR0156060B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터의 제조방법, 특히 액정 표시장치의 스위칭소자로서 사용되는 박막 트랜지스터의 제조방법에 관한 것으로서, 양호한 특성을 갖는 고품질 TFT의 제조방법을 얻은 것을 목적으로 하며, 박막 트랜지스터의 게이트 절연층(3) 및 반도체층(4)을 플라즈마 CVD법에 의해 적층 형성하는 박막 트랜지스터의 제조방법에 있어서, 게이트 절연층상에 반도체층을 적층형성할 때에 게이트 절연층을 형성한 후 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 반도체층을 형성하도록 한 것을 특징으로 한다.

Description

박막 트랜지스터의 제조방법, 박막 트랜지스터 및 액정표시 장치
제1도는 본 발명의 실시예 1에 관한 박막 트랜지스터의 구성을 나타내는 도면.
제2도는 제2(a)도 내지 제2(e)도는 각각 상기 박막 트랜지스터의 제조방법을 설명하기 위한 도면.
제3도는 상기 박막 트랜지스터의 제조에 사용되는 플라즈마 CVD장치의 주요부 구성을 나타내는 도면.
제4도는 본 발명의 실시예 2에 관한 박막 트랜지스터의 구성을 나타내는 도면.
제5도는 제5(a)도 내지 제5(d)도는 각각 상기 박막 트랜지스터의 제조방법을 설명하기 위한 도면.
제6도는 본 발명의 실시예 3에 관한 박막 트랜지스터의 구성을 타나내는 도면.
제7도는 실시예 1에 관한 박막 트랜지스터를 사용한 액정표시 장치의 구조를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1, 33 : 유리 절연기판 2 : 게이트 전극
3 : 게이트 절연층 4 : 반도체층
5 : 반도체 보호층 6 : n형 반도체층
7 : 소스전극 8 : 드레인전극
9 : 절연보호층 10 : 화소전극
12 : 반응실 13 : 고추파전극
14 : 접지전극 16 : 진공배기장치
17 : 가스도입장치 26 : 능동소자기판
27 : 대향기판 28 : 액정
30 : TFT 31, 35 : 배향막
32, 36 : 편광판 34 : 공통전극
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 특히 액정표시 장치의 스위칭소자로서 사용되는 박막 트랜지스터의 제조방법에 관한 것이다.
박막 트랜지스터(TFT : Thin Film Transistor)는 액정표시장치나 밀착센서 등에서 이미 실용화되고 있다. 특히 액정표시장치는 가반성, 박형, 결량, 공간절약 등의 특징을 구비하여 장래성이 크게 주목되고 있다. 이 액정표시장치 중에서도 고콘트라스트, 고화질, 중간조표시가 가능하고 응답속도가 빠른 박막 트랜지스터 방식의 액정표시장치가 주류가 되고 있다.
상기 액정표시장치의 TFT로는 활성층의 대면적화가 가능하고, 또한 비교적 저온도에서 형성가능한 비정질 실리콘(a-Si)계의 반도체가 사용되고 있다. 이 a-Si계의 TFT에는 투명절연기판상에 활성층인 a-Si막으로 이루어지는 반도체층을 끼우고, 한쪽에 게이트 전극, 다른쪽에 소스전극 및 드레인전극이 배치된 역 스타가드(staggered)구조 또는 정스타가드 구조가 많이 채용되고 있다.
이와 같은 TFT의 게이트 절연층과 반도체층과의 층간은 TFT의 채널부에 닿아 TFT의 스위칭 특성을 양호하게 하는 데 매우 중요하다. 도한 반도체층과 반도체 보호층과의 층간은 TFT의 리어(rear:후면)채널부에 닿아 게이트 절연측과 반도체층과의 층간과 동일하게 TFT의 스위칭 특성을 양호하게 하는 데 매우 중요한다.
종래 예를 들면 역 스타가드 구조의 TFT는 플라즈마 CVD법에 의해 반응실에 게이트 절연층 형성용 가스를 도입하고, 게이트 전극이 형성된 유리 절연기판상에 게이트 절연층을 형성한다. 그 후 일단 방전을 정지하여 반응실을 진공으로 배기하고, 다음으로 반도체층 형성용 가스를 도입하여 반도체층을 적층 형성하고 있다. 또한 이 반도체층 상에 반도체 보호층을 적층 형성하는 경우는 반도체층을 형성한 후 일단 방전을 정지하여 반응실을 진공으로 배기하고, 다음으로 반도체 보호층 형성용 가스를 도입하여 반도체 보호층을 적층 형성하는 것으로 제조된다.
또한 정 스타가드 구조의 TFT 경우는 게이트 절연층과 반도체층의 적층이 이 반대이다.
상기한 바와 같이 TFT의 제조방법으로서 게이트 절연층 또는 반도체층을 형성한 후 일단 방전을 정지하여 반도체층 또는 게이트절연층을 형성하면, 첫 번째층의 반도체층 또는 게이트 절연층 형성시의 초기 방전이 불안정하게 되어 게이트 절연층과 반도체층과의 계면 근방에 결함밀도(댕글링 본드: Dangling Bond)가 생성되어 게이트 절연층과 반도체층과의 계면이 양호하게 형성되지 않으므로 특성이 양호한 TFT가 되지 않는 문제가 있다. 또한 반도체층 보호층을 형성하는 경우도 반도체층을 형성한 후 일단 방전을 정지하여 반도체 보호층을 형성하면, 반도체 보호층 형성시의 초기 방전이 불안정하게 되어 반도체층과 반도체 보호층과의 계면 근방에 결함 밀도가 생성되어 반도체 활성층과 반도체 보호층과의 계면이 양호하게 형성되지 않으므로 특성이 양호한 TFT가 되지 않는 문제가 있다.
또한, 경우에 따라서는 게이트 절연층과 반도체층 또는 반도체층과 반도체 보호층의 계면에 막이 부풀거나 벗겨짐이 발생하고, 제품화율이 저하하는 문제가 있다.
또한 종래의 제조장법에서는, 방전을 연속시킬 때에 방전전극의 간격을 바꾸지 않기 때문에 각 층을 형성할 때의 플라즈마 상태가 불안정하게 되어 방전이 도중에 중단되는 등 최적을 플라즈마 상태가 얻어지지 않는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위해 실시된 것으로, 게이트 절연층과 반도체층, 또는 반도체층과 반도체 보호층과의 계면을 양호하게 형성하여 양호한 특성을 갖는 고품질 박막 트랜지스터를 얻을 수 있는 박막 트랜지스터의 제조방법이 이 제조방법에 의해 얻어지는 박막트랜지스터 및 이 박막 트랜지스터를 사용한 액정표시장치를 제공하는 것을 목적으로 한다.
[제 1 수단]
적어도 게이트 절연층 및 이 게이트 절연층상에 적층 혁성된 반도체층을 갖는 박막 트랜지스터의 게이트 절연층 및 반도체층을 플라즈마 CVD법에 의해 적층 형성하는 박막 트랜지스터의 제조방법에 있어서, 게이트 절연층상에 반도체층을 적층 형성할 때에 게이트 절연층을 형성한 후 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 반도체층을 형성하도록 했다.
보다 구체적으로는 게이트 절연층상에 반도체층을 적층 형성할 때에 게이트 절연층을 형성한 후 H2가스의 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체층을 형성하도록 했다.
또한, 게이트 절연층을 형성한 후 막을 형성하지 않는 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체층을 형성하도록 했다.
또한 게이트 절연층을 형성한 후 H2,He, Ar, N2,NH3가스중 적어도 1가지 종류의 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 반도체층을 형성하도록 했다.
또한 게이트 절연층을 형성한 후 게이트 절연층 형성시의 압력보다도 저압의 방전기간을 두고, 또한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 반도체층을 형성하도록 했다.
[제 2 수단]
적어도 반도체층 및 이 반도체층상에 적층 형성된 반도체 보호층을 갖는 박막 트랜지스터의 반도체층 및 반도체 보호층을 플라즈마 CVD법에 의해 적층 형성하는 박막 트랜지스터의 제조방법에 있어서, 반도체층상에 반도체 보호층을 적층 형성할 때에 반도체층을 형성한 후 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 반도체 보호층을 형성하도록 했다.
보다 구체적으로는 반도체층상에 반도체 보호층을 적층 형성할 때에 반도체층을 형성한 후 H2가스의 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 반도체 보호층을 형성하도록 했다.
또한, 반도체층을 형성한 후 막을 형성하지 않는 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 반도체 보호층을 형성하도록 했다.
또한, 반도체층을 형성한 후 막을 형성한 후 막을 형성하지 않는 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 게이트 절연층을 형성하도록 했다.
또한 반도체층을 형성한 H2, He, Ar, N2, NH2가스 중 적어도 1가지 종류의 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그후 반도체 보호층을 형성하도록 했다.
또한, 반도체층을 형성한 후 반도체층 형성시의 압력보다도 저압의 방전기간을 두며, 또한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 반도체 보호층을 형성하도록 했다.
[제 3 수단]
적어도 반도체층 및 이 반도체층상에 적층 형성된 게이트 절연층을 갖는 박막 트랜지스터의 상기 반도체층 및 게이트 절연층을 플라즈마 CVD법에 의해 적층 형성하는 박막트랜지스터의 제조방법에 있어서, 반도체층상에 게이트 절연층을 적층 형성할 때에 반도체층을 형성한 후 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 게이트 절연층을 형성하도록 했다.
보다 구체적으로는 반도체층상에 게이트 절연층을 적층 형성할 때에 반도체층을 형성한 후 H2가스의 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 게이트 절연층을 형성하도록 했다.
또한 반도체층을 형성한 후 H2, He, Ar, N2, NH2가스 중 적어도 1가지 종류의 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 게이트 절연층을 형성하도록 했다.
또한 반도체층을 형성한 후 반도체층 형성시의 압력보다도 저압의 방전기간을 두며, 또한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 게이트 절연층을 형성하도록 했다.
본 발명에 의하면 최초로 막을 형성한 층에 대해서 다음의 층을 형성할 대 초기 방전을 안정되게 할 수 있으므로 양호한 TFT를 얻을 수 잇다. 또한 그 때 방전전극의 간격을 변화시킴으로써 다음의 막형성시까지의 방전을 최적화하여 안정되게 유지할 수 있으며, 게이트 절연층이나 반도체층 및 반도체 보호층을 형성할 때의 초기 방전을 보다 안정되게 할 수 있다. 그것에 의해 게이트 절연층과 반도체층과의 계면근방, 및 반도체층과 반도체 보호층과의 계면근방을 결함밀도를 저감하여 양호한 특성을 갖는 TFT로 할 수 있다. 또한 계면에서 발생하는 막을 부풀거나 벗겨지는 것을 방지할 수 있으며, 생산성이 향상된다.
이하 도면을 참조하여 본 발명을 실시예에 기초하여 설명한다.
[실시예 1]
제1도에 실시예 1에 관한 액팁브 매트릭스형 액정표시장치의 TFT를 나나낸다. 이 TFT는 유리 절연기판(1)상에 게이트선(도시하지 않음)과 일체로 형성된 몰리브덴-탄탈(Mo-Ta)로 이루어지는 소정형상의 게이트전극(2)과 이 게이트 전극(2)을 덮도록 절연기판(1)상에 형성된 막두께 0.3㎛의 Sin막으로 이루어지는 게이트 절연층(3)과, 상기 게이트 전극(2)에 대응하여 이 게이트 절연층(3)울 덮도록 적층 형성된 막두께 0.05㎛의 a-Si막 또는 미결정 실리콘막 또는 다결정 실리콘막으로 이루어지는 소정형상의 반도체층(4)과, 이 반도체층(4)의 일부를 덮도록 적층형성된 막두께 0.3㎛의 SiNx막으로 이루어지는 소정형상의 반도체 보호층(5)과, 이 반도체 보호층(5) 및 상기 반도체층상의 소스영역 및 드레인 영역을 덮도록 적층 형성된 막두께 0.05㎛의 n+a-Si막으로 이루어지는 n형 반도체층(6)과, 이 n형 반도체층(6)상에 적층 형성되며 일부가 상기 게이트 절연층(3)상의 소스영역으로 연장되는 크롬(Cr)또는 알루미늄(Al)으로 이루어지는 소스전극(7)과, 마찬가지로 n형 반도체층(6)상에 적층 형성되며 일부가 상기 게이트 절연층(3)상의 드레인 영역으로 연장되는 신호선(도시하지 않음)과 일체의 Cr 또는 Al로 이루어지는 드레인 전극(8)과, 이 소스전극(7), 드렌전극(8) 및 상기 n형 반도체층(6)상의 채널영역을 덮는 SiNx막으로 이루어지는 절연보호층(9)으로 구성되어 있다. 그 소스전극(7)은 게이트 절연층(3)상에 적층 형성된 ITO(Indium Tin Oxide)로 이루어지는 화소전극(10)에 접속되어 있다.
이 TFT의 제조는 제 2(a) 도에 나타내는 바와 같이 우선 유리 절연기판(1)상에 스퍼터(sputter)법에 의해 Mo-Ta로 이루어지는 금속막을 형성하고, 이 금속막을 포토리소그래피법에 의해 에칭하여 게이트선과 함께 소정형성의 게이트 전극(2)에 형성한다.
다음에 상기 게이트 전극(2)이 형성된 유리 절연기판(1)울 350℃로 가열하고, 실란(SiH4), 암모니아(NH3), 질소(N2)로 이루어지는 게이트 절연층 형성용 가스를 도입하고, 후술하는 글로우방전(플라즈마방전)에 의한 플라즈마 CVD법에 의해 제2(b) 도에 나타내는 바와 같이 막두께 0.3㎛의 SiNx막으로 이루어지는 게이트 절연층(3)을 형성한다. 다음으로 이 게이트형성용 가스에서 수소(H2) 또는 헬륨(He)가스로 전화하여 글로우 방전을 계속시킨다. 그 후 H2또는 He 가스와 함께 SiH4가스를 도입하여 막두께 0.05㎛의 반도체층을 형성하기 위한 a-Si막(4a)을 형성한다. 그후 이 a-Si막(4a) 형성시의 글로우방전을 유지하면서 SiH4가스의 도입을 정지하고 H2또는 He 가스에서 SiH4, N2로 이루어지는 반도체 보호층 형성용 가스로 전환하여 막두께 0.3㎛의 반도체 보호층을 형성하기 위한 SiNx막(5a)을 형성한다. 그리고 이 SiN막(5a)을 포토리소그래피법에 의해 에칭하고, 제 2(c) 도에 나타내는 바와 같이 소정형상의 반도체 보호층(5)에 형성한다.
다음에 상기 반도체 보호층(5)등이 형성된 유리 절연기판(1)을 가열하고, 포스핀(PH3), SiH4로 이루어지는 n형 반도체층 형성용 가스를 도입하고, 플라즈마 CVD법에 의해 반도체 보호층(5)을 덮도록 막두께 0.05㎛의 n+a-Si막을 형성한다. 그리고 제 2(d) 도에 나타내는 바와 같이 포토리소그래피법에 의해 n+a-Si막을 에칭하고 소정형상의 n형 반도체층(6)을 형성하며, 또한 그 하층의 a-Si막을 에칭하여 소정형상의 반도체층(4)을 형성한다.
그 후 상기 n형 반도체층(6) 등이 형성된 유리 절연기판(1)상에 스퍼터법에 의해 ITO의 투명도전막을 형성하고, 포토리소그래피법에 의해 에칭하여 게이트 절연층(3)상의 소정위치에 투명도전막으로 이루어지는 소정형상의 화소전극(10)을 형성한다.
또한 상기 화소전극(10)등이 형성된 유리 절연기판(1)상에 스퍼터법에 의해 Cr 또는 Al로 이루어지는 금속막을 형성한다. 그리고 포토리소그래피법에 의해 에칭하여 n형 반도체층(6)과 화소전극(10)을 접속하는 소스전극(7) 및 n형 반도체층(6)에 접속된 드레인 전극(8)을 신호선과 함께 일체로 형성한다. 그리고 이 소스전극(7) 및 드레인전극(8)을 마스크로하여 포토리소그래피법에 의해 에칭하고 채널영역의 n형 반도체층(6)을 제거한다. 그 후 이 소스전극(7) 및 드레인전극(8) 등이 형성된 유리 절연기판(1)상에 플라즈마 CVD법에 의해 SiNx막으로 이루어지는 절연보호층을 형성함으로써 제조된다(제1도 참조).
제3도에 상기 게이트 절연층을 형성하기 위한 SiNx막, 반도체층을 형성하기 위한 a-Si막 및 반도체 보호층을 형성하기 위한 SiNx막의 형성에 사용되는 플라즈마 CVD장치DML 주요부 구성을 타나낸다. 이 플라즈마 CVD장치는 평행평판형의 플라즈마 CVD장치로, 그 반응실(12)내에 직경이 약 15㎝인 원판상의 고주파전극(13)이 설치되고, 이 고주파전극(13)에 대향하여 그 하부에거의 동일직경의 원판상의 접지전극(14)이 설치되어 있다. 이 접지전극(14)은 반응실(12)외부에 설치된 승강장치(15)에 의해 고주파전극(13)과의 간격을 ±0.01㎜의 정밀도로 임의로 변경할 수 있도록 상하 운동가능하게 이루어져 있다. 또한, 반응실(12)은 진공배기장치(16)에 의해 진공배기가능하게 되어 있다. 또한 반응실(12)외부에는 고주파전극(13)측에서 반응실(12)내에 막형성용 가스 및 방전유지용 가스를 도입하기 위한 가스 도입장치(17)가 설치되어 있다. 또한, 접지전극(14)에는 이 접지전극(14)상에 놓여진 유리 절연기판(1)을 ±10℃의 정밀도로 가열하는 저항가열히트(18)가 설치되어 잇다. 또한 19는 고주파전극(13)에 접속된 고주파전원이다.
게이트 절연층을 형성하기 위한 SiNx막, 반도체층을 형성하기 위한 a-Si막 및 반도체 보호층을 형성하기 위한 SiNx막의 형성은 우선 게이트 전극이 형성된 유리 절연기판(1)을 상기 플라즈마 CVD장치의 반응실(12)의 접지전극(14)상에 고정하고, 반응실(12)내를 배기한다. 그리고 접지전극(14)상에 설치된 저항가열히터(18)에 의해 유리 절연기판(1)을 350℃로 가열한 후 반응실(12)내에 게이트 절연층 형성용 가스로서 SiH4가스를 10sccm, NH3가스를 60sccm, N2가스를 400sccm의 유량으로 도입하고, 반응실(12)내의 가스 분위기의 압력을 0.8Torr로 한다. 그리고 고주파전극(13)과 접지전극(14)과의 전극간격을 30㎜로 설정하고, 고주파전극(19)에서 50W의 전력을 공급하여 전극간에 글로우방전을 발생시켜서 SiNx막으로 이루어지는 게이트 절연층을 형성한다.
다음으로 게이트 절연층 형성용 가스의 도입을 정지함과 동시에 H2가스를 500sccm의 유량으로 도입하여 반응실(12)내의 가스 분위기의 압력을 0.3Torr로 하며, 또한 전극간격을 35㎜로 설정하고, 고주파 전원(19)에서 35W의 전력을 공급하고, 전극간에 상기 게이트절연층 형성시의 글로우방전을 정지하는 일이 없이 계속시킨다. 이 때의 막형성 동안의 플라즈마방전은 3초이상이 적당하다. 이와 같이 H2가스를 대량으로 도입하여 반응실(12)내의 가스 분위기의 압력을 0.3Torr로 함으로써 게이트 절연층 형성시의 잔류 가스의 영향을 제거할 수 있다. 또한 전극간격을 35㎜로 크게 설정함으로써 방전을 안정되게 유지할 수 있다.
다음으로 H2가스를 500sccm의 유량으로 도입하여 반응실(12)내의 가스 분위기의 압력을 1.2Torr로 하며, 또한 전극간격을 28㎜로 설정하고 고주파전원(19)에서 50W의 전력을 공급하여 글로우방전을 안정되게 계속시킨다. 그 후 SiH가스를 30sccm의 유량으로 도입하여 전극간격을 26㎜로 변경하고 막두께 0.05㎛의 a-Si막을 형성한다. 이 경우 H2플라즈마의 연속방전을 일으킴으로써 a-Si막 및 그 형성까지의 방전을 안정되게 유지할 수 있다. 또한 a-Si막 형성전의 압력을 a-Si막 형성시의 압력보다도 작게 함으로써 계면의 결함빌도를 감소시킬 수 있다.
다음에 상기 SiH4가스의 도입을 정지하고, H2가스를 500sccm의 유량으로 도입하여 반응실(12)내의 가스 분위기의 압력을 0.3Torr로 하며, 또한 전극간격을 35㎜로 설정하여 상기 a-Si막 형성시의 글로우방전을 정지하는 일이 없이 계속된다. 이 때의 방전은 5초이상이 적당하다.
다음으로 NH3가스를 400sccm의 유량으로 도입하고 반응실(12)내의 가스분위기의 압력을 1.5Torr로 하며, 또한 전극간격을 24㎜로 변경하여 고주파전원(19)에서 60W의 전력을 공급하여 전극간에 글로우 방전을 계속시킨다. 이 때의 방전을 안정되게 하기 위해서는 방전시간을 3초이상으로 하는 것이 적당하다. 다음으로 H2가스의 도입을 정지하고, N2가스를 500sccm의 유량으로 도입하여 또한 SiH4가스를 50sccm의 유량으로 도입하여 반도체 보호층을 형성하기 위한 막두께 0.05㎛의 n+a-Si막을 형성한다.
그런데 상기한 바와 같이 고주파전극(13)과 접지전극(14)과의 간격을 연속적으로 변화(다단계적으로 변화)시키면 도입하는 가스의 종류, 반응실내의 가스 분위기의 압력에 따라 플라즈마 방전을 정지하는 일이 없이 안정되게 계속시킬 수 있으며, 게이트 절연층(3)과 반도체층(4)의 계면근방 및 반도체층(4)과 반도체 보호층(5)의 계면근방의 결함밀도를 저감할 수 있다.
즉, 종래는 상기한 바와 같이 각 박막의 프로세스 조건을 극단적으로 변화시키지 않고, 또한 프로세스 조건을 극단적으로 변화시켜서 플라즈마를 안정되게 유지시키는 것도 어렵기 때문에 실시하지 않았다. 그러나 이 실시예와 같이 고주파전극(13)과 접지전극(14)과의 전극간격을 연속적으로 변화(다단계적으로 변화)시키면 도입가스의 종류, 반응실내의 가스분위기의 압력에 따라서, 예를 들면 반응실내의 가스 분위기의 압력이 높을 때는 전극 간격을 좁게 하며, 낮을 때는 넓게 하여 프로세스 조건을 제어함으로써 게이트 절연층(3)의 SiNx막, 반도체층(4)의 a-Si막(4a) 및 반도체 보호층(5)의 n+a-Si막(5a)을 최적조건에서 형성하고, 게이트 절연층(3)과 반도체층(4)의 계면근방 및 반도체층(4)과 반도체 보호층(5)의 계면근방의 결함밀도를 적게 할 수 있다.
그것에 의해 상기 방법에 의해 제조된 TFT를 갖는 액정표시기판을 사용하여 통상의 공정에 의해 액티브 매트릭스형 액정표시장치를 조립하여 동착시킨 바, 양호한 스위칭 특성을 갖는 TFT로 할 수 있었다.
이와 같이 연속방전은 게이트 절연츨(3)에서 반도체층(4) 및 반도체층(4)에서부터 반도체 보호층(5)까지의 방전을 연속시키는 수단이다. 그러나 이 방전이 너무 길면 H2플라즈마에 희한 화학적 작용에 의해 게이트 절연층(3)의 표면 및 반도체층(4)의 표면이 변질되어 버리고, 경우에 따라서는 막이 부풀거나 벗겨지는 등의 폐해가 생긴다. 따라서 방전은 안덩되면서도 표면으로의 영향을 무시할 수 있는 시간으로서 3~20초 하는 것이 바람직하다.
[실시예2]
제4도에서 실시예 2에 관한 액티브 매트릭스형 액정표시장치의 TFT를 나타낸다. 이 TFT는 유리 절연기판(1)상에 게이트선(도시하지 않음)과 일체로 형성된 Mo-Ta로 이루어지는 소정형상의 게이트 전극(2)과, 이 게이트 전극(2)을 덮도록 절연기판(1)상에 형성된 막두께 0.3㎛의 SiNx막으로 이루어지는 게이트 절연층(3)과, 상기 게이트 전극(2)에 대응하여 게이트 절연층(3)을 덮도록 적층 형성된 0.05㎛의 a-Si막 또는 미결정 실리콘막 또느 다결정 실리콘막으로 이루어지는 소정형상의 반도체층(4)과, 이 반도체층(4) 상의 채널영역이외의 소스영역 및 드레인 영역을 덮도록 적층형성된 막두께 0.5㎛의 n+a-Si막으로 이루어지는 n형 반도체층(6)과, 이 n형 반도체층(6)상에 적층형성되며, 일부가 상기 게이트 절연층(3)상의 소스영역으로 연장되는 소스전극(7)과, 마찬가지로 n형 반도체층(6)상에 적층 형성되며, 일부가 상기 게이트 절연층(3)상의 드레인영역으로 연장되는 신호선(도시하지 않음)과 일체의 드레인전극(8)과, 이들 소스전극(7), 드레인전극(8) 및 상기 n형 반도체층(6)상의 채널영역을 덮는 SiNx막으로 이루어지는 절연보호층(9)으로 구성되어 있다. 그 소스전극(7)은 게이트 절연층(3)상에 적층 형성된 ITO로 이루어지는 화소전극(10)에 접속되어 있다.
이 TFT의 제조는 제 5(a) 도에 나타내는 바와 같이 우선 유리 절연기판(1)상에 스퍼터법에 의해 Mo-Ta로 이루어지는 금속막을 형성하고, 이 금속막을 포토리소그래피법에 의해 에칭하여 게이트선과 함께 소정형상의 게이트전극(2)에 형성한다.
다음에 상기 게이트전그(2)이 형성된 유리 절연기판(1)을 350℃로 가열하고, SiH4, NH3, N2로 이루어지는 게이트 절연층 형성용 가스를 도입하여 후술하는 글로우방전에 의한 플라즈마 CVD법에 의해 제 5(b) 도에 나타내는 바와 같이 막두께 0.3㎛의 SiNx막으로 이루어지는 게이트 절연층(3)을 형성한다. 다음에 이 게이트 절연층 형성시의 글로우방전을 유지하면서 도입가슬 게이트 절연층 형성용 가스에서 H2가스로 전화하여 글로우방전을 계속시킨다. 또한 H2가스와 함께 SiH4가스를 도입하고 막두께 0.05㎛의 반도체층을 형성하기 위한 a-Si막(4a)을 형성한다.
다음에 상기 a-Si막(4a) 등이 형성된 유리 절연기판(1)을 가열하고, PH3 , SiH4로 이루어지는 n형 반도체층 형성용 가스를 도입하여 후술하는 플라즈마 CVD법에 의해 상기 a-si막(4a)을 덮도록 막두께 0.05㎛의 n+a-Si막을 형성한다. 그리고 제 5(c) 도에 나타내는 바와 같이 포토리소그래피법에 의해 이 n+a-Si막을 에칭하여 소정형상의 n형 반도체층(6)을 형성하며, 또한 그 하층의 a-Si막을 에칭하여 소정형상의 반도체층(4)을 형성한다.
그후 상기 n형 반도체층(6)이 형성된 유리 절연기판(1)상에 스퍼터법에 의해 ITO의 투명도전막을 형성하고, 포토리소그래피법에 의해 에칭하여 제 5(d) 도에 나타내는 바와 같이 게이트 절연츠(3)상의 소정위치에 투명도전막으로 이루어지는 소정형상의 화소전극(10)을 형성한다.
또한 이 화소전극(10)이 형성된 유리 절연기판(1)상에 스퍼터법에 의해 Cr 또는 Al로 이루어지는 금속막을 형성한다. 그리고 포토리소그래피법에 의해 n형 반도체층(6)과 화소전극(10)을 접속하는 소스전극(7) 및 n형 반도체층(6)에 접속된 드레인 전극(8)을 신호선과 함께 일체로 형성한다. 그리고 이 소스전극(7) 및 드레인전극(8)을 마스크로 하여 포토리소그래피법에 의해 에칭하여 채널영역의 n형 반도체층(6)을 제거한다. 그후 이 소스전극(7) 및 드레인 전극(8)이 형성된 유리 절연기판(1)상에 플라즈마 CVD법에 의해 SiNx막으로 이루어지는 절연보허층을 형성함으로써 제조된다(제 4 도 참조).
이 TFT에 있어서는 게이트 절연층을 형성하기 위한 SiNx막, 반도체층을 형성하기 위한 a-Si막 및 n형 반도체층을 형성하기 위한 n+a-Si막의 형성은 우선 게이트 전극이 형성된 유리 절연기판(1)을, 제 3 도에 나타낸 플라즈마 CVD장치의 반응실(12)의 접지전극(14)상에 고정하고, 반응실(12)내를 배기한다. 그리고 접지전극(14)상에 설치된 저항가열히터(18)에 의해 유리 절연기판(1)을 350℃로 가열한 후 반응실(12)내에 게이트 절연층 형성용 가스로서 SiH4가스를 10sccm, NH3가스를 60sccm, N2가스를 400sccm의 유량으로 도입하고, 반응실(12)내의 형성용 가스 분위기의 압력을 0.8Torr로 한다. 그리고 고주파전극(13)과 접지전극(14)과의 전극간격을 30㎜로 설정하고, 고주파 전원(19)에서 50W의 전력을 공급하여 전극간에 글로우 방전을 발생시키고, 막두께 0.3㎛늬 SiNx막으로 이루어지는 게이트 절연층을 형성한다.
다음으로, 게이트 절연층 형성용 가스를 정지함과 동시에 H2가스를 500sccm의 유량으로 도입하고, 반응실(12)내의 가스 분위기의 압력을 0.3Torr로 하며, 또한 전극간격을 35㎜로 설정하고, 고주파 전원(19)에서 35W의 전력을 공급하여 전극(14)에 상기 게이트 절연층 형성기의 글로우 방전을 정지하는 일이 없이 계속시킨다. 이 때 막형성 동안의 방전은 5초 이상의 적당하다. 이와 같이 H2가스를 대량으로 도입하고, 반응실(12)내의 가스 분위기의 압력을 0.3Torr로 함으로써 게이트 절연층 형성시의 잔류 가스의 영향을 제거할 수 있다. 또한 전극간격을 35㎜로 크게 설정함으로써 방전을 안정되게 유지할 수 있다.
다음에 H2가스를 500sccm의 유량으로 도입하여 반응실(12)내의 가스 분위기의 압력을 2Torr로 하며, 또한 전극간격을 28㎜로 설정하며, 고주파전원(19)으로부터 50W의 전력을 공금하고, 글로우방전을 계속시킨다. 그후 SiH4가스를 35sccm의 유량으로 도입하고, 전극간격을 26㎜로 변경하여 막두께 0.05㎝의 a-Si막을 형성한다. 이 경우 H2플라즈마의 연속방전을 일으킴으로써 a-Si막 및 형성까지의 방전을 안정되게 유지할 수 있다.
그런데, 이와 같이 고주파전극(13)과 접지전극(14)과의 간격을 연속적으로 변화(다단계적으로 변화)시키면, 실시예 1 과 동일하게 도입하는 가스의 종류, 반응실내의 가스 분위기의 압력에 따라서 플라즈마 방전을 정지하는 일이 없이 안정되게 계속시킬 수 있으며, 게이트 절연층(3)과반도체층(4)의 계면근방 및 반도체층(4)과 반도체 보호층(5)의 계면근방의 결함밀도를 저감할 수 있다.
즉, 고주파전그(13)과 접지전극(14)과의 간격을 연속적으로 변화(다단계적으로 변화)시킴으로써 도입하는 가스의 종류, 반응실내의 가스분위기의 압력에 따라서, 예를 들면 반응실내의 가스 분위기의 압력이 높을 때는 전극간격을 좁게 하고, 낮을 때는 넓게 하여 프로세스 조건을 제어함으로써 게이트 절연층(3)의 SiNx막, 반도체층(4)의 a-Si막(4a)을 최적조건으로 형성하고, 게이트 절연층(3)과 반도체층(4)의 계면근방의 결함밀도를 적게 할 수 있다.
그것에 의해 상기 방법에 의해 제조된 TFT를 갖는 액정표시기판을 사용하여 통상의 공정에 의해 액티브 매트릭스형 액정표시장치를 조립하여 동작시킨 바 양호한 스위칭 특성을 갖는 TFT로 할 수 있었다.
이와 같이 연속방전은 게이트 절연층(3)에서 반도체층(4)까지의 방전을 연속시키는 수단이다. 그러나 이 방전이 너무 길어지면 H2플라즈마에 의한 화학적 작용에 의해 게이트 절연층(3)의 표면 및 반도체층(4)의 표면이 변질하여 버리고, 경우에 따라서는 막이 부풀거나 벗겨지는 등의 폐해가 생긴다. 따라서, 방전은 안정되면서도 표면으로의 영향을 무시할수 있는 시간으로서 3~20초로 하는 것이 바람직하다.
[실시예 3]
제 6 도에 실시예 3에 관한 정 스타가드 구조의 TFT를 나타낸다. 이 TFT는 유리(예를 들면 코닝사제의 7059)로 이루어지는 절연기판(1)을 350℃로 가열하고, SiH4, 아산화질소(N2O )로 이루어지는 가스를 도입하여 글로우방전에 의한 플라즈마 CVD법에 의해 막두께 0.5㎛의 SiO2 로 이루어지는 언더코팅막(21)을 형성한다.
다음에 화소전극(10)을 형성하기 위한 막두께 0.1㎛의 ITO막 및 Mo-W로 이루어지는 금속막을 스퍼터법에 의해 형성하고, 포토리소그래피법에 의해 에칭하여 소정형상의 소그전극(7) 및 드레인전극(8)을 형성한다.
다음에 상기 절연기판(1)을 350℃로 가열하여 SiH4, H2로 이루어지는 반도체층 형성용 가스를 도입하고, 플라즈마 CVD법에 의해 막두께 0.1㎛의 a-Si막(22)을 형성한다. 형성후 a-Si막(22) 형성시의 글로우방전을 유지하면서 SiH4가스의 도입을 정지하고, 도입가스를 a-Si막 형성용 가스에서 H2또는 He 또는 N2가스로 전환하여 방전을 지속시키고, 다시한번 SiH4가스를 도입하여 막두께 0.02㎛의 SiNx막으로 이루어지는 게이트 절연층(3)을 형성한다. 그 후 SiH4가스의 도입을 정지하고, N2가스에 의한 방전을 지속시키면서 SiH4, N2O가스를 도입하여 막두께 0.02㎛의 SiON막을 형성한다. 그리고 SiH, N2O가스의 도입을 정지하고, N가스에 의해서만 방전을 지속시키면서 SiH4, NH3가스를 도입하여 막두께 0.4㎛의 SiNx막을 형성한다.
다음에 상기 절연기판(1)상에 스퍼터법에 의해 막두께 0.3㎛의 알루미늄(Al) 및 0.2㎛의 Mo막으로 이루어지는 금속막을 형성하고, 이 금속막과 게이트 절연층(3)을 포토리소그래피법에 의해 케미칼 드라이 에칭하여 게이트선과 함께 소정형상의 게이트 전극(2)을 셩성하고, 게이트 전극(2)이 없는 부분에 a-Si / SiNx/SiON 구조 부분을 노출시킨다. 이때 불소계 가스를 사용하여 상층의 SiNx 막만을 에칭하고, SiON막이 노출되도록 했다. 이와 같이 a-Si / SiNx/ SiON 구조를 남김으로써 레이저어닐이 용이하게 된다.
또한, 상기 게이트 전극(2)을 마스크로 하여 a-Si막에 P이온을 도핑한다. 이 이온도핑은 H2에서 5%로 희석한 PH3 가스를 플라즈마로 분해하고, 발생한 이온종류를 질량분리시키지 않고 일괄하여 전계에서 가속하여 a-Si막 중으로 침투시키므로써 실시된다. 이 때의 도핑량은 3×1015㎝-2로, 가속전압은 60kV로 했다.
다음에 상기 절연기판(1)의 상부에서 파장 308nm, 에너지 밀도 70mJ의 XeCl 엑시머 레이저를 조사한다. 이 조사 레지저로는 그 밖에 ArF, KrF, XeF 등의 엑시머 레이저 및 YAG 레이저, Ar레이저 등도 사용할 수 있다. 이 경우 게이트 전극(2)이 마스크가 되어 P이온의 도핑된 부분의 a-Si막반이 결정화한다. 이와 같이 하여 저저항의 N형 다결정 실리콘막이 형성된다. 그리고 이 N형 다결정 실리콘막을 포토리소그래피법에 의해 에칭하고, 소스영역(23), 드레인영역(24)을 형성한다.
그 후, 상기 절연기판(1)상에 플라즈마 CVD법에 의해 SiNx막으로 이루어지는 절연보호층(9)을 형성하고, 포토리소그래피법에 의해 에칭하여 주변전극 및 화소전극(10)상의 절연보호층을 제거한다. 또 화소전극(10)상의 Mo-W로 이루어지는 금속막을 제거한다.
이와 같이 제조된 TFT를 갖는 액정표시기판을 이용하여 종래 기술의 방법에 의해 액티브 매트릭스형 액정표시장치를 조립한 바 양호한 스위칭 특성을 갖는 액정표시장치를 얻을 수 있었다.
실시예 4.
상기한 TFT를 스위치 소자로서 사용한 액정표시장치(LCD)의 구성을 제7도에 나타낸다. 이 액정표시장치는 능동소자기판(26)과 이 능동소자기판(26)과 소정간격 떨어져서 대향하는 대향기판(27)과, 이들 기판(26,27)간에 충전된 액정(28)으로 구성되어 있다.
그 능동소자기판(26)은 유리로 이루어지는 투명절연기판(1)의 대향기판(27)과 대향하는 주면에 제 1 도에 나타낸 게이트 전극(2), 게이트 절연층(3), 반도체층(4), 반도체 보호층(5), n형 반도체층(6), 소스전극(7), 드레인전극(8) 및 절연보호층(9)으로 이루어지는 TFT(30) 및 화소전극 (10)등이 형성되어 있다. 또한 이들 TFT(30)이나 화소전극(10)상에 예를 들면 저온 경화형의 폴리이미드 수지로 이루어지는 배향막(31)이 설치되어 있다. 또한 투명절연기판(1)의 외측의 주면(반대측의 주면)에 편광판(32)이 피착되어 있다. 한편, 대향기판(27)은 유리로 이루어지는 투명절연기판(33)의 능동소자기판(26)과 대향하는 주면에 ITO로 이루어지는 공통전극(34)이 형성되고, 이 공통전극(34)상에 능동소자기판(26)과 동일하게 예를 들면 저온 경화형의 폴리이미드 수지로 이루어지는 배향막(35)이 설치되어 있다. 또한, 이 대향기판(27)에도 투명절연기판(33)의 외측의 주면(반대측의 주면)에 편광판(36)이 피착하고 있다. 그 각 기판(26, 27)의 배향막(31, 35)은 각각 천등에 의해 소정의 방향으로 무지름으로써 배향축이 서로 거의 90℃를 이루는 러빙처리가 시행되고 있다.
또한, 상기 각 기판(26,27)의 배향막(31, 35)의 러빙 방향은 양시각(良視角)방향이 정면방향을 향하도록 설정된다. 또한 이 액정표시소자는 능동소자기판(26) 및 대향기판(27)의 어느 한쪽 기판(26, 27)의 주면의 외측에서부터 조명이 실시된다.
이와 같이 구성함으로써 TFT특성, 안정성, 절연성 등이 우수한 액정표시소자를 양호한 수율로 제조할 수 있다.
상기한 바와 같이 본 발명에 의하면 게이트 절연층과 반도체층과의 계면근방 또는 반도체층과 반도체 보호층과의 계면근방의 결함밀도를 저감할 수 있고, 또 막이 부풀거나 벗겨지는 것도 방지할 수 잇으며, 종래의 TFT보다도 양호한 특성를 갖는 TFT로 할 수 있다. 또한, 이 방법에 의해 제조된 TFT를 액정표시장치에 적용하여 신뢰성이 높은 액정표시장치를 제공할 수 있다.

Claims (17)

  1. 게이트 절연층 및 이 게이트 절연층상에 적층형성된 반도체층을 갖는 박막 트랜지스터의 상기 게이트 절연층 및 반도체층을 플라즈마 CVD법에 의해 적층 형성하는 박막 트랜지스터의 제조방법에 있어서, 상기 게이트 절연층상에 상기 반도체층을 적층 형성할 때에 상기 게이트 절연층을 형성한 후 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 제1항에 있어서, 게이트 절연층상에 반도체층을 적층 형성할 때에 상기 게이트 절연층을 형성한 후 H2가스의 플라즈마 방전을 유지한 태로 방전전극의 간격을 변화시키고, 그후 상기 반도체층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제1항에 있어서, 게이트 절연층상에 반도체층을 적층하여 형성할 때에 상기 게이트 절연층을 형성한 후 막을 형성하지 않는 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후상기 반도체층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제1항에 있어서, 게이트 절연층상에 반도체층을 적층 형성할 때에 상기 게이트 절연층을 형성한 후 H2, He, Ar, N2, NH3가스 중 적어도 1가지 종류의 가스를 주성분으로 한 플라즈마방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제1항에 있어서, 게이트 절연층상에 반도체층을 적층 형성할 때에 상기 게이트 절연층을 형성한 후 상기 에이트 절연층 형성시의 압력보다도 저압의 방전기간을 두며, 또한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 반도체층 및 이 반도체 층상에 적층 형성된 반도체 보호층을 갖는 박막 트랜지스터의 상기 반도체층 및 반도체 보호층을 플라즈마 CVD법에 의해 적층 형성하는 박막 트랜지스터의 제조방법에 있어서, 상기 반도체층상에 상기 반도체 보호층을 적층 형성할 때에 상기 반도체층을 형성한 후 플라즈마 방전을 유지한 채로 방전 전극의 간격을 변화시키고, 그 후 상기 반도체 보호층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제6항에 있어서, 반도체층상에 반도체 보호층을 적층 형성할 때에 상기 반도체층을 형성한 후 H2가스의 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체 보호층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제6항에 있어서, 반도체층상에 반도체 보호층을 적층 형성할 때에 상기 반도체층을 형성한 후 막을 형성하지 않는 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체 보호층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제6항에 있어서, 반도체층상에 반도체 보호층을 적층 형성할 때에 상기 반도체층을 형성한 후 H2, He, Ar, N2, NH3가스중 적어도 한가지 종류의 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체 보호층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제6항에 있어서, 반도체층상에 반도체 보호층을 적층 형성할 때에 상기 반도체층을 형성한 후 상기 반도체층 형성시의 압력보다도 저압의 방전기간을 두며, 또한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 반도체 보호층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 반도체층 및 이 반도체층상에 적층 형성된 게이트 절연층을 갖는 박막 트랜지스터의 상기 반도체층 및 게이트 절연층을 플라즈마 CVD법에 의해 적층 형성하는 박막 트랜지스터의 제조방법에 있어서, 상기 반도체층상에 상기 게이트 절연층을 적층 형성할 때에 상기반도체층을 형성한 후 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 게이트 절연층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 제11항에 있어서, 반도체층상에 게이트 절연층을 적층 형성할 때에 상기 반도체층을 형성한 후 H2가스의 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 게이트 절연층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  13. 제11항에 있어서, 반도체층상에 게이트 절연층을 적층 형성할 때에 상기 반도체층을 형성한 후 막을 형성하지 않는 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 게이트 절연층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  14. 제11항에 있어서, 반도체층상에 게이트 절연층을 적층 형성할 때에 상기 반도체층을 형성한 후 H2, He, Ar, N2, NH3가스중 적어도 1가지 종류의 가스를 주성분으로 한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 게이트 절연층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  15. 제11항에 있어서, 반도체상에 게이트 절연층을 적층 형성할 때에 상기 반도체층을 형성한 후 상기 반도체층 형성시의 압력보다도 저압의 방전기간을 두며, 또한 플라즈마 방전을 유지한 채로 방전전극의 간격을 변화시키고, 그 후 상기 게이트 절연층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  16. 제1항 내지 제15항 중 어느 한 항에 기재한 박막 트랜지스터의 제조방법에 의해 제작된 것을 특징으로 하는 박막 트랜지스터.
  17. 제16항에 기재한 박막 트랜지스터를 스위치 소자로서 사용한 것을 특징으로 하는 액정 표시장치.
KR1019950010655A 1994-04-26 1995-04-25 박막 트랜지스터의 제조방법, 박막 트랜지스터 및 액정표시장치 KR0156060B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-087068 1994-04-26
JP8706894 1994-04-26

Publications (2)

Publication Number Publication Date
KR950030393A KR950030393A (ko) 1995-11-24
KR0156060B1 true KR0156060B1 (ko) 1998-10-15

Family

ID=13904634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010655A KR0156060B1 (ko) 1994-04-26 1995-04-25 박막 트랜지스터의 제조방법, 박막 트랜지스터 및 액정표시장치

Country Status (3)

Country Link
US (1) US6037017A (ko)
KR (1) KR0156060B1 (ko)
TW (1) TW269743B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
WO1999039390A1 (fr) * 1998-01-28 1999-08-05 Citizen Watch Co., Ltd. Procede de fabrication d'un dispositif de pile solaire
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) * 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
US6911403B2 (en) * 2003-08-20 2005-06-28 Applied Materials, Inc. Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics
US8503624B2 (en) 2005-09-28 2013-08-06 Cisco Technology, Inc. Method and apparatus to process an incoming message
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8382941B2 (en) * 2008-09-15 2013-02-26 Micron Technology, Inc. Plasma reactor with adjustable plasma electrodes and associated methods
US8748892B2 (en) * 2009-10-09 2014-06-10 Lg Display Co., Ltd. Thin film transistor and method for fabricating the same
WO2011076430A2 (de) 2009-12-23 2011-06-30 Wilhelm Beckmann Verfahren und vorrichtung zum ausbilden einer dielektrischen schicht auf einem substrat
DE102011100024A1 (de) 2011-04-29 2012-10-31 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zum ausbilden einer schicht auf einem substrat
DE102011107072B8 (de) 2011-07-12 2013-01-17 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zum ausbilden einer oxidschicht auf einem substrat bei tiefen temperaturen
DE102011119013B4 (de) * 2011-11-21 2022-11-03 Hq-Dielectrics Gmbh Verfahren zum ausbilden einer dielektrischen schicht auf einem substrat
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
JP2015115469A (ja) 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
GB201820625D0 (en) * 2018-12-18 2019-01-30 Univ Surrey Single run deposition for forming supercomposite structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488754A (en) * 1982-07-02 1984-12-18 International Telephone And Telegraph Corporation Seat belt anchoring apparatus
JPS6379970A (ja) * 1986-09-24 1988-04-09 Agency Of Ind Science & Technol プラズマｃｖｄ法による高密着性薄膜形成方法
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US5017403A (en) * 1989-04-13 1991-05-21 Massachusetts Institute Of Technology Process for forming planarized films
JPH03193880A (ja) * 1989-08-03 1991-08-23 Mikakutou Seimitsu Kogaku Kenkyusho:Kk 高圧力下でのマイクロ波プラズマｃｖｄによる高速成膜方法及びその装置
US5102496A (en) * 1989-09-26 1992-04-07 Applied Materials, Inc. Particulate contamination prevention using low power plasma
US5324360A (en) * 1991-05-21 1994-06-28 Canon Kabushiki Kaisha Method for producing non-monocrystalline semiconductor device and apparatus therefor
JP3083008B2 (ja) * 1992-11-19 2000-09-04 株式会社半導体エネルギー研究所 被膜形成装置および被膜形成方法
US5380566A (en) * 1993-06-21 1995-01-10 Applied Materials, Inc. Method of limiting sticking of body to susceptor in a deposition treatment

Also Published As

Publication number Publication date
KR950030393A (ko) 1995-11-24
US6037017A (en) 2000-03-14
TW269743B (ko) 1996-02-01

Similar Documents

Publication Publication Date Title
KR0156060B1 (ko) 박막 트랜지스터의 제조방법, 박막 트랜지스터 및 액정표시장치
US5808315A (en) Thin film transistor having transparent conductive film
US5677240A (en) Method for forming a semiconductor device
US5424230A (en) Method of manufacturing a polysilicon thin film transistor
US6124155A (en) Electro-optical device and thin film transistor and method for forming the same
US5763904A (en) Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP2814319B2 (ja) 液晶表示装置及びその製造方法
JP3501793B2 (ja) 薄膜トランジスタ及びその製造方法
US6395652B2 (en) Method of manufacturing thin film transistor
JPH0563196A (ja) 薄膜半導体装置及びその製造方法並び液晶表示装置
JPH09197435A (ja) 液晶表示装置、及びその製造方法
US6858512B2 (en) Semiconductor device and method of producing the same
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JPH10294468A (ja) 類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法
JP3452679B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
JP2003007719A (ja) 薄膜トランジスタおよびそれを用いた表示装置
JP2002359252A (ja) 平面表示装置及びその製造方法
JP3369811B2 (ja) 半導体装置、およびその製造方法
JPH0282578A (ja) 薄膜トランジスタの製造方法
JP2000349292A (ja) 薄膜トランジスタ
JPH06124889A (ja) 薄膜状半導体装置の作製方法
JP2002368009A (ja) 薄膜トランジスタおよび液晶表示装置
JP2003023162A (ja) 薄膜トランジスタ及びその作製方法
KR20040090302A (ko) 박막트랜지스터 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130712

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee