JP2002158218A

JP2002158218A - 成膜方法

Info

Publication number: JP2002158218A
Application number: JP2000354979A
Authority: JP
Inventors: Manabu Takada; 学高田; Shuya Nagahisa; 修也永久
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-11-21
Filing date: 2000-11-21
Publication date: 2002-05-31

Abstract

(57)【要約】【課題】ＴＦＴへのクリーニングガスの影響を押さえつ
つ、かつ、パーティクルの発生も抑制することができる
プラズマＣＶＤ装置における成膜方法を提供する。【解決手段】プラズマＣＶＤ装置１０１の反応室１１１
内部から透明絶縁基板を搬出した後、クリーニングガス
によってその内部をセルフクリーニングした後、反応室
１１１の内壁に窒化シリコン膜を形成し、その上に非晶
質シリコン膜を形成し、その上にさらに窒化シリコン膜
を成膜することによって、ＴＦＴ特性を良好にし、パー
ティクル数も抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置のスイッチング素子として用いられ
る薄膜トランジスタ等の半導体薄膜をプラズマＣＶＤ装
置により成膜する成膜方法に関するものである。

【０００２】

【従来の技術】近年、液晶表示装置等の平面表示装置
は、薄型、軽量、低消費電力の特徴を生かして、パーソ
ナル・コンピュータ、ワードプロセッサあるいは小型Ｔ
Ｖ等の表示装置として、更に投射型ＴＶ等の表示装置と
して各種分野で利用されている。

【０００３】中でも、各画素電極にスイッチ素子が電気
的に接続されて成るアクティブマトリックス型液晶表示
装置は、隣接画素間でクロストークのない良好な表示画
像を実現できることから、平面表示装置の主流となって
いる。

【０００４】アクティブマトリクス型液晶表示装置のス
イッチング素子としては、薄膜トランジスタが広く用い
られる。薄膜トランジスタは、低温で形成でき、しかも
透明絶縁基板上の比較的大面積にわたって一括して形成
でき、また、スイッチング特性に優れるからである。

【０００５】このスイッチング素子としての薄膜トラン
ジスタ（以下、ＴＦＴと略称する。）は、ガラスや石英
等の透明絶縁基板上にあって、マトリクス状に配列され
る画素電極ごとに設けられる。ＴＦＴのゲート電極と、
ＴＦＴのソース電極及びドレイン電極との間には、窒化
シリコン膜等からなるゲート絶縁膜が配置されて、これ
らの間が絶縁されている。前記のソース電極及びドレイ
ン電極に接する半導体活性層とから構成される。

【０００６】

【発明が解決しようとする課題】上記のようにＴＦＴを
透明絶縁基板上に形成する場合に、プラズマＣＶＤ装置
が用いられる。すなわち、このプラズマＣＶＤ装置によ
って、透明絶縁基板上に酸化シリコン膜、窒化シリコン
膜、非単結晶シリコン膜を堆積し、その上に窒化シリコ
ン膜を成膜するものである。

【０００７】そして、プラズマＣＶＤ装置では、一定枚
数の透明絶縁基板（アレイ基板）を処理した後に、クリ
ーニングガスを用いて反応室内部をセルフクリーニング
している。

【０００８】ところが、クリーニングガスによる成膜へ
の影響をなくすために、従来よりセルフクリーニングを
行った後に、反応室の内壁にオーバーコートを行ってい
る。このオーバーコートの成膜構造としては、窒化シリ
コン膜、非単結晶シリコン膜を形成するのが一般的であ
った。

【０００９】しかしながら、このような２層のオーバー
コートを実施すると、まれにパーティクルが多発して、
アレイ基板の歩留まりを悪くするという問題点があっ
た。

【００１０】そこで、本発明は、上記問題点に鑑み、薄
膜トランジスタの製造におけるプラズマＣＶＤ装置にお
いて、ＴＦＴへのクリーニングガスの影響を押さえつ
つ、かつ、パーティクルの発生も抑制することができる
プラズマＣＶＤ装置の成膜方法を提供する。

【００１１】

【課題を解決するための手段】請求項１の発明は、プラ
ズマＣＶＤ装置により絶縁基板上へ半導体薄膜を作成す
る成膜方法において、前記絶縁基板を前記プラズマＣＶ
Ｄ装置の反応室内部に搬入するに先立ち、所定のクリー
ニングガスによって前記反応室内部をセルフクリーニン
グするクリーニング工程と、前記反応室の内壁に窒化シ
リコン膜よりなる第１の膜を形成し、その上に非単結晶
シリコン膜よりなる第２の膜を形成し、その上にさらに
窒化シリコン膜よりなる第３の膜を形成するダミー成膜
工程と、を有することを特徴とする成膜方法である。

【００１２】請求項２の発明は、前記第１の膜と、前記
第２の膜と、前記第３の膜を同じ厚さに成膜することを
特徴とする請求項１記載の成膜方法である。

【００１３】請求項３の発明は、前記ダミー成膜工程に
引き続いて、前記反応室内に前記絶縁基板を搬入して、
前記絶縁基板上に酸化シリコン膜を堆積し、その上に窒
化シリコン膜を堆積し、その上に非単結晶シリコン膜を
堆積して半導体薄膜を作成する工程を行うことを特徴と
する請求項１記載の成膜方法である。

【００１４】請求項４の発明は、前記半導体薄膜を作成
する工程は、透明絶縁基板上に薄膜トランジスタを作成
する工程であることを特徴とする請求項３記載の成膜方
法である。

【００１５】請求項５の発明は、前記半導体薄膜を作成
する工程において、非単結晶シリコン膜を堆積した後、
その上に窒化シリコン膜を堆積することを特徴とする請
求項３記載の成膜方法である。

【００１６】請求項６の発明は、前記反応室の内壁は、
セラミック製であることを特徴とする請求項１記載の成
膜方法である。

【００１７】請求項７の発明は、前記反応室の内壁は、
アルミニウム製であることを特徴とする請求項１記載の
成膜方法である。

【００１８】請求項８の発明は、前記クリーニングガス
は、少なくとも三フッ化窒素を含むことを特徴とする請
求項１記載の成膜方法である。

【００１９】本発明の成膜方法であると、クリーニング
工程の後に、反応室の内壁に窒化シリコン膜よりなる第
１の膜を形成し、その上に非単結晶シリコン膜よりなる
第２の膜を形成し、その上にさらに窒化シリコン膜より
なる第３の膜を形成してオーバーコートを行うことによ
り、ＴＦＴへのクリーニングガスの影響を押さえつつ、
かつ、パーティクルの発生も抑制することができる。

【００２０】

【発明の実施の形態】本発明の実施例について図１〜６
を用いて説明する。

【００２１】（ＴＦＴの構造）まず、図１に示す例によ
り、アクティブマトリクス液晶表示装置の画素電極ごと
に配置されるＴＦＴの積層構造について簡単に説明す
る。図示のＴＦＴは、逆スタガー型であり、非単結晶シ
リコンとして例えば非晶質シリコン（以下、ａ−Ｓｉと
略称する）を活性層とするものである。

【００２２】ガラス基板１０上に形成されるＴＦＴ５
は、ゲート電極１３ａと、このゲート電極１３ａを被覆
するゲート絶縁膜１と、このゲート絶縁膜１を介してゲ
ート電極１３ａ上に積み重なる島状のａ−Ｓｉ薄膜１８
と、この上にさらに積み重なる、より小さい島状のチャ
ネル保護膜２０と、これら島状の重ねパターン１８，２
０を覆う、ソース電極３１及びドレイン電極３５とを備
えて構成される。ここで、ソース電極３１及びドレイン
電極３５と、ＴＦＴの活性層であるａ−Ｓｉ薄膜１８と
の間には、良好なオーミック接触を与えるための、リン
ドープされた非晶質シリコン膜（ｎ^＋ａ−Ｓｉ薄膜）２
５ａ、２５ｂが配置される。また、チャネル保護膜２０
上では、谷状に、導電層及びａ−Ｓｉ薄膜が除去され
て、ソース電極３１とドレイン電極３５とを離間するバ
ックチャネル部を形成している。

【００２３】（プラズマＣＶＤ装置）次に、図２〜３を
用いてゲート絶縁膜を成膜するプラズマＣＶＤ装置につ
いて説明する。

【００２４】プラズマＣＶＤ装置１０１は、図２に示す
ように、成膜を行う反応室１１１と、この反応室１１１
に原料ガスを供給する原料ガス供給系１５１と、クリー
ニングガス供給系１６１と、反応室１１１を減圧する排
気系１７１と、反応室１１１に高周波電力を供給する電
源系１８１とから構成される。

【００２５】原料ガス供給系１５１は、シラン（ＳｉＨ
_４）、窒素（Ｎ_２）、水素（Ｈ_２）、アンモニア（ＮＨ
_３）、及び、水素希釈されたホスフィン（ＰＨ_３／
Ｈ_２）の各原料ガスをそれぞれバルブ１５１ａ〜１５１
ｅを介して反応室１１１に供給する。

【００２６】また、クリーニングガス供給系１６１は、
三フッ化窒素（ＮＦ_３）及びアルゴン（Ａｒ）をそれぞ
れバルブ１６１ａ〜１６１ｂを介して反応室１１１に供
給する。

【００２７】図３には、成膜を行う反応室１１１の断面
構造を示す。反応室１１１は、全体が、表面にアルミナ
（Ａｌ_２Ｏ_３）を被着したアルミニウム（Ａｌ）から構
成されている。なお、表面はセラミックでもよい。

【００２８】以下の説明において、サセプタの側を下方
とし基板がサセプタの上面に載置されるものとするが、
基板が垂直に配置される場合も全く同様である。

【００２９】反応室１１１は、上下動可能に支持された
逆カップ状の上側収納体１２１と、これに組み合わされ
るカップ状の下側収納体１３１とからなる。上側収納体
１２１の中央部には反応ガス導入孔１２３が備えられ、
下側収納体１３１の側壁には排気系１７１に接続する排
気孔１３３が備えられる。

【００３０】上側収納体１２１には、一方の電極であっ
て、成膜される基板１０上に原料ガスを均一に供給する
ためのガス吹き出し孔１4３を備えたガス導入電極１4１
が支持されている。

【００３１】一方、下側収納体１３１には、成膜する基
板１０を載置するためのサセプタ１４５が支持されてお
り、このサセプタ１４５が、グランド電位に維持される
他方の電極をなしている。基板１０は、サセプタ１４５
の主表面（上面）上にあって、基板に被せられるマスク
１４９により固定される。サセプタ１４５の内部には基
板１０の温度を調整するためのヒーター１４７が備えら
れている。

【００３２】（ＴＦＴの製造工程）以下に、アクティブ
マトリクス型液晶表示装置のＴＦＴを製造する工程につ
いて図４を参照して説明する。

【００３３】（１）ゲート電極１３ａ等の作成まず、図４（ａ）に示すように、３６０×４６５ｍｍの
ガラス基板１０上にモリブデン・タングステン合金（Ｍ
ｏ・Ｗ）の薄膜を形成し、これを複数本のストライプ状
にパターニングして、ゲート電極１３ａ、及びゲート電
極１３ａと一体の走査線（図示せず）、並びに補助容量
線１３ｂを形成する。

【００３４】（２）プラズマＣＶＤによるゲート絶縁膜
等の成膜このようにしてゲート電極１３ａ等が形成されたガラス
基板１０を、プラズマＣＶＤ装置１０１の導入室及び搬
送室（図示せず）を経て、反応室１１１に導く。ガラス
基板１０は、ゲート電極１３ａ等が形成された主表面を
上に向けたままサセプタ１４５上に載置され、この上に
マスク１４９が被せられる。

【００３５】反応室１１１中にてプラズマＣＶＤによ
り、ガラス基板１０上に、ゲート絶縁膜１を堆積する。
このゲート絶縁膜１は２層構造であり、第１ゲート絶縁
膜として酸化シリコン膜（ＳｉＯ）を堆積し、その上に
第２ゲート絶縁膜として窒化シリコン膜（ＳｉＮ）を堆
積する。

【００３６】反応室１１１における電極間距離、すなわ
ちガス導入電極１４１とサセプタ１４５の間の距離は１
５.２ｍｍに設定する。反応ガスとしては、流量３００
ｓｃｃｍのシラン（ＳｉＨ_４）、流量１５００ｓｃｃｍ
のアンモニア、及び、流量６５００ｓｃｃｍの窒素を反
応室１１１に導入する。反応ガス導入とともに減圧排気
を行い、反応室１１１内を２Torrに維持する。また、ヒ
ーター１４７加熱によりサセプタ１４５上の基板１０を
３３０℃まで上昇させる。

【００３７】この状態で、電源系１８１から１３００Ｗ
の高周波電圧を供給することにより、シラン及びアンモ
ニアをプラズマ化して、基板１０上に４００ｎｍの窒化
シリコン膜１を堆積する。

【００３８】次に、供給する反応ガスを切り替えて、非
晶質シリコン１７の堆積を行う。

【００３９】反応ガスとして、流量５００ｓｃｃｍのシ
ラン、及び２８００ｓｃｃｍの水素（Ｈ_２）ガスを供給
し、減圧排気により１Torrに維持する。基板１０の温度
を窒化シリコン膜成膜時と同様の３３０℃に制御し、電
極間に１５０Ｗの高周波電圧を印加する。このようにし
て、５０ｎｍの非晶質シリコン１７を堆積させる。

【００４０】この後、さらに反応ガスを切り替えて、チ
ャネル保護膜を形成するための窒化シリコンの堆積を行
う。反応ガスとして、流量２００ｓｃｃｍのシランガ
ス、及び１０００ｓｃｃｍのアンモニアガスを供給する
とともに、キャリアガスとして７０００ｓｃｃｍの窒素
ガスを供給する。このとき、減圧排気により１Torrに維
持する。基板１０の温度は上記の成膜と同様３３０℃に
制御したまま、電極間に１３００Ｗの高周波電圧を印加
して、３００ｎｍの窒化シリコン膜１９を堆積させる。

【００４１】以上のようにして、ガラス基板１０上に、
ゲート絶縁膜をなす窒化シリコン膜１と、半導体膜を形
成するための非晶質シリコン膜１７と、チャネル保護膜
を形成するための窒化シリコン膜１９との３層の膜を連
続して堆積した後、反応ガスの供給を停止し、５０ｍTo
rrまで減圧する。

【００４２】そして、ガラス基板１０を、反応室１１１
から搬送室及び排出室（図示せず）を経てＣＶＤ装置１
０１の外に導く。

【００４３】（３）それ以降の工程この後、図４（ｃ）に示すように、ａ−Ｓｉ薄膜１７を
島状にパターニングしてＴＦＴの活性層１８を作成し、
次いでゲート電極１３ａをマスクとした裏面露光によ
り、ゲート電極１３ａに自己整合されたチャネル保護膜
２０を作成する。

【００４４】さらに、図３（ｄ）に示すように、ＩＴＯ
(Indium Tin Oxide)を成膜しパターニングすることによ
り画素電極２１を作成する。また、ｎ^＋ａ−Ｓｉを堆積
しパターニングして低抵抗半導体膜２５ａ、２５ｂを形
成した後、下層のモリブデン（Ｍｏ）、中間層のアルミ
ニウム（Ａｌ）及び上層のモリブデン（Ｍｏ）の３層積
層金属膜からなる導電体層２９を堆積する。この後のパ
ターニングにより、図３（ｅ）に示すように、チャネル
保護膜２０上の低抵抗半導体膜２５ａ、２５ｂ及び導電
体層２９を切断するとともに、画素電極２１に接続する
ソース電極３１と、信号線３３及びこれと一体のドレイ
ン電極３５とを作成する。

【００４５】以上のように作成されたアレイ基板を用
い、常法にしたがいアクティブマトリクス液晶表示装置
を完成させた。詳しくは、アレイ基板と対向基板とを、
所定の間隔をなすようにして貼り合わし、この間隙に液
晶を注入した後、駆動回路系を実装した。

【００４６】また、必要に応じてアレイ基板及び対向基
板の外表面に偏光板を貼り付けた。

【００４７】（プラズマＣＶＤ装置のセルフクリーニン
グ、オーバコート）さて、上記のようにアレイ基板を所
定枚数処理した後に、反応室１１１内部をクリーニング
する必要がある。

【００４８】そのため、まず、反応室１１１からガラス
基板１０を搬出した後に、クリーニングガス供給系１６
１を用いて、セルフクリーニングを行う。

【００４９】具体的には、クリーニングガス供給系１６
１から三フッ化窒素及びアルゴンを反応室１１１内部に
供給し、反応室１１１内部をセルフクリーニングする。
その後、このクリーニングガスを排気系１７１から排出
する。

【００５０】そして、このクリーニングガスの影響を押
さえ、かつ、パーティクルの発生を抑制するためにオー
バーコートを行う。

【００５１】このオーバーコートは、セラミック又はア
ルミニウムよりなる反応室１１１内部の内壁に、３層の
成膜を行うものである。すなわち、内壁の上に窒化シリ
コン膜を形成し、その上に非晶質シリコン膜を形成し、
さらにその上に窒化シリコン膜を同じ厚さで形成するも
のである。

【００５２】このように、３層のオーバーコートを形成
することにより、クリーニングガスの影響によって、Ｔ
ＦＴのしきい値電圧Ｖｔｈが高くなったり、電子の移動
度が低くなることはなく、かつ、パーティクルの数を最
小限に押さえることができる。

【００５３】（実験結果）上記のような３層構造が最も
よいオーバーコートであるという理由を、実験結果に基
づいて説明する（図５及び図６参照）。

【００５４】まず、図５において、窒化シリコン膜と非
晶質シリコン膜の成膜条件を説明する。

【００５５】窒化シリコン膜は、反応ガス供給系１５１
からシラン、アンモニア、窒素を用いて成膜されるもの
であり、その応力は、伸張方向（Tensile）で３×１０
^９（ｄｙｎ／ｃｍ^２）である。

【００５６】非晶質シリコン膜は、シランと水素によっ
て成膜されるものであり、その応力は圧縮方向（Compre
ssive）で２×１０^９（ｄｙｎ／ｃｍ^２）である。

【００５７】上記のような成膜条件において、次のよう
に各例を成膜した。

【００５８】第１の比較例においては、非晶質シリコン
膜を単層で３０秒間成膜した。

【００５９】第２の比較例においては、窒化シリコン膜
を単層で３０秒間成膜した。

【００６０】第３の比較例においては、窒化シリコン膜
と非晶質シリコン膜を２層で成膜したが、窒化シリコン
膜を１０秒間成膜し、非晶質シリコン膜を３０秒間成膜
した。

【００６１】本実施例においては、窒化シリコン膜を１
０秒間成膜し、非晶質シリコン膜を１０秒間成膜し、窒
化シリコン膜を１０秒間成膜し、それぞれ同じ厚さに成
膜した。

【００６２】第４の比較例においては、窒化シリコン膜
を１０秒間成膜し、非晶質シリコン膜を２０秒間成膜
し、非晶質シリコン膜を１０秒間成膜することにより、
非晶質シリコン膜が他の２層よりも厚く成膜した。

【００６３】上記のような本実施例と４つの比較例にお
いて、ＴＦＴ特性を示すしきい値電圧Ｖｔｈ（Ｖ）と電
子の移動度（ｃｍ^２／ＶＳ）とパーティクル数の実験結
果を示したものが図６である。

【００６４】第１の比較例では、Ｖｔｈは１．５（Ｖ）
と低いが、パーティクル数が４５０個と多くなる。

【００６５】第２の比較例では、パーティクル数は８０
個と抑制できるが、Ｖｔｈは３．０（Ｖ）と高くなる。

【００６６】第３の比較例では、Ｖｔｈは１．４（Ｖ）
と低いが、パーティクル数が５００個と多くなる。

【００６７】本実施例では、電子の移動度が０．９１
（ｃｍ^２／ＶＳ）と他の例より高く、Ｖｔｈが１．１
（Ｖ）と低くなってＴＦＴ特性は良好となっている。ま
た、パーティクル数も７７個と抑制されている。

【００６８】第４の比較例では、ＴＦＴ特性は本実施例
と同じ程度であるが、パーティクル数が１５０個とやや
多くなる。

【００６９】以上の実験結果により、本実施例のよう
に、窒化シリコン膜と非晶質シリコン膜と窒化シリコン
膜を同じ厚さで３層にオーバーコートする方法が最もＴ
ＦＴ特性が良好になると共に、パーティクル数が抑制で
きることが判明した。

【００７０】この理由を実験結果から考察すると、次の
ように考えられる。

【００７１】・第１の理由クリーニングガスの影響によって、ＴＦＴ特性が悪くな
るが、第１の比較例に基づくと、非晶質シリコン膜によ
ってそのクリーニングガスの影響を抑制できると考えら
れる。

【００７２】・第２の理由反応室１１１の内壁とオーバーコート膜の密着性を上げ
るとパーティクル数が減る。この観点から実験結果を見
ると窒化シリコン膜を最下層にすることによって、パー
ティクル数が抑制できると考えられる。

【００７３】・第３の理由第３の比較例と本実施例を比較した場合に、最も表面に
出ている層を窒化シリコン膜にすることによって、パー
ティクル数が押さえられると考えられる。

【００７４】・第４の理由本実施例と第４の比較例を比較した場合に、本実施例の
ように３つの層を同じ厚さに成膜することによって、Ｔ
ＦＴ特性が良好となり、パーティクル数も抑制できると
考えられる。

【００７５】・第５の理由図５に示すように、窒化シリコン膜の応力が、伸張方向
で３×１０^９（ｄｙｎ／ｃｍ^２）であり、非晶質シリコ
ン膜の応力は圧縮方向で２×１０^９（ｄｙｎ／ｃｍ^２）
であるため、窒化シリコン膜と非晶質シリコン膜と窒化
シリコン膜の３層を同じ厚さで成膜すると、互いの応力
がうち消し合って剥がれにくくなると考えられる。

【００７６】以上の５つの理由により、窒化シリコン膜
と非晶質シリコン膜と窒化シリコン膜の３層を同じ厚さ
で成膜するのが最もよいと考えられる。

【００７７】

【発明の効果】以上により、本発明であると、プラズマ
ＣＶＤ装置の反応室内部をクリーニングガスでセルフク
リーニングした後、反応室の内壁に窒化シリコン膜より
なる第１の膜を形成し、その上に非単結晶シリコン膜よ
りなるを第２の膜を形成し、その上にさらに窒化シリコ
ン膜よりなる第３の膜を形成してオーバーコートするこ
とによって、ＴＦＴ特性が良好となり、かつ、パーティ
クル数も抑制することができる。

【図面の簡単な説明】

【図１】薄膜トランジスタの模式的な積層断面図であ
る。

【図２】窒化シリコン膜その他を成膜するプラズマＣＶ
Ｄ装置の全体構成を示すブロック図である。

【図３】図２のプラズマＣＶＤ装置における反応室の模
式的な縦断面図である。

【図４】ＴＦＴの製造工程を説明するための各工程にお
ける積層断面図であり、（ａ）は、ゲート電極のパター
ン形成後、（ｂ）は、図２〜３のプラズマＣＶＤ装置に
よる成膜後、（ｃ）は、半導体膜及びチャネル保護膜の
形成後、（ｄ）は、画素電極及び低抵抗半導体膜を作成
し、上層金属層を堆積した後、（ｅ）は、バックチャネ
ル部の除去及びソース・ドレイン電極の作成後を、それ
ぞれ示す。

【図５】窒化シリコン膜と非晶質シリコン膜の成膜条件
を表した表の図である。

【図６】実験結果を示す表の図である。

【符号の説明】

１０１・・・プラズマＣＶＤ装置１１１・・・反応室１５１・・・原料ガス供給系１６１・・・クリーニングガス供給系１７１・・・排気系

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｆターム(参考） 4K030 AA06 AA13 AA17 AA18 BA30 BA40 BB12 CA06 CA12 DA06 KA08 KA46 KA47 LA18 5F045 AA08 AB04 AB32 AB33 AC01 AC02 AC12 AC15 AD07 AE21 AF07 BB15 CA15 DC51 DP03 EB06 EB08 EC05 EH05 EH14 EK07 EM03 5F058 BA20 BB07 BD01 BD04 BD10 BE10 BF07 BF23 BF29 BF30 BG01 BG02 BG10 BJ10 5F110 AA01 BB01 CC07 DD02 EE06 FF02 FF03 FF09 FF30 GG02 GG15 GG25 GG45 HK03 HK04 HK07 HK09 HK16 HK22 HK25 NN12 NN24 NN35 NN73 QQ09 QQ12

Claims

【特許請求の範囲】

【請求項１】プラズマＣＶＤ装置により絶縁基板上へ半
導体薄膜を作成する成膜方法において、前記絶縁基板を前記プラズマＣＶＤ装置の反応室内部に
搬入するに先立ち、所定のクリーニングガスによって前記反応室内部をセル
フクリーニングするクリーニング工程と、前記反応室の内壁に窒化シリコン膜よりなる第１の膜を
形成し、その上に非単結晶シリコン膜よりなる第２の膜
を形成し、その上にさらに窒化シリコン膜よりなる第３
の膜を形成するダミー成膜工程と、を有することを特徴とする成膜方法。
【請求項２】前記第１の膜と、前記第２の膜と、前記第
３の膜を同じ厚さに成膜することを特徴とする請求項１
記載の成膜方法。
【請求項３】前記ダミー成膜工程に引き続いて、前記反
応室内に前記絶縁基板を搬入して、前記絶縁基板上に酸
化シリコン膜を堆積し、その上に窒化シリコン膜を堆積
し、その上に非単結晶シリコン膜を堆積して半導体薄膜
を作成する工程を行うことを特徴とする請求項１記載の
成膜方法。
【請求項４】前記半導体薄膜を作成する工程は、透明絶
縁基板上に薄膜トランジスタを作成する工程であること
を特徴とする請求項３記載の成膜方法。
【請求項５】前記半導体薄膜を作成する工程において、
非単結晶シリコン膜を堆積した後、その上に窒化シリコ
ン膜を堆積することを特徴とする請求項３記載の成膜方
法。
【請求項６】前記反応室の内壁は、セラミック製である
ことを特徴とする請求項１記載の成膜方法。
【請求項７】前記反応室の内壁は、アルミニウム製であ
ることを特徴とする請求項１記載の成膜方法。
【請求項８】前記クリーニングガスは、少なくとも三フ
ッ化窒素を含むことを特徴とする請求項１記載の成膜方
法。