JP4715949B2

JP4715949B2 - 回路基板及び液晶表示装置

Info

Publication number: JP4715949B2
Application number: JP2009129752A
Authority: JP
Inventors: 淳一藤沢; 光芳松村
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2009-05-29
Filing date: 2009-05-29
Publication date: 2011-07-06
Anticipated expiration: 2025-03-15
Also published as: JP2009217284A

Description

本発明は、トランジスタアレイ回路基板等の回路基板、回路基板への半導体装置の実装方法及びトランジスタアレイ回路基板を備える液晶表示装置に関する。

液晶ディスプレイパネルは、薄膜トランジスタや電極等がマトリクス状に形成されたトランジスタアレイ回路基板と、対向基板と、２枚の基板を貼り合わせるシール材と、２枚の基板の間に注入される液晶等とから構成されている。また、トランジスタアレイ回路基板には、薄膜トランジスタを駆動する半導体装置（ドライバ装置）が取り付けられる。

トランジスタアレイ回路基板のような回路基板の製造方法としては、例えば特許文献１に記載のものがあり、具体的には、基板上に導電膜を成膜し、フォトリソグラフィー法、エッチング法によりパターンを形成し、パターンを覆うように絶縁膜を成膜することを繰り返すことで行う。

トランジスタアレイ回路基板のような回路基板へのＬＳＩチップ等の半導体装置の取り付けには、異方導電性接着材が用いられる。異方導電性接着材は熱硬化性樹脂からなるバインダ樹脂と、バインダ樹脂中に適度に分散した導電性粒子とからなる。回路基板の端子と半導体装置の電極との間に異方導電性接着材を挟み、熱と圧力を加えてバインダ樹脂を押し広げると、対向電極間に少なくとも１個以上の導電性粒子が挟み込まれ、回路基板の端子と半導体装置の電極との間を導通させることができる。一方、導電性粒子はバインダ樹脂中に適度に分散しており、バインダ樹脂は絶縁体であるため、面方向には絶縁性を示すことになる。以上のように、異方導電性接着材を用いて熱圧着することで回路基板と半導体装置とを接合させると同時に、回路基板の端子と半導体装置の電極との間を導通させることができる。

特開平９−８０４５６号公報

ところで、異方導電性接着材を用いて回路基板へ半導体装置を取り付ける場合には、異方導電性接着材形成時の寸法公差、異方導電性接着材の貼り合わせ公差、半導体装置の貼り合わせ公差を考慮して、回路基板上の半導体装置の取付領域よりも広い範囲に異方導電性接着材を配置する。そして半導体装置を異方導電性接着材の上から回路基板上に熱圧着する場合には、半導体装置側を加熱し異方導電性接着材に熱伝導させる。

このとき、半導体装置から離れた場所には熱が伝わらず、バインダ樹脂が未硬化のまま残る。この未硬化部分においては、イオン性不純物や水分が侵入しやすく、これらの水分等がさらに絶縁膜に侵入すると、これらは配線部分に溜まり、配線を形成する金属に対して酸化剤として作用するため、金属の表面がイオン化して失われる腐食の原因となりやすく、この腐食はさらに進んで断線に至る恐れがあった。また、熱圧着するための熱や圧力がかかる部分と、熱や圧力がかからない外周部分との境界では絶縁膜に歪みが生じ、水分等が侵入しやすいため、境界部分の絶縁膜の下部の配線パターンは特に腐食が生じやすかった。

本発明の課題は、回路基板に異方導電性接着材を用いて他の半導体装置等を熱圧着した場合に、回路基板の配線パターンに生じる腐食を抑制し、さらに腐食が進んで発生する断線を抑制することができる回路基板及び回路基板への半導体装置の実装方法を提供することである。

以上の課題を解決するため、請求項１に記載の発明は、基板と、前記基板上に形成された第１の導電膜と、前記第１の導電膜上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第２の導電膜と、前記第２の導電膜上に当該第２の導電膜に直接接触するとともに内部応力が圧縮応力となるように形成され且つ前記第２の導電膜を露出する穴が形成された第２の絶縁膜と、前記穴により露出された前記第２の導電膜上に配置されるように且つ前記第２の絶縁膜上において前記第２の絶縁膜に直接接触させて設けられた熱硬化性の異方導電性接着材と、電極が前記異方導電性接着材を介して前記第２の導電膜に接続するように、前記異方導電性接着材の一部と重ねて且つ前記異方導電性接着材の残りの部分と重ねずに配置された半導体装置とを備え、前記異方導電性接着材は、少なくとも前記半導体装置と重なる部分が熱硬化されていることを特徴とする回路基板である。

請求項１に記載の発明によれば、少なくとも熱硬化性の異方導電性接着材に直接接触させて設けられた絶縁膜の内部応力が圧縮応力であることにより、異方導電性接着材を用いて半導体装置を回路基板上へ熱圧着した場合に、仮に半導体装置と重ならない異方導電性接着材のうち少なくとも一部が未硬化で残った場合であっても、異方導電性接着材の未硬化領域の下部における導電膜の腐食を減らし、導電膜によって形成された配線の断線を減らすことができる。また、導電膜を露出する穴が絶縁膜に形成され、少なくともこの穴により露出された導電膜上に配置されるように異方性導電膜が設けられ、電極がこの異方導電性接着材を介して導電膜に接続するように、半導体装置が前記異方導電性接着材の一部と重ねて且つ前記異方導電性接着材の残りの部分と重ねずに配置されているので、半導体装置を回路基板へ熱圧着することにより、半導体装置の電極と導電膜とを導通させることができる。

請求項５に記載の発明は、基板と、前記基板上に形成されそれぞれ複数のゲート端子を有する複数のゲートラインと、前記複数のゲートライン上および前記基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されそれぞれ複数のドレイン端子を有する複数のドレインラインと、前記複数のドレインライン上および前記ゲート絶縁膜上に当該複数のドレインラインおよび当該ゲート絶縁膜に直接接触するとともに内部応力が圧縮応力となるように設けられ、前記複数のゲート端子または前記複数のドレイン端子を露出する複数の穴が形成された保護膜とを有するトランジスタアレイ回路基板と、前記複数の穴により露出された前記複数のゲート端子または前記複数のドレイン端子上にそれぞれ配置されるように且つ前記保護膜上において前記保護膜に直接接触させて設けられた熱硬化性の異方導電性接着材と、複数の電極が前記異方導電性接着材を介して前記複数のゲート端子または前記複数のドレイン端子に接続するように、前記異方導電性接着材の一部と重ねて且つ前記異方導電性接着材の残りの部分と重ねずに配置された半導体装置とを備え、前記異方導電性接着材は、少なくとも前記半導体装置と重なる部分が熱硬化されていることを特徴とする液晶表示装置である。

請求項６に記載の発明によれば、基板上に下からゲートライン、ゲート絶縁膜、ドレインライン、保護膜の順に形成し、少なくとも熱硬化性の異方導電性接着材に直接接触させて設けられた保護膜の内部応力が圧縮応力であることにより、異方導電性接着材を用いて半導体装置をトランジスタアレイ回路基板上へ熱圧着した場合に、仮に半導体装置と重ならない異方導電性接着材のうち少なくとも一部が未硬化で残った場合であっても、異方導電性接着材の未硬化領域の下部における導電膜の腐食を減らし、導電膜によって形成された配線の断線を減らすことができる。また、導電膜を露出する穴が保護膜に形成され、少なくともこの穴により露出されたゲート端子上またはドレイン端子上に配置されるように異方導電性接着材が設けられ、電極が、この異方導電性接着材を介して導電膜に接続するように、半導体装置が前記異方導電性接着材の一部と重ねて且つ前記異方導電性接着材の残りの部分と重ねずに配置されているので、半導体装置をトランジスタアレイ回路基板へ熱圧着することにより、半導体装置の電極と導電膜とを導通させることができる。

本発明によれば、絶縁膜の内部応力を圧縮応力とすることで、異方導電性接着材の未硬化領域の下部における導電膜の腐食を減らし、導電膜によって形成された配線の断線を減らすことができる。

液晶ディスプレイパネル１０を示した平面図である。トランジスタアレイ回路基板１の画素領域の一部を示した平面図である。図２の切断線III−IIIに沿った面の矢視断面図である。トランジスタアレイ回路基板１のドライバ取付領域を示す平面図である。図４の切断線Ｖ−Ｖに沿った面の矢視断面図である。図４の切断線VI−VIに沿った面の矢視断面図である。実施例１、２及び比較例１の液晶ディスプレイパネルの１ラインあたりの腐食発生数と試験時間との関係を示したグラフである。実施例１、２及び比較例１の液晶ディスプレイパネルの１パネルあたりの断線数と試験時間との関係を示したグラフである。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

図１は、本発明を適用した液晶ディスプレイパネル１０の平面図である。液晶ディスプレイパネル１０は、トランジスタアレイ回路基板１と、対向基板１１と、２枚の基板を貼り合わせる矩形枠状のシール（図示せず）と、半導体装置７等から構成されている。

図２は、トランジスタアレイ回路基板１の表示領域の一部を示した平面図であり、図３は、図２の切断線III−IIIに沿った面の矢視断面図である。トランジスタアレイ回路基板１の対向基板１１と重ね合わされる部分には、図２に示すように、絶縁性透明基板２上に行方向に延在した複数のゲートライン（走査線）３と、列方向に延在した複数のドレインライン（信号線）４とが形成されている。これらゲートライン３とこれらドレインライン４とは引き回し配線１２（図１参照）を介して、半導体装置７と接続されている。

ゲートライン３とドレインライン４は互いに絶縁され、ゲートライン３とドレインライン４が平面視して互いに直交している。また、複数の薄膜トランジスタ５が絶縁性透明基板２上にマトリクス状に配列されており、各薄膜トランジスタ５がゲートライン３とドレインライン４との各交差部においてゲートライン３とドレインライン４に接続されている。ゲートライン３とドレインライン４によって囲まれた各囲繞領域には、薄膜トランジスタ５に接続された画素電極６が配置され、複数の画素電極６が絶縁性透明基板２上にマトリクス状に配列されて表示領域が形成されている。

何れの薄膜トランジスタ５も図３に示すように構成されている。図３に示すように、薄膜トランジスタ５は、ゲートライン３に接続されたゲート３１と、ゲート絶縁膜３２を挟んでゲート３１に対向配置した半導体膜３３と、半導体膜３３の中央部上に形成されたチャネル保護膜３４と、平面視してチャネル保護膜３４の両側に配置されるとともに互いに離間するよう半導体膜３３上に形成された不純物半導体膜３５、３６と、一方の不純物半導体膜３５上に形成されたソース３７と、他方の不純物半導体膜３６上に形成されたドレイン３８と、から構成されている。

ゲート３１は、低抵抗率な金属材料、合金等のような導電性材料からなり、より望ましくはクロム、クロム合金、アルミ、アルミ合金等のように遮光性を有すると良い。

ゲート絶縁膜３２は、酸化珪素、窒化珪素等の絶縁体を絶縁性透明基板２上にべた一面に成膜したものである。

半導体膜３３は、アモルファスシリコン又はポリシリコンからなるものである。

不純物半導体膜３５及び不純物半導体膜３６は、シリコン等の半導体に不純物（例えば、Ｇａ）をドープしたものである。

チャネル保護膜３４は、酸化珪素、窒化珪素等の絶縁体から形成されたものであり、不純物半導体膜３５及び不純物半導体膜３６のパターニングの際にエッチャントから半導体膜３３を保護するものである。

ソース３７及びドレイン３８は、低抵抗率な金属材料、合金等のような導電性材料からなり、より望ましくはクロム、クロム合金、アルミ、アルミ合金等のように遮光性を有すると良い。

薄膜トランジスタ５は保護絶縁膜３９によって被覆されている。保護絶縁膜３９は、酸化珪素、窒化珪素等の絶縁体をべた一面に成膜したものであり、複数の薄膜トランジスタ５をまとめて被覆している。

図２に示すように、行方向に一列に配列された複数の薄膜トランジスタ５のゲート３１は、共通のゲートライン３と一体形成されている。何れのゲート３１及び何れのゲートライン３も、絶縁性透明基板２上にべた一面に成膜された導電性膜（以下、この導電性膜をゲート膜と称する。）をパターニングすることによって形成されたものである。

図２及び図３に示すように、列方向に一列に配列された複数の薄膜トランジスタ５のドレイン３８は、共通のドレインライン４と一体形成されている。何れのドレイン３８、何れのソース３７及び何れのドレインライン４も、不純物半導体膜３５、３６を被覆するようにべた一面に成膜された導電性膜（以下、この導電性膜をドレイン膜と称する。）をパターニングすることによって形成されたものである。

図２及び図３に示すように、ゲート絶縁膜３２上には、複数の画素電極６がマトリクス状に配列されている。これら画素電極６は、ゲート絶縁膜３２上にべた一面に成膜された透明導電性膜をパターニングすることによって形成されたものである。画素電極６は光透過性を有し、酸化インジウム若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物（例えば、ＩＴＯ、亜鉛ドープ酸化インジウム、ＣＴＯ）からなる。これら画素電極６も保護絶縁膜３９によってまとめて被覆されている。

保護絶縁膜３９は、酸化珪素、窒化珪素等の絶縁体をべた一面に成膜したものであり、複数の薄膜トランジスタ５をまとめて被覆している。保護絶縁膜３９はその内部応力が圧縮応力となるように形成される。

図２に示すように、隣り合うゲートライン３の間にはキャパシタライン４１が行方向に延在し、ゲートライン３とキャパシタライン４１が交互に配列されている。これらキャパシタライン４１は、ゲート膜のパターニングによってゲート３１及びゲートライン３と同時にパターニングされたものである。また、キャパシタライン４１は行方向に一列に配列された複数の画素電極６と重なるように幅広に設けられており、キャパシタライン４１の幅広となった部分と画素電極６がゲート絶縁膜３２を挟んで対向することでキャパシタが形成されている。キャパシタライン４１は表示領域を囲繞するように形成された短絡用配線（図示せず）に接地されている。

保護絶縁膜３９上には、矩形枠状のシール（図示せず）が表示領域を囲繞するように形成されている。このシールは、トランジスタアレイ回路基板１と対向基板１１を対向させた場合においてトランジスタアレイ回路基板１と対向基板１１との間に注入される液晶を封止するものであり、トランジスタアレイ回路基板１と対向基板１１との間に液晶が封止されることで液晶ディスプレイパネル１０の画素領域が構成される。なお、対向基板１１には、カラーフィルター、ブラックマトリックス、透明対向電極、配向膜等が形成されている。

半導体装置７には薄膜トランジスタ５を駆動するドライバ装置が内蔵されており、下部にゲート端子４２またはドレイン端子４３と接続される電極７１を有している。半導体装置７はトランジスタアレイ回路基板１のドライバ取付領域に異方導電性接着材４６を介して熱圧着される。

図４はトランジスタアレイ回路基板１のドライバ取付領域を示す平面図であり、図５は図４の切断線Ｖ−Ｖに沿った面の矢視断面図であり、図６は図４の切断線VI−VIに沿った面の矢視断面図である。ドライバ取付領域には、複数のゲート端子４２、複数のドレイン端子４３が配列されている。

各ゲート端子４２は複数のゲートライン３のいずれかと引き回し配線１２によって１対１に接続されている。また、各ドレイン端子４３は複数のドレインライン４のいずれかと引き回し配線１２によって１対１に接続されている。複数の引き回し配線１２のうちゲート端子４２と複数のゲートライン３を接続するもの、及び複数のゲート端子４２は、ゲート膜をパターニングすることによって形成される。また、複数の引き回し配線１２のうち、複数のドレイン端子４３と複数のドレインライン４とを接続するもの、及びドレイン端子４３は、ドレイン膜をパターニングすることによって形成される。

図６に示すように、ゲート端子４２を覆うゲート絶縁膜３２及び保護絶縁膜３９には、ゲート端子４２を露出させるようにコンタクトホール４４が形成されている。また、ドレイン端子４３を覆う保護絶縁膜３９には、ドレイン端子４３を露出させるようにコンタクトホール４５が形成されている。コンタクトホール４４、４５には異方導電性接着材４６を挟んで半導体装置７の電極７１が挿入される。

異方導電性接着材４６はドライバ取付領域を覆うように設けられる。異方導電性接着材４６は、熱硬化性樹脂からなるバインダ樹脂４７と、バインダ樹脂４７中に適度に分散した導電性粒子４８とからなる。ゲート端子４２またはドレイン端子４３と半導体装置７の電極との間には、図５に示すように、少なくとも１つの導電性粒子４８が挟まれる。半導体装置７の電極は、図５、図６に示すように、そのすぐ下方のゲート端子４２またはドレイン端子４３との間に導電性粒子４８を挟み、この導電性粒子４８を介して導通する。一方、バインダ樹脂４７は絶縁体であるため、電極と他のゲート端子４２またはドレイン端子４３とはバインダ樹脂４７によって絶縁される。

次に、トランジスタアレイ回路基板１の製造方法について説明する。
まず、気相成長法（スパッタリング法、ＣＶＤ法、ＰＶＤ法等）によって絶縁性透明基板２にゲート膜をべた一面に成膜し、フォトリソグラフィー法及びエッチング法によってゲート膜をパターニングする。これにより、複数のゲートライン３、複数の薄膜トランジスタ５のゲート３１、複数のキャパシタライン４１、複数の引き回し配線１２、ゲート端子４２及び短絡用配線を同時に形成する。

次に、気相成長法によって絶縁性透明基板２上にゲート絶縁膜３２をべた一面に成膜し、ゲート絶縁膜３２により複数のゲートライン３、複数の薄膜トランジスタ５のゲート３１、複数のキャパシタライン４１、複数の引き回し配線１２及び短絡用配線を被覆する。

次に、気相成長法によってゲート絶縁膜３２上にべた一面の半導体膜を成膜し、フォトリソグラフィー法及びエッチング法によってその半導体膜をパターニングする。これにより、複数の薄膜トランジスタ５の半導体膜３３を形成する。

次に、気相成長法、フォトリソグラフィー法、エッチング法を順に繰り返し行うことによって、複数の薄膜トランジスタ５のチャネル保護膜３４、不純物半導体膜３５、３６、画素電極６を順次形成する。

次に、気相成長法によってゲート絶縁膜３２上にドレイン膜をべた一面に成膜する。その後フォトリソグラフィー法及びエッチング法によってドレイン膜をパターニングする。これにより、複数のドレインライン４、複数の薄膜トランジスタ５のドレイン３８及びソース３７、複数の引き回し配線１２、ドレイン端子４３並びに短絡用配線を同時に形成する。

次に、気相成長法によりゲート絶縁膜３２上に保護絶縁膜３９をべた一面に成膜し、複数のドレインライン４、複数の薄膜トランジスタ５のドレイン３８及びソース３７、複数の引き回し配線１２並びに短絡用配線を、内部応力が圧縮応力となる保護絶縁膜３９により被覆する。

ここで、内部応力が圧縮応力となる保護絶縁膜３９は、例えば窒化珪素膜を形成する場合には、シラン、アンモニアを反応ガスとし、窒素をキャリアガスとし、成膜時の温度を２５０℃、圧力を１２５Ｐａ以下とする条件のプラズマＣＶＤ法により成膜することができる。なお、内部応力が圧縮応力となる保護絶縁膜３９は窒化珪素膜に限らず、酸化珪素膜でもよい。また、保護絶縁膜３９の成膜法はＣＶＤ法に限らず、ＰＶＤ法、その他の気相堆積法により成膜してもよい。

製造したトランジスタアレイ回路基板１に配向膜を形成し、トランジスタアレイ回路基板１と対向基板１１を対向させ、トランジスタアレイ回路基板１と対向基板１１との間に液晶を挟んで、液晶をシールにより封止する。

次に、ゲート絶縁膜３２及び保護絶縁膜３９のうち半導体装置７の電極７１が配設される位置に、各引き回し配線１２が露出するようにコンタクトホール４４、４５を形成する。次いで、ドライバ取付領域を異方導電性接着材４６で覆い、異方導電性接着材４６の上に半導体装置７を電極７１がコンタクトホール４４、４５に挿入されるように配置する。

次に、半導体装置７を押圧しながら加熱し、半導体装置７からの熱伝導によってバインダ樹脂４７を熱硬化させる。これにより、半導体装置７がトランジスタアレイ回路基板へ固定されるとともに、各引き回し配線１２に接続されたゲート端子４２およびドレイン端子４３と半導体装置７の各電極とが導電性粒子４８を介して接続され、液晶ディスプレイパネル１０が完成する。

このとき異方導電性接着材の半導体装置７から離れた部分では、図５に示すように、バインダ樹脂４７が熱硬化するのに充分な熱量が伝導しないため、バインダ樹脂４７が未硬化のままとなる未硬化領域４９が残る。従来のトランジスタアレイ回路基板では、未硬化領域に対応する保護絶縁膜の下部の引き回し配線に腐食や断線が生じていた。この原因としては、従来の保護絶縁膜は内部応力が引張応力となっていたことが挙げられる。バインダ樹脂の未硬化領域には、熱硬化した領域と比べてイオン性の不純物や水分が侵入しやすく、これらの水分等は未硬化領域に対応する保護絶縁膜上に到達する。ここで、保護絶縁膜の内部応力が引張応力の場合、膜密度が低いため、これらの水分等は保護絶縁膜に侵入しやすく、これらの侵入した水分等が保護絶縁膜の下部に形成された引き回し配線付近にたまって腐食の原因となり、さらに腐食が進んで断線に至っていたと考えられる。また、保護絶縁膜における半導体装置の取付領域に対応する部分には熱と圧力がかかり、熱や圧力を受けない外周部との間で歪みが生じ、保護絶縁膜がダメージを受けるため、未硬化領域と熱硬化した領域との境界付近では水分等が特に侵入しやすく、腐食しやすかったものと考えられる。

本発明では、保護絶縁膜３９の内部応力を圧縮応力としたことで、以下の実施例に示すように、引き回し配線１２の腐食、断線を減らすことができる。これは、保護絶縁膜の内部応力が圧縮応力となるように成膜して、膜密度を高くすることで、保護絶縁膜の未硬化領域において、イオン性不純物や水分の侵入を防いだためと考えられる。

なお、以上の実施の形態においては、トランジスタアレイ回路基板について記載したが、本発明はこれに限らず、他の回路基板についても適用することができる。

以下、本発明を実施例により詳述するが、本発明はこれらの実施例に限定されない。

＜液晶ディスプレイパネルの作成＞
１．透明基板上に気相成長法により導電膜を成膜し、フォトリソグラフィー法、エッチング法により導電膜をパターニングし、ゲートライン、複数の薄膜トランジスタのゲート、複数のキャパシタライン、複数の引き回し配線、ゲート端子等を形成した。
２．基板全面に、１．で形成したパターンを覆うように気相堆積法によりゲート絶縁膜を成膜した。
３．ゲート絶縁膜上に、気相成長法、フォトリソグラフィー法、エッチング法を順に行うことによって、複数の薄膜トランジスタのチャネル保護膜、不純物半導体膜、画素電極等を順次形成した。
４．３．のチャネル保護膜、不純物半導体膜、画素電極等の上に、気相成長法により導電膜を成膜し、フォトリソグラフィー法により導電膜をパターニングし、複数のドレインライン、複数の薄膜トランジスタのドレイン及びソース、複数の引き回し配線、ドレイン端子等を形成した。

５．基板全面に、４．で形成したパターンを覆うように保護絶縁膜を成膜した。保護絶縁膜はプラズマＣＶＤ法により膜厚が２０００Åとなるように形成した。プラズマＣＶＤ法による成膜条件は以下のとおりである。

反応ガスとして、シラン（ＳｉＨ₄）、アンモニア（ＮＨ₃）を、キャリアガスとして窒素（Ｎ₂）を用いた。ガス流量は、標準状態（０℃、１０１３２５Ｐａ）において、ＳｉＨ₄を１７０ｃｍ³／ｍｉｎ（ｓｃｃｍ）、ＮＨ₃を１７０ｃｍ³／ｍｉｎ（ｓｃｃｍ）、Ｎ₂を２５００ｃｍ³／ｍｉｎ（ｓｃｃｍ）とした。成膜時の温度を２５０℃、圧力を１２５Ｐａとした。

６．５．のトランジスタアレイ回路基板に、別途形成された対向基板を間にシール材を挟んで貼り合わせ、２枚の基板の間に液晶を封入した。
７．６．のトランジスタアレイ回路基板のドライバ取付領域に、ゲート端子４２が露出するようにゲート絶縁膜及び保護絶縁膜にコンタクトホールを形成するとともに、ドレイン端子が露出するように保護絶縁膜にコンタクトホールを形成した。
８．７．のドライバ取付領域に、異方導電性接着材の寸法公差、貼り合わせ公差を考慮して、該領域よりも僅かに大きい異方導電性接着材を貼付した。
９．８．の異方導電性接着材上に半導体装置を載置し、半導体装置の電極が、７．のコンタクトホール上に配置されるように位置合わせした。
１０．９．の半導体装置の上面側から比較的低温の熱を加えて異方導電性接着材を溶融し、異方導電性接着材に含まれる導電性粒子を介して半導体装置の電極がゲート端子またはドレイン端子と導通するように半導体装置を押圧し、さらに半導体装置に比較的高温（ただし半導体装置に適した温度）の熱を加えて異方導電性接着材を熱硬化させることで、半導体装置のトランジスタアレイ回路基板への熱圧着を完了した。

プラズマＣＶＤ法による保護絶縁膜の成膜において、圧力条件を１１０Ｐａに変えた点以外は実施例１と同様にして液晶ディスプレイパネルを作成した。

＜比較例１＞
プラズマＣＶＤ法による保護絶縁膜の成膜において、圧力条件を１７０Ｐａに変えた点以外は実施例１と同様にして液晶ディスプレイパネルを作成した。

＜内部応力評価＞
実施例１、実施例２及び比較例１のトランジスタアレイ回路基板の保護絶縁膜の内部応力を評価したところ、実施例１では−３９ＭＰａ、実施例２では−１２９ＭＰａ、比較例１では２７０ＭＰａであった。なお、正は引張応力、負は圧縮応力である。

＜半導体装置の液晶ディスプレイパネルへの取り付け＞
実施例１、実施例２及び比較例１の液晶ディスプレイパネルに、半導体装置を取り付けた。まず、基板の半導体装置が固定される位置にエポキシ系の異方導電性接着材を配置した。その上から半導体装置を電極がコンタクトホールの位置に配置されるように載置し、半導体装置を上から加熱・押圧することにより、異方導電性接着材のバインダ樹脂を熱硬化させ、半導体装置をトランジスタアレイ回路基板に固定した。

＜性能測定＞
半導体装置を取り付けた各液晶ディスプレイパネルを、温度８０℃、湿度９０％の環境におき、１５時間毎に１ラインあたりの腐食発生数、１パネルあたりの断線数を計測した。なお、評価に使用した液晶ディスプレイパネルの配線数は１パネルあたり３８４本である。

＜結果＞
図７は実施例１、２及び比較例１の液晶ディスプレイパネルの１ラインあたりの腐食発生数と試験時間との関係を示したグラフである。実施例１の液晶ディスプレイパネルでは、６０時間後から平均で０．００３個／ラインの腐食が検出された。その後徐々に増加し、１９５時間後には平均で０．１個／ラインの腐食が検出された。

実施例２の液晶ディスプレイパネルでは、７５時間後から平均で０．００１２個／ラインの腐食が検出された。その後徐々に増加し、１９５時間後には平均で０．００２５個／ラインの腐食が検出された。

比較例１の液晶ディスプレイパネルでは、４５時間後から平均で０．００３個／ラインの腐食が検出された。その後徐々に増加し、１５０時間後には平均で１個／ラインの腐食が検出された。

図８は実施例１、２及び比較例１の液晶ディスプレイパネルの１パネルあたりの断線数と試験時間との関係を示したグラフである。実施例１の液晶ディスプレイパネルでは、３０時間後に平均で０．００１８本／パネルの断線が、６０時間後に平均で０．００２４本／パネルの断線が検出された。その後徐々に増加し、１５０時間後には平均で０．００５本／パネルの断線が、１９５時間後には平均で０．００７本／パネルの断線が検出された。
実施例２のパネルでは、断線は検出されなかった。

比較例１の液晶ディスプレイパネルでは、７５時間後に平均で０．００３４本／パネルの断線が検出された。その後徐々に増加し、１５０時間後には平均で０．００７本／パネルの断線が検出された。

このように、保護絶縁膜の内部応力を−３９ＭＰａの圧縮応力とすることで、腐食を減らし、断線を減らすことができる。また、保護絶縁膜の内部応力を−１２９ＭＰａの圧縮応力とすることで、腐食をさらに減らし、断線をさらに減らすことができる。

尚、上記実施例では、保護絶縁膜を内部応力が圧縮応力となるように成膜したが、保護絶縁膜とともに、窒化珪素膜からなる何れの絶縁膜も、内部応力が圧縮応力となるように成膜してもよい。

１トランジスタアレイ回路基板（回路基板）
１２引き回し線
２絶縁性透明基板（基板）
３９保護絶縁膜（絶縁膜）
４２ゲート端子
４３ドレイン端子
４６異方導電性接着材
７半導体装置
７１電極

Claims

基板と、
前記基板上に形成された第１の導電膜と、
前記第１の導電膜上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第２の導電膜と、
前記第２の導電膜上に当該第２の導電膜に直接接触するとともに内部応力が圧縮応力となるように形成され且つ前記第２の導電膜を露出する穴が形成された第２の絶縁膜と、
前記穴により露出された前記第２の導電膜上に配置されるように且つ前記第２の絶縁膜上において前記第２の絶縁膜に直接接触させて設けられた熱硬化性の異方導電性接着材と、
電極が前記異方導電性接着材を介して前記第２の導電膜に接続するように、前記異方導電性接着材の一部と重ねて且つ前記異方導電性接着材の残りの部分と重ねずに配置された半導体装置とを備え、
前記異方導電性接着材は、少なくとも前記半導体装置と重なる部分が熱硬化されていることを特徴とする回路基板。
前記異方導電性接着材は、前記半導体装置と重ならない部分の少なくとも一部が未硬化で残るように熱硬化されていることを特徴とする請求項１に記載の回路基板。
前記第１の絶縁膜は、内部応力が圧縮応力となるように形成されていることを特徴とする請求項１又は２に記載の回路基板。
前記第１の絶縁膜および前記第２の絶縁膜は、前記第２の導電膜を覆って、前記半導体装置が実装される領域全面に亘って形成されたことを特徴とする請求項１〜３の何れか一項に記載の回路基板。
基板と、前記基板上に形成されそれぞれ複数のゲート端子を有する複数のゲートラインと、前記複数のゲートライン上および前記基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されそれぞれ複数のドレイン端子を有する複数のドレインラインと、前記複数のドレインライン上および前記ゲート絶縁膜上に当該複数のドレインラインおよび当該ゲート絶縁膜に直接接触するとともに内部応力が圧縮応力となるように設けられ、前記複数のゲート端子または前記複数のドレイン端子を露出する複数の穴が形成された保護膜とを有するトランジスタアレイ回路基板と、
前記複数の穴により露出された前記複数のゲート端子または前記複数のドレイン端子上にそれぞれ配置されるように且つ前記保護膜上において前記保護膜に直接接触させて設けられた熱硬化性の異方導電性接着材と、
複数の電極が前記異方導電性接着材を介して前記複数のゲート端子または前記複数のドレイン端子に接続するように、前記異方導電性接着材の一部と重ねて且つ前記異方導電性接着材の残りの部分と重ねずに配置された半導体装置とを備え、
前記異方導電性接着材は、少なくとも前記半導体装置と重なる部分が熱硬化されていることを特徴とする液晶表示装置。
前記異方導電性接着材は、前記半導体装置と重ならない部分の少なくとも一部が未硬化で残るように熱硬化されていることを特徴とする請求項５に記載の液晶表示装置。
前記ゲート絶縁膜および前記保護膜は前記基板の全面に設けられ、前記ゲート絶縁膜および前記保護膜には前記複数のゲート端子の全てと対応させて前記複数の穴が形成されていることを特徴とする請求項５又は６に記載の液晶表示装置。
前記複数のゲート端子および前記複数のドレイン端子は、前記基板の一辺側に設けられ、前記複数のゲート端子および前記複数のドレイン端子のすべてが、前記半導体装置の複数の電極のいずれかに前記異方導電性接着材を介して接続されていることを特徴とする請求項７に記載の液晶表示装置。
前記半導体装置は、前記複数のゲート端子または前記複数のドレイン端子に接続される前記複数の電極を全て有する１つの半導体装置であることを特徴とする請求項８に記載の液晶表示装置。
前記ゲート絶縁膜は内部応力が圧縮応力とされたことを特徴とする請求項５〜９の何れか一項に記載の液晶表示装置。