CN113355745A - 一种薄膜电晶体电特性优化方法 - Google Patents

一种薄膜电晶体电特性优化方法 Download PDF

Info

Publication number
CN113355745A
CN113355745A CN202110563881.8A CN202110563881A CN113355745A CN 113355745 A CN113355745 A CN 113355745A CN 202110563881 A CN202110563881 A CN 202110563881A CN 113355745 A CN113355745 A CN 113355745A
Authority
CN
China
Prior art keywords
thin film
deposition
sample
film transistor
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110563881.8A
Other languages
English (en)
Inventor
林立腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Yuteng Electronic Technology Co ltd
Original Assignee
Shaanxi Yuteng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Yuteng Electronic Technology Co ltd filed Critical Shaanxi Yuteng Electronic Technology Co ltd
Priority to CN202110563881.8A priority Critical patent/CN113355745A/zh
Publication of CN113355745A publication Critical patent/CN113355745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Abstract

本发明公开了一种薄膜电晶体电特性优化方法,先进行基板清洗和洁净度检测,然后采用高低DR结构进行SiNx薄膜沉积并完成薄膜电晶体样本制作,然后薄膜电晶体样本的电特性量测,最后根据电特性筛选最优样本参数组合,即最优的加工沉积速率与薄膜厚度值组合;本发明在不影响产能的基础上,通过将薄膜沉积设定为High Depo Rate与Low Depo Rate组合的方式,在Low Depo Rate的情况下减小SiNx的厚度以增加开态电流且不会同时增加关态电流,调整优化SiNx薄膜中高沉积速率沉积膜厚与低沉积速率沉积膜厚容载比,实现获取最优加工参数组合,提升薄膜电晶体电气性能的效果。

Description

一种薄膜电晶体电特性优化方法
技术领域
本发明属于薄膜晶体制造技术领域,具体涉及一种薄膜电晶体电特性优化方法。
背景技术
薄膜晶体管制程主要是利用基板、依电路设计、反复进行清洗、薄膜沉积、微影曝成线路、并蚀刻成形后,再予以去光阻之操作流程。其中,沉积SiNx薄膜层是至关重要的一个环节,SiNx薄膜层参数对薄膜电晶体整体电性能起到至关重要的作用。目前,为了增加薄膜电晶体的开态电流,常采用降低SiNx薄膜层厚度的方式实现,同时,常通过提高薄膜沉积速率来提高产能,但是,低沉积速率更能带来更好的晶体电特性,且低沉积速率沉积的薄膜具有质量好,良率高等优点。因此,上述工艺主要存在两点缺陷:(1)沉积速率与薄膜层厚度多依赖经验进行设定,目标值的选择缺乏更为科学的优化方式;(2)薄膜沉积采用单一沉积速率进行,产能与电性能无法兼顾。因此,亟需寻找一种既能提高产能,又能兼顾电特性的优化方法。
发明内容
本发明的目的在于提供一种薄膜电晶体电特性优化方法,能够优化电晶体的加工参数并提高其电气特性,增加电晶体电子迁移率,且能在增加开态电流的同时不增加其关态电流,同时,还能降低成本,提高产能。
本发明采用的技术方案如下:
一种薄膜电晶体电特性优化方法,包括以下步骤
S001、基板清洗及洁净度测量;
S002、采用高低DR结构进行SiNx薄膜沉积并完成薄膜电晶体样本制作;
采用高低DR结构进行SiNx薄膜沉积具体包括:
S101:采集薄膜电晶体生产制造实际加工参数,实际加工参数包括加工沉积速率DRi和加工沉积厚度Ti
S102:将加工沉积厚度Ti分为THi和TLi两个厚度,Ti=THi+TLi,TH为采用高沉积速率沉积薄膜的厚度,TL为采用低沉积速率沉积薄膜的厚度,THi与对应TLi构成一个薄膜厚度值组合;
S103:由采集的加工沉积速率DRi及薄膜厚度值组合构建样本参数组合数据集;
S104:采用样本参数数据集进行薄膜电晶体样本的SiNx薄膜沉积制程;
S105:薄膜电晶体样本制作;
S003、薄膜电晶体样本的电特性量测;
S004:获取最优样本参数组合,即最优的加工沉积速率与薄膜厚度值组合。
进一步地,所述最优的样本参数组合为基于低沉积速率DRL
Figure BDA0003077897110000021
与基于高沉积速率DRH
Figure BDA0003077897110000022
的厚度值组合,
Figure BDA0003077897110000023
进一步地,SiNx薄膜沉积制程中,采用高沉积速率沉积薄膜时的加工参数具体为:
Power-1100Watt;Pressure-1050Torr;Temp-370deg.C;Spacing-1400mils;SiH4-90sccm;
Figure BDA0003077897110000024
采用低沉积速率沉积薄膜时的加工参数具体为:
Power-500Watt;Pressure-1200Torr;Temp-370deg.C;Spacing-1400mils;SiH4-80sccm;
Figure BDA0003077897110000025
进一步地,所述基板洁净度测量包括颗粒物测量和附着力测量;
颗粒物测量合格标准为:N1+N3<30且N1+N3+N5<100,N1为1μm颗粒物的数量,N3为3μm颗粒物的数量,N5为5μm颗粒物的数量;
附着力测量合格标准为:接触角度小于8°;
若颗粒物和附着力均合格则基板清洗合格,反之则不合格。
进一步地,所述步骤S104还包括在进行薄膜电晶体样本的SiNx薄膜沉积制程后对镀膜厚度进行量测,量测过程具体为:
S201:将镀膜后的样本试片放置于量测平台;
S202:采用真空吸附方式固定样本基板;
S203:以S型顺序在试片上进行量测点选取和膜厚量测。
进一步地,所述步骤S004中,薄膜电晶体样本电特性量测的参数包括开态暗流、关态电流和电子迁移率。
进一步地,所述薄膜电晶体样本的电特性量测包括I-V特性量测、SEM量测和XRD量测。
综上所述,由于采用了上述技术方案,本发明的有益效果是:
(1)在不影响产能的基础上,通过将薄膜沉积设定为High Depo Rate与Low DepoRate组合的方式,在Low Depo Rate的情况下减小SiNx的厚度以增加开态电流且不会同时增加关态电流,调整优化SiNx薄膜中高沉积速率沉积膜厚与低沉积速率沉积膜厚容载比,实现获取最优加工参数组合,提升薄膜电晶体电气性能的效果;
(2)通过设定
Figure BDA0003077897110000026
的SiNx薄膜厚度组合,在改善电特性的前提下,有效降低成本和提高产能。
附图说明
图1为本发明的流程图。
图2为具体实施方式中膜厚量测点的分布示意图。
图3为具体实施方式中SiNx厚度与开态电流Ion及关态电流Ioff的特性曲线图;
图4为具体实施方式中SiNx厚度与电子迁移率Mobility及起始电压Vt的特性曲线图。
具体实施方式
如图1所示,本发明包括以下步骤:
S001、基板清洗及洁净度测量;
S002、采用高低DR结构进行SiNx薄膜沉积并完成薄膜电晶体样本制作;
采用高低DR结构进行SiNx薄膜沉积具体包括:
S101:采集薄膜电晶体生产制造实际加工参数,实际加工参数包括加工沉积速率DRi和加工沉积厚度Ti
S102:将加工沉积厚度Ti分为THi和TLi两个厚度,Ti=THi+TLi,TH为采用高沉积速率沉积薄膜的厚度,TL为采用低沉积速率沉积薄膜的厚度,THi与对应TLi构成一个薄膜厚度值组合;
S103:由采集的加工沉积速率DRi及薄膜厚度值组合构建样本参数组合数据集;
S104:采用样本参数数据集进行薄膜电晶体样本的SiNx薄膜沉积制程;
S105:薄膜电晶体样本制作;
S003、薄膜电晶体样本的电特性量测;
S004:获取最优样本参数组合,即最优的加工沉积速率与薄膜厚度值组合。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。
本发明公开了一种薄膜电晶体电特性优化方法,包括以下步骤
S001、基板清洗及洁净度测量。
采用清洗机台对镀膜前的基板进行一系列清洗动作,将基板上的油溃等脏东西去除并带走。在清洗的过程中,会经过UV灯管照射、BOE清洗、超音波震荡、去离子水洗净等步骤,最后利用风刀将玻璃吹干,得到一干净之基板。清洗后的基板需检测其洁净度,并将检测合格的干净基板流入下一环节镀膜使用。
基板洁净度测量包括颗粒物测量和附着力测量,颗粒物测量和附着力测量均合格则基板洁净度合格并可流入下一环节,反之则为不合格。双重检测方式保证了测量结果准确性和可靠性,进而保障流入镀膜环节的基板的洁净度,进而保障电特性测量结果准确性及最终优化参数获取结果的准确性。
颗粒物测量采用型号为GI4600的Particle Count量测仪进行,量测范围包括1μm、3μm、5μm size particle。合格判定标准为:
N1+N3<30且N1+N3+N5<100;N1为1μm颗粒物的数量,N3为3μm颗粒物的数量,N5为5μm颗粒物的数量。
附着力测量采用型号为FACE LCD-400S的Contact Angle量测仪进行,除了可以作为镀膜前基板表面洁净度之判定外,亦可作为基板表面与预备镀膜的附着力判定。其测定方法为将定量纯水滴在玻璃表面并量测其接触角,接触角越大,则表示基板表面洁净度不加,会使的与镀膜时造成附着力不佳的现象,反之,接触角越小,则表示基板表面洁净度越好,没有任何残留物残留于基板表面,使得镀膜时附着力良好。合格判定标准为:接触角度小于8°。
S002、采用高低DR结构进行SiNx薄膜沉积并完成薄膜电晶体样本制作。
采用高低DR结构进行SiNx薄膜沉积具体包括:
S101:采集薄膜电晶体生产制造实际加工参数,实际加工参数包括加工沉积速率DRi和加工沉积厚度Ti。加工沉积速率DRi包括高沉积速率DRi-H和低沉积速率DRi-L,采集自行业标准手册、日常实际加工数据及实验数据,本实施例中优选
Figure BDA0003077897110000041
S102:将加工沉积厚度Ti分为THi和TLi两个厚度,Ti=THi+TLi,TH为采用高沉积速率沉积薄膜的厚度,TL为采用低沉积速率沉积薄膜的厚度,THi与对应TLi构成一个薄膜厚度值组合。
S103:由采集的加工沉积速率DRi及薄膜厚度值组合构建样本参数组合数据集。
S104:采用样本参数数据集进行薄膜电晶体样本的SiNx薄膜沉积制程。
S105:薄膜电晶体样本制作。
其中,在完成薄膜电晶体样本的SiNx薄膜沉积制程后,需对镀膜厚度进行量测以根据沉积速率计算其镀膜时间。量测过程具体为:
S201:将镀膜后的样本试片导角朝右下放置在频谱式椭圆徧光仪的量测平台上;
S202:采用真空吸附方式固定样本基板以防止移动时基板发生偏移;
S203:以S型顺序在试片上进行量测点选取和膜厚量测。本实施例中每个样本试片上总共进行13个量测点的膜厚分析,13个量测点的相对坐标如表1所示:
表1:
1 2 3 4 5 6 7 8 9 10 11 12 13
X 20 20 20 110 110 200 200 200 290 290 380 380 380
Y 20 160 300 230 90 20 160 300 230 90 20 160 300
如图2所示,13个量测点的位置呈S型排布,保障薄膜量测点覆盖率,进而保障量测结果准确性。
S003、薄膜电晶体样本的电特性量测。
完成薄膜电晶体样本制作之后,通过量测其电特性确定不同参数组合下的产品电特性,进而确定获取最佳电特性的加工参数。薄膜电晶体样本电特性量测的参数包括开态暗流、关态电流和电子迁移率。
薄膜电晶体样本的电特性测量主要包括以下几方面:
I-V特性测量:
选用4156CAgilen半导体参数分析仪,将已经制作完成的薄膜电晶体样本放置于探针平台上,将钨质探针头的三只探针分别接至薄膜晶体管源极、闸极与汲极的量测点上,然后量测电晶体样本的I-V特性曲线及进行光照漏电流试验。量测的项目与条件具体如下:
Id-Vg Curve电压范围:Vg=-20V~20V,Vd=O.1V、1V、10V。
SEM分析:
因为电晶体由多层薄膜堆栈而成,无法使用频谱式椭圆徧光仪进行膜厚分析,因此,此处采用场发射式电子显微镜观察微晶硅结晶颗粒大小与膜厚堆栈的情况。其中,在试片预分析前先镀一层白金材质(厚度约
Figure BDA00030778971100000511
),使试片表面导电性良好,利于试片排除电荷,然后将试片放入JEOL型号为JSM-6700F的发射扫描电子显微镜来进行试片分析。
XRD测量:
以2θBragg绕射测定试片的结晶结构并将薄膜沉积在玻璃上(厚度为
Figure BDA00030778971100000512
)做量测。
S004:获取最优样本参数组合,即最优的加工沉积速率与薄膜厚度值组合。
本实施例基于表2所述条件进行SiNx薄膜沉积及薄膜电晶体制作。
表2:
Figure BDA0003077897110000051
根据电晶体电特性,最终获取的优选的薄膜厚度组合为:
Figure BDA0003077897110000052
Figure BDA0003077897110000053
即采用
Figure BDA0003077897110000054
的低沉积速率沉积
Figure BDA0003077897110000055
厚度SiNx薄膜,采用
Figure BDA0003077897110000056
的高沉积速率沉积
Figure BDA0003077897110000057
厚度SiNx薄膜。
下面通过试验进行优选参数组合的效果验证。
选用20个样本进行试验,其中样本3和样本5采用筛选获取参数组合
Figure BDA0003077897110000058
Figure BDA0003077897110000059
进行薄膜沉积,其他样本则全部采用
Figure BDA00030778971100000510
的高沉积速率进行SiNx薄膜沉积至对应厚度。20个样本的薄膜厚度分配具体如表3所示:
表3:
Figure BDA0003077897110000061
对于完成制作的20个试验样本进行电性量测,量测结果如图4所示,虽然通过减小SiNx薄膜厚度能够在一定范围内改善开态电流Ion,但是在薄膜总厚度为
Figure BDA0003077897110000062
时,薄膜电晶体的开态电流Ion和关态电流Ioff性能均优于其他材料,此时,其开态电流Ion较高,关态电流Ioff较低。通过电特性曲线可以看出,SiNx薄膜的低D/R有助于增强开态电流(Ion),而不会同时增加关态电流(Ioff)。
使用Vd=10V测试20个试验样本的电子迁移率及起始电压。对比结果如表4和图4所示。
表4:
Thickness 2500 2800 3100 3400 3700 4000 4000
Glass No. 9 4 15 18 2 5 3
Mobility(10V) 0.31 0.29 0.29 0.28 0.28 0.29 0.38
Vt(10V) 2.66 2.37 3.02 2.45 3.07 5.45 1.95
Ion 2.45 1.66 1.97 1.48 1.24 5.86 1.35
Ioff 1.38 8.07 1.18 8.7 5.27 2.39 7.71
根据图4及表4所示对比结果可以看出,主要载流子迁移率一般为0.3~0.6cm2/V-sea的电子。当使用10V的Vd进行测试时,
Figure BDA0003077897110000063
厚度的迁移率高于其他厚度。因此,SiNx-Low Depo Rate比其他条件具有更好的迁移率。这是由于Low Depo Rate SiNx的薄膜质量好,缺陷少,既可以增加迁移率,也增加离子开态电流(Ion)。在起始电压Vt中,1V~3V的数据几乎接近,但在高低沉积速率相结合的
Figure BDA0003077897110000064
厚度薄膜条件下,Vt为最低值1.95V。
综上,通过本发明的电特性优化方法获取的膜厚参数组合,在不影响生产的基础上,通过调整优化SiNx薄膜中高沉积速率沉积膜厚与低沉积速率沉积膜厚容载比,实现获取最优加工参数组合,提升薄膜电晶体电气性能的效果,同时降低成本和提高产能。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种薄膜电晶体电特性优化方法,其特征在于:包括以下步骤
S001、基板清洗及洁净度测量;
S002、采用高低DR结构进行SiNx薄膜沉积并完成薄膜电晶体样本制作;
采用高低DR结构进行SiNx薄膜沉积具体包括:
S101:采集薄膜电晶体生产制造实际加工参数,实际加工参数包括加工沉积速率DRi和加工沉积厚度Ti
S102:将加工沉积厚度Ti分为THi和TLi两个厚度,Ti=THi+TLi,TH为采用高沉积速率沉积薄膜的厚度,TL为采用低沉积速率沉积薄膜的厚度,THi与对应TLi构成一个薄膜厚度值组合;
S103:由采集的加工沉积速率DRi及薄膜厚度值组合构建样本参数组合数据集;
S104:采用样本参数数据集进行薄膜电晶体样本的SiNx薄膜沉积制程;
S105:薄膜电晶体样本制作;
S003、薄膜电晶体样本的电特性量测;
S004:获取最优样本参数组合,即最优的加工沉积速率与薄膜厚度值组合。
2.根据权利要求1所述的薄膜电晶体电特性优化方法,其特征在于:所述最优的样本参数组合为基于低沉积速率DRL
Figure FDA0003077897100000013
与基于高沉积速率DRH
Figure FDA0003077897100000014
的厚度值组合,
Figure FDA0003077897100000015
3.根据权利要求2所述的薄膜电晶体电特性优化方法,其特征在于:SiNx薄膜沉积制程中,采用高沉积速率沉积薄膜时的加工参数具体为:
Power-1100Watt;Pressure-1050Torr;Temp-370deg.C;Spacing-1400mils;SiH4-90sccm;
Figure FDA0003077897100000011
采用低沉积速率沉积薄膜时的加工参数具体为:
Power-500Watt;Pressure-1200Torr;Temp-370deg.C;Spacing-1400mils;SiH4-80sccm;
Figure FDA0003077897100000012
4.根据权利要求1所述的薄膜电晶体电特性优化方法,其特征在于:所述基板洁净度测量包括颗粒物测量和附着力测量;
颗粒物测量合格标准为:N1+N3<30且N1+N3+N5<100,N1为1μm颗粒物的数量,N3为3μm颗粒物的数量,N5为5μm颗粒物的数量;
附着力测量合格标准为:接触角度小于8°;
若颗粒物和附着力均合格则基板清洗合格,反之则不合格。
5.根据权利要求1所述的薄膜电晶体电特性优化方法,其特征在于:所述步骤S104还包括在进行薄膜电晶体样本的SiNx薄膜沉积制程后对镀膜厚度进行量测,量测过程具体为:
S201:将镀膜后的样本试片放置于量测平台;
S202:采用真空吸附方式固定样本基板;
S203:以S型顺序在试片上进行量测点选取和膜厚量测。
6.根据权利要求1所述的薄膜电晶体电特性优化方法,其特征在于:所述步骤S004中,薄膜电晶体样本电特性量测的参数包括开态暗流、关态电流和电子迁移率。
7.根据权利要求6所述的薄膜电晶体电特性优化方法,其特征在于:所述薄膜电晶体样本的电特性量测包括I-V特性量测、SEM量测和XRD量测。
CN202110563881.8A 2021-05-21 2021-05-21 一种薄膜电晶体电特性优化方法 Pending CN113355745A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110563881.8A CN113355745A (zh) 2021-05-21 2021-05-21 一种薄膜电晶体电特性优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110563881.8A CN113355745A (zh) 2021-05-21 2021-05-21 一种薄膜电晶体电特性优化方法

Publications (1)

Publication Number Publication Date
CN113355745A true CN113355745A (zh) 2021-09-07

Family

ID=77527359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110563881.8A Pending CN113355745A (zh) 2021-05-21 2021-05-21 一种薄膜电晶体电特性优化方法

Country Status (1)

Country Link
CN (1) CN113355745A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441768A (en) * 1994-02-08 1995-08-15 Applied Materials, Inc. Multi-step chemical vapor deposition method for thin film transistors
TW465113B (en) * 1999-08-20 2001-11-21 Ibm Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
KR20060062482A (ko) * 2004-12-03 2006-06-12 재단법인서울대학교산학협력재단 이중 유기 박막층을 갖는 트랜지스터의 제조방법
TW200620671A (en) * 2004-12-10 2006-06-16 Innolux Display Corp The method for manufacturing thin film transister
CN101159295A (zh) * 2007-11-19 2008-04-09 南开大学 高速沉积微晶硅太阳电池p/i界面的处理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441768A (en) * 1994-02-08 1995-08-15 Applied Materials, Inc. Multi-step chemical vapor deposition method for thin film transistors
TW465113B (en) * 1999-08-20 2001-11-21 Ibm Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
KR20060062482A (ko) * 2004-12-03 2006-06-12 재단법인서울대학교산학협력재단 이중 유기 박막층을 갖는 트랜지스터의 제조방법
TW200620671A (en) * 2004-12-10 2006-06-16 Innolux Display Corp The method for manufacturing thin film transister
CN101159295A (zh) * 2007-11-19 2008-04-09 南开大学 高速沉积微晶硅太阳电池p/i界面的处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
田宗民;陈旭;张金中;张文余;谢振宇;郭建;姜晓辉;闵泰烨;: "栅极绝缘层和有源层沉积工艺的优化对TFT特性的影响研究", 真空科学与技术学报, no. 01, pages 32 - 37 *

Similar Documents

Publication Publication Date Title
Dong et al. Large-area and highly uniform carbon nanotube film for high-performance thin film transistors
US20140273340A1 (en) High Productivity Combinatorial Screening for Stable Metal Oxide TFTs
CN106198674B (zh) 一种介孔石墨烯制备工艺及基于介孔石墨烯场效应晶体管生物传感器
US6771092B1 (en) Non-contact mobile charge measurement with leakage band-bending and dipole correction
CN107464847A (zh) 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法
CN101677094A (zh) Tft性能测试装置及其制造方法和tft性能测试方法
CN113355745A (zh) 一种薄膜电晶体电特性优化方法
CN114460432A (zh) 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法
Porwal et al. Fabrication and ph sensing characteristics measurement of back gate zno thin film planar fet
CN110349875B (zh) 一种测量晶圆表面电荷密度变化的方法
KR100707585B1 (ko) Mos 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법
CN107315114B (zh) 一种电容测试单元以及电容测试方法
CN107132497B (zh) 用于无损检测半导体薄膜霍尔效应的基片及其制备方法
CN106910696B (zh) 图形光罩连接孔缺陷检查测试结构及方法
CN112151403A (zh) 基于无结型晶体管的表征方法
CN112086519B (zh) 一种氢离子浓度传感器芯片及其制备方法与应用
US20140014943A1 (en) Amorphous phase yttrium-doped indium zinc oxide thin film transistors and method for making same
CN110400745A (zh) 快速补偿芯片内图形线宽均匀性的方法
Farehanim et al. Fabrication of interdigitated electrodes (IDEs) using basic conventional lithography for pH measurement
CN109626321A (zh) 透射电镜和压电力显微镜通用的氮化硅薄膜窗口制备方法
KR101757400B1 (ko) 금속 옥사이드 반도체 tft용 유전체 막들의 핀홀 평가 방법
CN109243992B (zh) 一种检测tft中通过溶液法所制备的绝缘层的质量的方法
Kim et al. Research Update: Nanoscale surface potential analysis of MoS2 field-effect transistors for biomolecular detection using Kelvin probe force microscopy
CN106783652A (zh) 一种ald成膜质量的检测方法
CN112510148A (zh) 一种阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination