CN114460432A - 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 - Google Patents

一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 Download PDF

Info

Publication number
CN114460432A
CN114460432A CN202210376567.3A CN202210376567A CN114460432A CN 114460432 A CN114460432 A CN 114460432A CN 202210376567 A CN202210376567 A CN 202210376567A CN 114460432 A CN114460432 A CN 114460432A
Authority
CN
China
Prior art keywords
failure
oxide layer
silicon
sample
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210376567.3A
Other languages
English (en)
Inventor
华佑南
刘兵海
朱雷
李晓旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengke Nano Suzhou Co ltd
Original Assignee
Shengke Nano Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengke Nano Suzhou Co ltd filed Critical Shengke Nano Suzhou Co ltd
Priority to CN202210376567.3A priority Critical patent/CN114460432A/zh
Publication of CN114460432A publication Critical patent/CN114460432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/62—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating the ionisation of gases, e.g. aerosols; by investigating electric discharges, e.g. emission of cathode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法，所述综合分析方法包括：（Ⅰ）采用电测量分析方法对存在栅极硅氧化层失效的样品进行失效定位；（Ⅱ）采用化学分析方法对样品进行失效机理模型判断，判断确定栅极硅氧化层的失效原因是杂质污染，还是等离子体诱导损伤；（Ⅲ）如果失效机理模型是杂质污染，则采用飞行时间二次离子质谱对有栅极硅氧化层失效的样品进行污染元素定性探查；随后通过动态二次离子质谱对探查到的的污染元素进行精准定量测量。本发明采用更多的分析技术、仪器和方法联合应用于失效分析，能够快速准确地确定晶体管栅极硅氧化层的失效机理和模型，以便失效分析工程师提供更精准的分析报告。

Description

一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析 方法
技术领域
本发明属于半导体技术领域，涉及一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法。
背景技术
在半导体晶圆制造的前端制程中，晶体管栅极硅氧化层的失效分析非常重要。传统的失效分析方法是在失效定位后，会采用化学剥层方法将栅极硅氧化层暴露出来，然后检测有没有缺陷。有时失效分析工程师会发现一些类似小空洞（pinhole）的缺陷，报告给晶圆制造工程师。但往往这样的分析报告对晶圆制造工程师无法带来有效的在产线上的解决方法。因为这种用传统分析方法获得的分析报告缺乏失效机理的分析和判断，以及失效原因的溯源。
失效分析工程师必须快速准确地确定栅极硅氧化层的失效机理和模型，以确定失效机理和其相关的制造工艺步骤间的关联性，方便晶圆制造工程师在制程中采取相应的措施和解决方法。
通常来说，与栅极硅氧化层GOI失效相关的晶体管失效机理大概可以分为：（i）氧化层厚度不均匀；（ii）离子等杂质（污染）导致氧化层或者、和硅基体质量问题；（iii）前端和后端膜层沉积或者刻蚀等制造工艺过程中由于天线效应导致栅极硅氧化层的等离子体诱导损伤，也就是PID （Plasma Induced Damage）。
对于这三大类与栅极硅氧化层相关的晶体管失效分析，其难点在于失效定位和失效机理分析，即精确纳米尺寸的失效区。原因在于（i）硅氧化层的厚度一般都是纳米级；（ii）硅氧化层的失效点尺寸一般都是纳米级；（iii）硅氧化层上面有较厚的多晶硅膜层。通常基于电测量的失效定位技术，例如OBIRCH和EMMI等定位技术，其精度只是微米级的，故此与栅极硅氧化层相关的晶体管失效分析的成功率一般不会很高。同时，另外一个棘手的难题是失效分析工程师必须确定失效机理，例如，栅极硅氧化层的失效是由于污染造成的，还是等离子体诱导损伤（PID）造成的。
CN103926264A公开了一种栅氧化层失效点的定位方法，包括如下步 骤：步骤S1，提供一具有栅氧化层和依次位于该栅氧化层上方的栅 极、绝缘层和金属层的待测半导体结构，且所述栅氧化层中具有失效点；步骤S2，去除所述金属层后，利用加速电压形成的电子束扫描 剩余的待测半导体结构得到一具有失效点图形的电镜图，并根据该电 镜图确定所述失效点在所述栅氧化层中的位置；其中，在所述加速电压下形成的电子束能够将所述栅极上方的所 述绝缘层导通。
CN104078343A公开了一种栅氧化层缺陷原貌的失效分析方法，首先在一个预设电压的条件下筛选出具有栅氧化层缺陷的待测半导体结构，然后对该具有栅氧化层缺陷的待测半导体结构进行操作，先研磨掉金属互连层，然后用扫描电镜电压对比方法确定栅氧化层缺陷位置，再依次去除互连线、介电层和栅极，并在剩下的栅氧化层上沉积一层与栅氧化层透射电镜衬度对比度较大的衬度对比层，在有问题的栅极区域进行透射电镜样品制备，最后通过透射电镜来进行分析。
CN107991599A公开了一种叉指状栅极GOI结构失效点定位方法，包括：提供集成电路芯片；逐层剥离集成电路各层直至暴露出源极/漏极接触的顶部；刻蚀去除源极/漏极接触的导电材料，源极/漏极接触包括黏附层、防扩散层、金属填充层；采用电压衬度分析法，并结合聚焦离子束(FIB)切割方法，逐步定位栅极氧化层的失效点，其中，所述的电压衬度分析法中，栅极氧化层不存在失效点时，栅极呈现出暗的电压衬度；栅极氧化层存在失效点时，相应栅极呈现出亮的电压衬度；所述结合聚焦离子束切割的方法，逐步定位栅极氧化层的失效点。
综合目前的失效机理分析来看，传统的失效机理分析仍无法快速准确地确定栅极硅氧化层的失效机理和模型，同时也很难根据确定的失效机理采用合适有效的失效分析方法。从而导致晶圆制造工程师很难根据失效分析工程师的发现，在产线具体制造步骤中找到相应的解决办法。因此亟需设计一种有关栅极硅氧化层失效的综合分析方法。
发明内容
针对现有技术存在的不足，本发明的目的在于提供一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法，本发明采用更多的分析技术、仪器和方法联合应用于失效分析，不仅能够快速准确地确定栅极硅氧化层的失效机理和模型，找到栅极硅氧化层的失效机理、原因和与制造工艺步骤间的关联性，以便失效分析工程师提供更精准的分析报告。
为达此目的，本发明采用以下技术方案：
本发明提供了一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法，所述综合分析方法包括：
（Ⅰ）采用电测量分析方法对存在栅极硅氧化层失效的样品进行失效定位；
（Ⅱ）采用化学分析方法对样品进行失效机理模型判断，判断确定栅极硅氧化层的失效原因是杂质污染，还是等离子体诱导损伤；
（Ⅲ）如果失效机理模型是杂质污染，则采用飞行时间二次离子质谱对有栅极硅氧化层失效的样品进行污染元素定性探查，确定具体的污染元素的种类；随后通过动态二次离子质谱对探查到的具体的污染元素进行精准定量测量。
传统的失效分析方法需要工程师使用单个分析仪器或分析步骤确定栅极硅氧化层的失效机理、原因和解决办法，本发明设计了一种综合分析方法，采用更多的分析技术、仪器和方法联合应用于失效分析，不仅能够快速准确地确定栅极硅氧化层的失效机理和模型，找到栅极硅氧化层的失效机理、原因和与制造工艺步骤间的关联性，以便失效分析工程师提供更精准的分析报告。同时根据确定的失效机理和模型采用合适有效的后续处理方案，从而帮助晶圆制造工程师根据失效分析工程师的判断结果，在产线具体制造步骤中找到相应的解决办法。
此外，众所周知，栅极硅氧化层的污染杂质量是超微量的（通常在ppm-ppt量级），由于传统的X-射线能谱（EDS）、X-射线光电子能谱（XPS）和俄歇电子能谱（AES）只能检测千分之一左右的污染量，无法达到本发明中的污染杂质检测量级，因此，本发明提出选择先进的动态二次离子质谱（D-SIMS）来进行定量分析。但如果直接采用D-SIMS来进行污染杂质分析时，又会遇到一个棘手问题，因为D-SIMS分析必须预先告知需要分析的元素种类，但对于一个未知样品，无法确定具体的元素种类。有时，失效分析工程师无奈，只能一个一个元素试着去检测，犹如大海捞针，不仅效果很差，而且浪费时间和资源。因此本发明提出在进行D-SIMS分析之前，先采用先进的飞行时间二次离子质谱（TOF-SIMS）对有栅极硅氧化层失效的样品进行污染元素定性探查，因为TOF-SIMS分析前不需要预先知道污染元素的具体种类。因此，本发明利用TOF-SIMS具有多元素同时分析的优势，也有较高的检测灵敏度和较低的检测下限，对有栅极硅氧化层失效的样品进行污染元素定性探查，初步探查出可能的污染元素，以发现可疑的污染元素。但是，TOF-SIMS的检测灵敏度毕竟还是比D-SIMS差3个数量级，所以本发明在采用TOF-SIMS对有栅极硅氧化层失效的样品进行污染元素定性探查后，一旦发现可疑的污染元素，再采用D-SIMS作最后的污染元素精准定量测量。
作为本发明一种优选的技术方案，步骤（Ⅰ）中，所述电测量分析方法包括激光束电阻异常侦测技术或微光显微镜技术。
失效原因分析成功与否的重要步骤之一是失效定位分析，因为栅极硅氧化层失效可能是由于污染或等离子体诱导损伤（PID）造成的，而污染和PID在失效样品上的存在和损伤是不均匀的，随机分布的。所以首先必须采用电测量分析方法，例如激光束电阻异常侦测技术（OBIRCH）或微光显微镜技术（EMMI）等对有栅极硅氧化层失效的样品进行失效定位分析，找到失效热点的位置，缩小分析范围、提供准确的分析测量位置和提高失效分析的成功率。
作为本发明一种优选的技术方案，步骤（Ⅱ）中，所述化学分析方法包括：
采用化学试剂去除样品的硅基体表面的全部膜层，将硅基体暴露出来，对暴露的硅基体进行化学刻蚀形成硅缺陷，根据硅缺陷有无晶格及其呈现的缺陷形状确定栅极硅氧化层的失效机理模型。
失效原因分析成功与否的另一个重要步骤是确定失效机理和失效模型。例如，对于栅极硅氧化层的失效，除了栅极硅氧化层的厚度和品质会导致失效以外，就是要准确判断失效是由于污染造成的，还是由于PID造成的。因为如果确定失效是由于污染造成的，那随后就要采用飞行时间二次离子质谱和动态二次离子质谱对污染元素定性探查和精准定量测量；相反，如果确定失效是PID造成的，那失效分析工程师就没有必要采用飞行时间二次离子质谱和动态二次离子质谱对污染元素定性探查和精准定量测量，而后续应该由晶圆制造工程师在生产线上查找原因和找寻解决办法。从而失效分析工程师没有必要去做污染分析，可以提前结案，节省大量的时间和成本。
作为本发明一种优选的技术方案，所述膜层的去除过程具体包括：
首先，将晶圆样品浸入第一试剂中，去除硅基体表面除多晶硅层之上的全部膜层；
随后，将晶圆样品浸入第二试剂中，去除硅基体表面的多晶硅层，裸露出硅基体。
作为本发明一种优选的技术方案，所述第一试剂包括氢氟酸溶液。
所述第二试剂包括硝酸和缓冲氧化物蚀刻液。
作为本发明一种优选的技术方案，所述化学刻蚀过程包括：将裸露的硅基体浸入刻划试剂中，进行刻蚀形成硅缺陷。
作为本发明一种优选的技术方案，所述刻划试剂包括氢氟酸、硝酸、三氧化铬溶液、含结晶水硝酸铜、醋酸和水。
作为本发明一种优选的技术方案，硅基体在刻划试剂中的浸泡时间为3~5min，例如可以是3.0min、3.5min、4.0min、4.5min或5.0min，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
作为本发明一种优选的技术方案，所述栅极硅氧化层的失效机理模型的判断过程具体包括如下步骤：
如果获得的硅缺陷是非晶体结构，则栅极硅氧化层的失效原因是等离子体诱导损伤；
如果获得的硅缺陷是晶体结构，则进一步观察缺陷形状，如果硅缺陷呈现出单个方斗型坑，则栅极硅氧化层的失效原因是薄弱点/击穿点缺陷；如果硅晶体缺陷呈现出多个方斗型组合坑，则栅极硅氧化层的失效原因是杂质污染。
作为本发明一种优选的技术方案，步骤（Ⅲ）还包括：如果判断确定样品氧化层的失效机理模型是等离子体诱导损伤，则在晶圆产线中优化晶圆制程解决。
在本发明中，如果确定栅极硅氧化层的失效是由于杂质污染造成的，那么选择飞行时间二次离子质谱（TOF-SIMS）和动态二次离子质谱（D-SIMS）进一步进行失效分析，找出污染元素和污染源。如果不是由于污染造成的栅极硅氧化层失效，而是由于等离子体诱导损伤（PID）造成的，那么就不需要做二次离子质谱分析，应该由晶圆制造工程师去产线上寻找原因和解决办法。这样可以加快失效分析的准确性和速度，同时减少不必要的分析工作，大大降低失效分析的成本。
与现有技术相比，本发明的有益效果为：
传统的失效分析方法需要工程师使用单个分析仪器或分析步骤确定栅极硅氧化层的失效机理、原因和解决办法，本发明设计了一种综合分析方法，采用更多的分析技术、仪器和方法联合应用于失效分析，不仅能够快速准确地确定栅极硅氧化层的失效机理和模型，找到栅极硅氧化层的失效机理、原因和与制造工艺步骤间的关联性，以便失效分析工程师提供更精准的分析报告。同时根据确定的失效机理和模型采用合适有效的后续处理方案，从而帮助晶圆制造工程师根据失效分析工程师的判断结果，在产线具体制造步骤中找到相应的解决办法。本发明提出的综合失效分析方法，不仅可以加快分析速度，而且大大提高了分析的准确度和节省分析成本。
附图说明
图1为本发明一个具体实施方式提供的非晶体硅缺陷示意图；
图2为本发明一个具体实施方式提供的单个方斗型坑的晶体硅缺陷示意图；
图3为本发明一个具体实施方式提供的多个方斗型组合坑的晶体硅缺陷示意图；
图4为本发明实施例中失效样品1的失效定位测试结果；
图5为本发明实施例中失效样品2的失效定位测试结果；
图6为本发明实施例中失效样品3的失效定位测试结果；
图7为本发明实施例中失效样品1出现的多个方斗型组合坑的晶体硅缺陷照片；
图8为本发明实施例中失效样品2的TOF-SIMS污染元素探查结果图；
图9为本发明实施例中对照样品（好的样品）的D-SIMS定量分析结果图；
图10为本发明实施例中失效样品3的D-SIMS定量分析结果图。
具体实施方式
下面通过具体实施方式来进一步说明本发明的技术方案。
在一个具体实施方式中，本发明提供了一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法，所述综合分析方法包括：
（Ⅰ）采用激光束电阻异常侦测技术或微光显微镜技术等电测量分析方法对存在栅极硅氧化层失效的样品进行失效定位，确定失效热点位置；
失效原因分析成功与否的重要步骤是失效定位分析，因为栅极硅氧化层失效可能是由于污染或等离子体诱导损伤（PID）造成的，而污染和PID在失效样品上的存在和损伤是不均匀的，随机分布的。所以首先必须采用电测量分析方法，例如激光束电阻异常侦测技术（OBIRCH）或微光显微镜技术（EMMI）等对有栅极硅氧化层失效的样品进行失效定位分析，可以找到失效热点的位置，缩小分析范围、提供准确的分析测量位置和提高失效分析的成功率。
（Ⅱ）采用化学试剂去除失效区域内位于硅基体表面的全部膜层，对硅基体的表面缺陷进行刻划，产生硅缺陷用于失效定模；具体操作步骤包括：
（1）将晶圆样品浸入第一试剂（氢氟酸溶液）中浸泡10~15min，去除硅基体表面多晶硅层之外的全部膜层；
（2）将晶圆样品浸入第二试剂（硝酸和缓冲氧化物蚀刻液）中浸泡5~10s，去除硅基体表面的多晶硅层，裸露出硅基体；
（3）将裸露的硅基体浸入刻划试剂中，进行刻蚀形成硅缺陷。
（Ⅲ）根据硅缺陷有无晶格及其呈现的硅缺陷形状确定栅极硅氧化层的失效原因：
如果获得的硅缺陷是非晶体结构（如图1所示），则栅极硅氧化层的失效原因是等离子体诱导损伤；
如果获得的硅缺陷是晶体结构，则进一步观察缺陷形状，如果硅缺陷呈现出单个方斗型坑（如图2所示），则栅极硅氧化层的失效原因是薄弱点/击穿点缺陷；如果硅晶体缺陷呈现出多个方斗型组合坑（如图3所示），则栅极硅氧化层的失效原因是杂质污染；
失效原因分析成功与否的另一个重要步骤是确定失效机理和失效模型。例如，对于栅极硅氧化层的失效，除了栅极硅氧化层的厚度和品质会导致失效以外，就是要准确判断失效是由于污染造成的，还是由于PID造成的。因为如果确定失效是由于污染造成的，那随后就要采用飞行时间二次离子质谱和动态二次离子质谱对污染元素探查和精准测量；相反，如果确定失效是PID造成的，那失效分析工程师就没有必要采用飞行时间二次离子质谱和动态二次离子质谱对污染元素探查和精准测量，而后续应该由晶圆制造工程师在生产线上查找原因和找寻解决办法。从而失效分析工程师没有必要去做污染分析，可以提前结案，节省大量的时间和成本。
（Ⅳ）如果判断确定样品栅极硅氧化层的失效原因是杂质污染，进一步分析污染原因，探查污染元素并对污染元素进行精确测量；具体采用如下处理方案：
采用飞行时间二次离子质谱对样品进行污染元素定性探查，确定污染元素种类；
采用动态二次离子质谱对具体的污染元素含量进行精准定量测量。
众所周知，栅极硅氧化层的污染杂质量是超微量的（通常在ppm-ppt量级），由于传统的X-射线能谱（EDS）、X-射线光电子能谱（XPS）和俄歇电子能谱（AES）只能检测千分之一左右的污染量，无法达到本发明中的污染杂质检测量级，因此，本发明选择动态二次离子质谱（D-SIMS）来进行定量分析。但如果直接采用D-SIMS来进行污染杂质分析时，又会遇到一个棘手问题，因为D-SIMS分析必须预先告知需要分析的元素种类，但对于一个未知样品，无法确定具体的元素种类。因此本发明在进行D-SIMS分析之前，先采用飞行时间二次离子质谱（TOF-SIMS）对有栅极硅氧化层失效的样品进行污染元素定性探查，因为TOF-SIMS分析前不需要预先知道污染元素的具体种类。因此，本发明利用TOF-SIMS具有多元素同时分析的优势，也有较高的检测灵敏度和较低的检测下限，对有栅极硅氧化层失效的样品进行污染元素定性探查，初步探查出可能的污染元素，以发现可疑的污染元素。但是，TOF-SIMS的检测灵敏度毕竟还是比D-SIMS差3个数量级，所以本发明在采用TOF-SIMS对有栅极硅氧化层失效的样品进行污染元素定性探查后，一旦发现可疑的污染元素，再采用D-SIMS作最后的污染元素精准定量测量。
（Ⅴ）如果判断确定样品氧化层的失效机理是等离子体诱导损伤，则在晶圆产线中优化晶圆制程解决。
实施例
本发明提出了一种半导体晶圆制造晶体管栅极硅氧化层失效综合分析方法，具体分析全流程如下：
1、对晶体管栅极硅氧化层有失效现象的晶圆样品取样，采样应具有代表性且至少需要准备3个失效样品和一些好的样品供对照分析使用，分别用于随后的化学刻蚀分析、TOF-SIMS污染元素定性探查和D-SIMS污染元素精准定量测量；
2、应用电测量方法OBIRCH或EMMI在3个失效试样（样品1、样品2和样品3）的相应测试模块上进行失效定位分析，测量失效热点；图4、图5和图6分别显示了样品1、样品2和样品3的失效定位测试结果，在3个样品的测试模块上都发现了热点；
3、选用样品1，使用化学方法剥离晶圆样品硅基体以上的所有膜层（包括钝化层，金属层和其他氧化层和多晶硅层等），然后采用化学刻蚀对样品进行刻蚀，刻画出硅缺陷/硅晶体缺陷；操作步骤具体包括：
（1）将样品1浸入第一试剂（49%的氢氟酸）去除多晶硅层以上的全部膜层，浸泡时间10~15min；剥层结束后，采用去离子水清洗晶圆样品，随后用压缩空气枪吹干；
（2）随后，将样品1浸入第二试剂，第二试剂包括由69.5%的硝酸和缓冲氧化物蚀刻液（体积比为7:1的NH4F和HF）组成的混合液，硝酸和缓冲氧化物蚀刻液的体积比为8:2；剥层时间为5~10s；浸泡结束后，采用去离子水清洗晶圆样品，随后用压缩空气枪吹干；
（3）最后，将晶圆样品浸入刻划试剂刻蚀3min~5min，对硅基体表面进行缺陷刻划，刻划试剂具体包括如下组成：
60mL浓度为49%的氢氟酸；
30mL浓度为69.5%的硝酸；
30mL浓度为5mol/L的三氧化铬溶液，即2ml溶液中含有1克CrO3；
2g含结晶水硝酸铜Cu(NO3)2.3H2O；
60mL浓度为99.7%的醋酸；
60mL去离子水。
刻蚀结束后，迅速采用去离子水清洗晶圆样品，随后用压缩空气枪吹干；
4、应用光学显微镜和扫描电子显微镜（SEM）对硅缺陷进行影像分析，并拿到硅缺陷的清晰的光学显微镜或SEM照片；根据光学显微镜和扫描电子显微镜（SEM）照片，观察硅缺陷的形状和晶像，并以此来鉴定晶体管栅极硅氧化层失效的机理和模型；
5、对于样品1而言，经过化学刻蚀后形成的硅缺陷图像如图7所示，硅缺陷为晶体型且呈现“多个方斗型组合坑”结构，因此可以确定样品1的栅极硅氧化层的失效机理和模型是由于杂质污染导致氧化层或者硅基体出现质量问题，需要进一步通过TOF-SIMS对污染杂质元素进行定性探查和D-SIMS）对污染元素做精准定量测量；
6、选取样品2，将样品浸入第一试剂（49%的氢氟酸）去除多晶硅层以上的全部膜层，剥层时间10~15min；剥层结束后，采用去离子水清洗晶圆样品，随后用压缩空气枪吹干；
采用TOF-SIMS在选定的测量参数和条件下对剥层后的样品2进行污染杂质元素定性探查，分析位置在步骤2中发现的的热点处；
TOF-SIMS污染元素定性探查结果如图8所示，显示铁（Fe）元素存在异常，是可能的污染元素；
因为TOF-SIMS分析初步探查出可能的污染元素是铁（Fe），随后进一步采用动态二次离子质谱（D-SIMS）对污染元素铁（Fe）含量做精准定量测量；
7、选取样品3和一个好的样品，将样品浸入第一试剂（49%的氢氟酸）去除多晶硅层以上的全部膜层，剥层时间10~15min；剥层结束后，采用去离子水清洗晶圆样品，随后用压缩空气枪吹干；
采用D-SIMS在选定的测量参数和条件下对样品3和一个好的样品进行定量分析，分析位置在步骤2中发现的样品3的热点处；
D-SIMS分析结果显示，铁元素在好的样品上的D-SIMS深度剖面分析显示仅处于背景水平（如图9所示）；而在栅极硅氧化层失效的样品（样品3）上的D-SIMS深度剖面分析异常高（如图10所示）。
8、根据失效分析工程师的分析结果，通过努力排查，制程工程师发现铁的污染是来自于生产线上的一个不锈钢配件；通过上述失效机理分析，可以极大地缩小制程工程师的排查范围。
申请人声明，以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，所属技术领域的技术人员应该明了，任何属于本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，均落在本发明的保护范围和公开范围之内。

Claims (10)

1.一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法，其特征在于，所述综合分析方法包括：
（Ⅰ）采用电测量分析方法对存在栅极硅氧化层失效的样品进行失效定位；
（Ⅱ）采用化学分析方法对样品进行失效机理模型判断，判断确定栅极硅氧化层的失效原因是由于杂质污染，还是由于等离子体诱导损伤；
（Ⅲ）如果失效机理模型是确定为杂质污染，则采用飞行时间二次离子质谱对有栅极硅氧化层失效的样品进行污染元素定性探查，确定具体的污染元素种类；随后通过动态二次离子质谱对探查到的具体的污染元素进行精准定量测量。
2.根据权利要求1所述的综合分析方法，其特征在于，步骤（Ⅰ）中，所述电测量分析方法包括激光束电阻异常侦测技术或微光显微镜技术。
3.根据权利要求1所述的综合分析方法，其特征在于，步骤（Ⅱ）中，所述化学分析方法包括：
采用化学试剂去除样品的硅基体表面的全部膜层，将硅基体暴露出来，对暴露的硅基体进行化学刻蚀形成硅缺陷，根据硅缺陷有无晶格及其呈现的缺陷形状确定栅极硅氧化层的失效机理模型。
4.根据权利要求3所述的综合分析方法，其特征在于，所述膜层的去除过程具体包括：
首先，将晶圆样品浸入第一试剂中，去除硅基体表面除多晶硅层之上的全部膜层；
随后，将晶圆样品浸入第二试剂中，去除硅基体表面的多晶硅层，裸露出硅基体。
5.根据权利要求4所述的综合分析方法，其特征在于，所述第一试剂包括氢氟酸溶液；
所述第二试剂包括硝酸和缓冲氧化物蚀刻液。
6.根据权利要求3所述的综合分析方法，其特征在于，所述化学刻蚀过程包括：将裸露的硅基体浸入刻划试剂中，进行刻蚀和刻蚀出硅缺陷。
7.根据权利要求6所述的综合分析方法，其特征在于，所述刻划试剂包括氢氟酸、硝酸、三氧化铬溶液、含结晶水硝酸铜、醋酸和水。
8.根据权利要求6所述的综合分析方法，其特征在于，硅基体在刻划试剂中的浸泡时间为3~5min。
9.根据权利要求3所述的综合分析方法，其特征在于，所述栅极硅氧化层的失效机理模型的判断过程具体包括如下步骤：
如果获得的硅缺陷是非晶体结构，则栅极硅氧化层的失效原因是等离子体诱导损伤；
如果获得的硅缺陷是晶体结构，则进一步观察缺陷形状，如果硅缺陷呈现出单个方斗型坑，则栅极硅氧化层的失效原因是薄弱点/击穿点缺陷；如果硅晶体缺陷呈现出多个方斗型组合坑，则栅极硅氧化层的失效原因是杂质污染。
10.根据权利要求1所述的综合分析方法，其特征在于，步骤（Ⅲ）还包括：如果判断确定样品氧化层的失效机理模型是等离子体诱导损伤，则在晶圆产线中优化晶圆制程解决。
CN202210376567.3A 2022-04-12 2022-04-12 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 Pending CN114460432A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210376567.3A CN114460432A (zh) 2022-04-12 2022-04-12 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210376567.3A CN114460432A (zh) 2022-04-12 2022-04-12 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法

Publications (1)

Publication Number Publication Date
CN114460432A true CN114460432A (zh) 2022-05-10

Family

ID=81417161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210376567.3A Pending CN114460432A (zh) 2022-04-12 2022-04-12 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法

Country Status (1)

Country Link
CN (1) CN114460432A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115219884A (zh) * 2022-09-20 2022-10-21 北京象帝先计算技术有限公司 芯片分析方法、装置、电子设备及存储介质
CN116298810A (zh) * 2023-03-31 2023-06-23 胜科纳米(苏州)股份有限公司 一种高阶芯片的失效分析方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285902A (ja) * 2004-03-29 2005-10-13 Sharp Corp 集積回路の故障解析方法
JP2007324346A (ja) * 2006-05-31 2007-12-13 Shin Etsu Handotai Co Ltd 半導体基板表面の不純物定量方法
JP2008181936A (ja) * 2007-01-23 2008-08-07 Elpida Memory Inc 接合位置の検出方法
CN104078343A (zh) * 2014-07-02 2014-10-01 武汉新芯集成电路制造有限公司 一种栅氧化层缺陷原貌的失效分析方法
CN104155302A (zh) * 2014-07-03 2014-11-19 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
CN105118797A (zh) * 2015-08-20 2015-12-02 上海华力微电子有限公司 一种栅氧化层缺陷的分析方法
JP2015220296A (ja) * 2014-05-15 2015-12-07 信越半導体株式会社 汚染評価方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法
CN109360793A (zh) * 2018-09-13 2019-02-19 胜科纳米（苏州）有限公司 半导体晶圆基片上硅晶体缺陷的快速检测方法
CN109444193A (zh) * 2018-09-13 2019-03-08 胜科纳米（苏州）有限公司 半导体芯片的失效分析方法
CN110186993A (zh) * 2019-06-03 2019-08-30 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 微裂纹检测方法、装置、系统以及样品制备方法
CN114076881A (zh) * 2020-08-17 2022-02-22 中兴通讯股份有限公司 半导体器件失效分析方法、装置、设备及存储介质

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285902A (ja) * 2004-03-29 2005-10-13 Sharp Corp 集積回路の故障解析方法
JP2007324346A (ja) * 2006-05-31 2007-12-13 Shin Etsu Handotai Co Ltd 半導体基板表面の不純物定量方法
JP2008181936A (ja) * 2007-01-23 2008-08-07 Elpida Memory Inc 接合位置の検出方法
JP2015220296A (ja) * 2014-05-15 2015-12-07 信越半導体株式会社 汚染評価方法
CN104078343A (zh) * 2014-07-02 2014-10-01 武汉新芯集成电路制造有限公司 一种栅氧化层缺陷原貌的失效分析方法
CN104155302A (zh) * 2014-07-03 2014-11-19 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
CN105118797A (zh) * 2015-08-20 2015-12-02 上海华力微电子有限公司 一种栅氧化层缺陷的分析方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法
CN109360793A (zh) * 2018-09-13 2019-02-19 胜科纳米（苏州）有限公司 半导体晶圆基片上硅晶体缺陷的快速检测方法
CN109444193A (zh) * 2018-09-13 2019-03-08 胜科纳米（苏州）有限公司 半导体芯片的失效分析方法
CN110186993A (zh) * 2019-06-03 2019-08-30 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 微裂纹检测方法、装置、系统以及样品制备方法
CN114076881A (zh) * 2020-08-17 2022-02-22 中兴通讯股份有限公司 半导体器件失效分析方法、装置、设备及存储介质

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HUA YOUNAN 等: "A New Failure Analysis Flow of Gate Oxide Integrity Failure In Wafer Fabrication", 《ISTFA 2009：35TH INTERNATIONAL SYMPOSIUM FOR TESTING AND FAILURE ANALYSIS》 *
徐青 等: "沾污对集成电路原材料外壳可靠性的影响分析", 《环境技术》 *
恩云飞 等: "电子元器件失效分析及技术发展", 《失效分析与预防》 *
罗道军 等: "电子元器件失效分析的过去、现在和未来", 《电子元器件失效分析的过去、现在和未来》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115219884A (zh) * 2022-09-20 2022-10-21 北京象帝先计算技术有限公司 芯片分析方法、装置、电子设备及存储介质
CN115219884B (zh) * 2022-09-20 2022-12-13 北京象帝先计算技术有限公司 芯片分析方法、装置、电子设备及存储介质
CN116298810A (zh) * 2023-03-31 2023-06-23 胜科纳米(苏州)股份有限公司 一种高阶芯片的失效分析方法
CN116298810B (zh) * 2023-03-31 2023-11-21 胜科纳米(苏州)股份有限公司 一种高阶芯片的失效分析方法

Similar Documents

Publication Publication Date Title
CN114460432A (zh) 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
US7339391B2 (en) Defect detection method
JP2011027753A (ja) 半導体上の欠陥材料を自動的に分析するシステム及び方法
US7670857B2 (en) Inspection method, manufacturing method of piece for analysis, analysis method, analyzer, manufacturing method of SOI wafer, and SOI wafer
JP3843671B2 (ja) 半導体デバイスパターンの検査装置及びその欠陥検査・不良解析方法
Penka et al. Application of total reflection X-ray fluorescence in semiconductor surface analysis
JPWO2002075806A1 (ja) ウエハの検査方法、集束イオンビーム装置及び透過電子ビーム装置
US20040033631A1 (en) Methods for inspection sample preparation
JP2004022318A (ja) 透過型電子顕微鏡装置および試料解析方法
US6723650B1 (en) TEM sample preparation using transparent defect protective coating
JP2004028787A (ja) 全反射蛍光ｘ線分析方法、全反射蛍光ｘ線分析前処理装置及び全反射蛍光ｘ線分析装置
US6677586B1 (en) Methods and apparatus for electron beam inspection of samples
US20240044825A1 (en) Xps metrology for process control in selective deposition
CN114813808B (zh) 一种半导体芯片截面结构的检测方法
US6274393B1 (en) Method for measuring submicron images
US6603119B1 (en) Calibration method for quantitative elemental analysis
JP2006352170A (ja) ウエハの検査方法
KR20010071617A (ko) 실리콘 웨이퍼 표면 상의 금속 오염 농도를 매핑하기 위한공정
Bonifacio et al. Cutting-edge sample preparation from FIB to Ar concentrated ion beam milling of advanced semiconductor devices
TWI225674B (en) Method of defect root cause analysis
KR100872958B1 (ko) 구리 데코레이션 장치를 이용한 웨이퍼 결함 유무 판단시스템의 오류 검사 방법
CN114778537A (zh) 一种晶体管栅极硅氧化层失效机理的鉴定方法
KR20090059237A (ko) 실리콘 웨이퍼 내부 결함 분석 방법
KR100501110B1 (ko) 실리콘웨이퍼의 표면 근방 결함 분석 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220510