CN105118797A - 一种栅氧化层缺陷的分析方法 - Google Patents
一种栅氧化层缺陷的分析方法 Download PDFInfo
- Publication number
- CN105118797A CN105118797A CN201510514373.5A CN201510514373A CN105118797A CN 105118797 A CN105118797 A CN 105118797A CN 201510514373 A CN201510514373 A CN 201510514373A CN 105118797 A CN105118797 A CN 105118797A
- Authority
- CN
- China
- Prior art keywords
- sample
- gate oxide
- defect
- section
- analytical method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Sampling And Sample Adjustment (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提出一种栅氧化层缺陷的分析方法,其步骤包括:平面找到目标所在区域并标记;裂片,使样品断面的截面到达目标区域附近;将样品竖直放入FIB内使已加工的截面向上;在样品硅衬底内切割,制备样品的第一切割面;取出样品,进行硅腐蚀;将样品再次竖直放入FIB内,在硅衬底上方结构内切割、制备第二切割面,完成制样;进行TEM观测分析。本发明方法针对栅氧化层缺陷分析,是对现有技术分析方法的提高,能够在制备TEM样品时定位栅氧化层缺陷的位置,并且可以使用TEM的高分辨率的特性清楚地观察缺陷的形貌,从而提升集成电路栅氧化层缺陷分析的质量和成功率。
Description
技术领域
本发明涉及一种集成电路失效分析(FA)中栅氧化层缺陷的分析方法。
背景技术
在集成电路IC制程持续发展的今天,MOS器件作为集成电路中的核心元素是基石,而栅氧化层则又是MOS器件中最重要的组成部分。因为二氧化硅薄膜具有良好的绝缘性,同时它与Si表面接触的表面态密度又很低,所以最常用作为栅绝缘层。栅氧化层一般是采用热氧化来制备的,良好氧化层的漏电流基本上为0,并且具有较高的击穿电场强度(击穿电场强度约为10MV/cm)但实际上,由于器件尺寸等比缩小的同时,工作电压却没有相应的等比缩小,这就使得栅氧化层中的电场强度增大,器件的击穿电压降低,直接影响了器件的可靠性。同时,在硅片在整个制造过程中可能会受到颗粒、金属、有机分子和静电释放(ESD)的沾污,以及在栅氧化生长过程中任何工艺环境上的异常和不稳定,都栅氧化层产生的缺陷。哪怕是微小的缺陷,都会导致MOS器件阈值漂移,漏电增加,甚至直接发生低压击穿等不可逆的器件损毁,从而影响整个集成电路芯片的质量和可靠性。
基于上述原因,栅氧化层的失效分析一直是集成电路失效分析中一个不可缺少的重要环节。现有技术中主要是通过SEM观察栅氧化层平面上缺陷的形貌。其常规失效分析的步骤为:首先,将样品水平研磨至Poly层;然后,使用化学溶液去掉Poly,同时溶液会通过有缺陷的栅氧化层将部分衬底上的硅反应掉;接着,将样品放入SEM(扫描电镜)中观察,通过缺陷处的硅衬底被少量反应掉后形成的微弱的衬度差异定位缺陷的位置,最后,再使用SEM从栅氧化层表面观察缺陷的形貌。
具体分析过程如图1a~图1c所示:
含栅氧化层缺陷P的样品截面如图1a所示。
先根据失效点在样品平面上标记目标的大概范围,接着将样品水平研磨制备到Poly层,如图1b所示。
然后将样品放入腐蚀硅和Poly,却对二氧化硅有很好选择比的化剂中腐蚀。结果是,化剂在去掉Poly的同时通过有缺陷的栅氧化层渗透到栅氧化层与硅衬底的界面,将缺陷处对应衬底上的部分硅反应掉,留下凹坑,如图1c所示。
最后,将样品放入SEM,观察样品平面,通过缺陷处的硅衬底被少量反应掉后形成的微弱的衬度差异定位缺陷的位置,再继续使用SEM观察栅氧化层缺陷,并使用SEM拍摄栅氧化层缺陷照片。
由上述现有技术的常规分析方法可以看出主要有两个的缺点。第一,腐蚀Poly的时间选定困难:长时间腐蚀反应会损伤非缺陷位置的正常的栅氧化层,容易造成缺陷混淆,短时间腐蚀反应则造成缺陷处的硅衬底被腐蚀不明显,所以形成的衬度差异更加微弱,凹坑尺寸特别小,因而难于发现。上述两种情况均会造成目标与正常结构混淆或甚至目标丢失的后果,造成失效分析成功率低。第二,无法清晰观测:由于是通过SEM平面观测目标,受SEM分辨率低的限制,再加上观测是由栅氧化层向衬底方向进行,由于缺陷边界的栅氧化层的遮蔽,很难看清楚缺陷处的形貌。现有技术中,一开始的目标定位只是根据失效点划出了大概范围,实际操作上由于上述两个缺点的叠加,很容易发生缺陷目标丢失引起的分析失败。
因此,需要提出一种新的能够对栅氧化层缺陷进行准确定位,并能够进行大倍率清晰观测的分析方法。
发明内容
本发明所要解决的技术问题是集成电路栅氧化层缺陷难以准确定位和无法大倍率观测。
为解决上述技术问题,本发明提出了一种栅氧化层缺陷的分析方法。
本发明提出一种栅氧化层缺陷的分析方法,其步骤包括:
步骤S01:平面上找到目标所在区域并标记;
步骤S02:裂片使样品断面的截面到达目标区域附近;
步骤S03:将样品竖直放入FIB内,使已加工的截面向上;
步骤S04:在样品硅衬底内切割,制备样品的第一切割面;
步骤S05:取出样品,进行硅腐蚀;
步骤S06:将样品竖直再次放入FIB内,在硅衬底上方结构内切割、制备第二切割面,完成制样;
步骤S07:进行TEM观测分析。
可选的,步骤S02所述的裂片使样品断面的截面到达目标区域附近是指样品断面的截面离目标区域1~10微米的距离;
优选的,所述裂片是通过切割或研磨的方法使样品裂开,断裂面为断面;
可选的,步骤S04所述第一切割面在硅衬底界面以下50~300纳米;
可选的,步骤S05硅腐蚀的腐蚀液为KOH或Poly酸;
优选的,腐蚀使用KOH或Poly酸的腐蚀时间为10~30秒,随后再用去离子水冲洗去净残留的腐蚀液;
可选的,当在样品硅衬底上方结构内切割到Poly,且发现Poly空洞时,步骤S06所述第二切割面位置确定;
可选的,步骤S06所述平面TEM样品的观测面,其面积为5*5~10*10平方微米;
可选的,步骤S04和步骤S06所述第一和第二切割面均平行于硅衬底界面;
可选的,步骤S04和步骤S06所述的切割样品由FIB的离子束轰击完成。
按照现有技术的栅氧化层缺陷的分析方法,首先,将样品水平研磨至Poly层;然后,使用化学腐蚀剂去掉Poly,同时化学腐蚀剂会通过有缺陷的栅氧化层将部分衬底上的硅反应掉;接着,将样品放入SEM(扫描电镜)中观察,通过缺陷处的硅衬底被少量反应掉后形成的微弱的衬度差异定位缺陷的位置,最后,再使用SEM从栅氧化层表面观察缺陷的形貌。
现有技术不可避免地存在着两个缺点:腐蚀时间选定的困难和无法清晰观测。腐蚀时间的选定是如何不影响正常栅氧化层和缺陷特征不明显之间的矛盾,事实上往往会发生缺陷特征终于明显,但是正常栅氧化层也已经受损,或者即使正常栅氧化层已经受损,但缺陷特征仍然不清晰的极端情况。无法清晰观测是由于分析选用的设备和不断发展的技术的矛盾。常规方法使用SEM进行观测,这在于集成电路发展的过去阶段,当技术上只要求找到栅氧化层的缺陷点的情况下是能够胜任的。但当技术发展的现在,不仅需要找到缺陷点,还要求观测缺陷的形貌,来支持对缺陷发生诱因的判断。这种情况下,SEM观测的方法明显不能准确有效的信息。再加上现有技术大范围框定目标缺陷范围的定位方法,使得现有技术的分析方法不能够对栅氧化层缺陷进行准确定位,也不能够进行大倍率清晰观测
然而按照本发明提出的分析方法,上述困难就可以迎刃而解。
本发明方法采用TEM进行观测,为提供大倍率清晰观测图像提供了硬件上的保证。因此本发明方法重点主要围绕着准确进行栅氧化层缺陷定位和TEM样品的制备。这是与现有技术相比较的根本优势所在。
具体步骤为:先从平面找到目标所在区域并标记,通过切割或研磨将样品截面加工至距离目标区域处;接着,竖直样品使已加工的截面向上放入FIB,开始制备本发明方法的栅氧化层缺陷分析所需的TEM样品;样品的第一切割面样品硅衬底内部,平行且靠近于衬底界面;取出样品,放置入硅腐蚀液中进行腐蚀;随后重新放置样品到FIB,从样品制备第二切割面,在硅衬底上方结构顶层开始切割,根据切割中发现的Poly空洞确定第二切割面,完成TEM制样;最后使用TEM对样品进行栅氧化层缺陷的观测和分析。
上述发明方法的重点在于,根据集成电路器件构造:栅氧化层位于Poly和衬底中间,直接与硅衬底接触形成沟道区,在衬底内部制备第一切割面,该切割面与栅氧化层之间留有一硅衬底薄层,再通过硅腐蚀去除该硅衬底薄层,由于栅氧化层存在缺陷,腐蚀液在腐蚀硅衬底薄层的同时渗透缺陷所在的薄弱点继续腐蚀栅氧化层上方的Poly,形成Poly空洞,而出现空洞Poly所在的栅氧化层也是缺陷所在的精确位置。该空洞便是第二切割面定位的标识,表示所需观测的栅氧化层缺陷的准确位置范围。
由此可见,本发明方法与现有技术的不同之处在于,本发明腐蚀Poly找寻栅氧化层缺陷的方向是自下而上的,从衬底内部穿过栅氧化层腐蚀Poly,这样操作的优点在于,避免了现有技术腐蚀时间确定的困难,因为只有有缺陷的栅氧化层上的Poly才会被腐蚀,正常区域完全被包围而不会受到影响;进一步的,本发明方法能够实现栅氧化层缺陷的精确定位,只要找到Poly空洞,就一定能发现栅氧化层缺陷。另一方面,本发明方法制备的TEM样品,最终厚度为栅氧化层的厚度,这也确保了样品厚度满足TEM观测的要求,保证TEM观测的清晰度。
综上所述,本发明方法针对栅氧化层缺陷分析,是对现有技术分析方法的提高,能够在制备TEM样品时定位栅氧化层缺陷的位置,并且可以使用TEM的高分辨率的特性清楚地观察缺陷的形貌。从而可以提升集成电路栅氧化层缺陷分析的质量和成功率。
附图说明
图1a~1c是现有技术栅氧化层缺陷分析步骤的截面示意图。
图2a~2f是本发明实施例栅氧化层缺陷分析TEM样品制样步骤的俯视和结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
下面结合说明书附图对本发明的实施例进一步予以说明。
实施例
本实施例是利用FIB制备在一个SRAM产品进行栅氧化缺陷分析,其TEM样品的制样步骤如下:
首先,如图2a所示,在FIB中观察样品S的平面,寻找含目标缺陷D的区域。通过切割的方式制备样品S的断面,使其截面不断靠近目标D,最终截面与目标的距离R为1~10微米。样品S的栅氧化层缺陷截面示意图如图2b所示。
接着,转动样品S,将其竖直放入FIB内,已加工的截面向上,由FIB的离子束继续在样品衬底的内部切割,在衬底内部形成与硅衬底界面平行的切割面C1,如图2c所示。C1就是第一切割面,其与衬底界面,也就是栅氧化层之间有厚度为100纳米的硅衬底薄层。
然后,从FIB设备中取出样品,开始腐蚀硅衬底。
本实施例使用Poly酸腐蚀样品。Poly酸的组分为70%HNO3:H2O:49%HF=50ml:20ml:1ml,可以腐蚀单晶或多晶硅,但是对二氧化硅有很高的腐蚀选择比,基本不腐蚀二氧化硅。本实施例腐蚀样品的时间是20秒。由于是各向同性的湿法腐蚀,在去掉硅衬底薄层的同时,第一切割面C1也对左右衬底进行腐蚀。
由于栅氧化层存在缺陷D,腐蚀液在腐蚀硅衬底薄层的同时渗透缺陷D所在的栅氧化层的薄弱点继续腐蚀栅氧化层上方的Poly,形成Poly空洞,如图2d所示。而其他没有缺陷的栅氧化层,由于其对腐蚀液有很高的选择比则不会受损,也保护了其上方的Poly不被腐蚀。
因此观测Poly空洞便是定位栅氧化层缺陷的标志。在其后步骤的第二切割面切割时,找到Poly空洞则意味着所对应的栅氧化层存在缺陷。
为了防止样品中残留的酸液腐蚀FIB设备,随后需要用去离子水进行彻底清洗,将Poly酸去除干净。
这样就完成了第一切割面C1的制备。
接着,继续制备第二切割面。
如图2e所示,从样品S上方进行切割,直到Poly层,发现Poly空洞。根据切割中发现的Poly空洞确定第二切割面
最后,如图2f所示,从FIB中取出样品,完成栅氧化层缺陷分析的TEM制样。然后,进行TEM观测。
本实施例中平面样品的可观察面积为10*10微米,包括了栅氧化层缺陷D以及附近区域。由于本发明方法腐蚀Poly找寻栅氧化层缺陷的方向是自下而上的,从硅衬底内部穿过栅氧化层缺陷腐蚀Poly,这样操作的优点在于,选用对二氧化硅腐蚀高选择比的腐蚀液,只有存在缺陷的栅氧化层上的Poly才会被腐蚀,正常区域的Poly完全不受影响;进一步的,本发明方法能够实现栅氧化层缺陷的精确定位,只要找到Poly空洞,就一定能发现栅氧化层缺陷。另一方面,本发明方法制备的TEM样品,最终厚度为栅氧化层的厚度,这也确保了样品厚度满足TEM观测的要求,保证TEM观测的清晰度。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种栅氧化层缺陷的分析方法,其步骤包括:
步骤S01:平面上找到目标所在区域并标记;
步骤S02:裂片使样品断面的截面到达目标区域附近;
步骤S03:将样品竖直放入FIB内,使已加工的截面向上;
步骤S04:在样品硅衬底内切割,制备样品的第一切割面;
步骤S05:取出样品,进行硅腐蚀;
步骤S06:将样品竖直再次放入FIB内,在硅衬底上方结构内切割、制备第二切割面,完成制样;
步骤S07:进行TEM观测分析。
2.如权利要求1所述的栅氧化层缺陷的分析方法,其特征在于,步骤S02所述的裂片使样品断面的截面到达目标区域附近是指样品断面的截面离目标区域1~10微米的距离。
3.如权利要求2所述的栅氧化层缺陷的分析方法,其特征在于,所述裂片是通过切割或研磨的方法使样品裂开,断裂面为断面。
4.如权利要求1所述的栅氧化层缺陷的分析方法,其特征在于,步骤S04所述第一切割面在硅衬底界面以下50~300纳米。
5.如权利要求1所述的栅氧化层缺陷的分析方法,其特征在于,步骤S05硅腐蚀的腐蚀液为KOH或Poly酸。
6.如权利要求5所述的栅氧化层缺陷的分析方法,其特征在于,腐蚀使用KOH或Poly酸的腐蚀时间为10~30秒,随后再用去离子水冲洗去净残留的腐蚀液。
7.如权利要求1所述的栅氧化层缺陷的分析方法,其特征在于,当在样品硅衬底上方结构内切割到Poly,且发现Poly空洞时,步骤S06所述第二切割面位置确定。
8.如权利要求1所述的栅氧化层缺陷的分析方法,其特征在于,步骤S06所述平面TEM样品的观测面,其面积为5*5~10*10平方微米。
9.如权利要求1所述的栅氧化层缺陷的分析方法,其特征在于,步骤S04和步骤S06所述第一和第二切割面均平行于硅衬底界面。
10.如权利要求1所述的栅氧化层缺陷的分析方法,其特征在于,步骤S04和步骤S06所述的切割样品由FIB的离子束轰击完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510514373.5A CN105118797B (zh) | 2015-08-20 | 2015-08-20 | 一种栅氧化层缺陷的分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510514373.5A CN105118797B (zh) | 2015-08-20 | 2015-08-20 | 一种栅氧化层缺陷的分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105118797A true CN105118797A (zh) | 2015-12-02 |
CN105118797B CN105118797B (zh) | 2018-06-22 |
Family
ID=54666750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510514373.5A Active CN105118797B (zh) | 2015-08-20 | 2015-08-20 | 一种栅氧化层缺陷的分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105118797B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108918552A (zh) * | 2018-06-14 | 2018-11-30 | 上海华力微电子有限公司 | 一种失效分析定位方法 |
CN108956669A (zh) * | 2018-06-08 | 2018-12-07 | 浙江大学 | 一种金属燃料颗粒表面氧化层检测方法 |
CN109444193A (zh) * | 2018-09-13 | 2019-03-08 | 胜科纳米(苏州)有限公司 | 半导体芯片的失效分析方法 |
CN110763699A (zh) * | 2019-10-12 | 2020-02-07 | 广州兴森快捷电路科技有限公司 | 线路板的内层互连缺陷的分析方法及线路板 |
CN111381052A (zh) * | 2018-12-28 | 2020-07-07 | 海太半导体(无锡)有限公司 | 一种自动化学分析系统 |
CN114460432A (zh) * | 2022-04-12 | 2022-05-10 | 胜科纳米(苏州)股份有限公司 | 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050037625A1 (en) * | 2003-08-12 | 2005-02-17 | Texas Instruments Incorporated | Site-specific method for large area uniform thickness plan view transmission electron microscopy sample preparation |
CN103278357A (zh) * | 2013-04-28 | 2013-09-04 | 上海华力微电子有限公司 | 定点平面tem样品制备方法 |
CN104237567A (zh) * | 2014-09-10 | 2014-12-24 | 武汉新芯集成电路制造有限公司 | 一种超薄平面透射电镜样品的制备方法 |
-
2015
- 2015-08-20 CN CN201510514373.5A patent/CN105118797B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050037625A1 (en) * | 2003-08-12 | 2005-02-17 | Texas Instruments Incorporated | Site-specific method for large area uniform thickness plan view transmission electron microscopy sample preparation |
CN103278357A (zh) * | 2013-04-28 | 2013-09-04 | 上海华力微电子有限公司 | 定点平面tem样品制备方法 |
CN104237567A (zh) * | 2014-09-10 | 2014-12-24 | 武汉新芯集成电路制造有限公司 | 一种超薄平面透射电镜样品的制备方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108956669A (zh) * | 2018-06-08 | 2018-12-07 | 浙江大学 | 一种金属燃料颗粒表面氧化层检测方法 |
CN108918552A (zh) * | 2018-06-14 | 2018-11-30 | 上海华力微电子有限公司 | 一种失效分析定位方法 |
CN109444193A (zh) * | 2018-09-13 | 2019-03-08 | 胜科纳米(苏州)有限公司 | 半导体芯片的失效分析方法 |
CN111381052A (zh) * | 2018-12-28 | 2020-07-07 | 海太半导体(无锡)有限公司 | 一种自动化学分析系统 |
CN110763699A (zh) * | 2019-10-12 | 2020-02-07 | 广州兴森快捷电路科技有限公司 | 线路板的内层互连缺陷的分析方法及线路板 |
CN114460432A (zh) * | 2022-04-12 | 2022-05-10 | 胜科纳米(苏州)股份有限公司 | 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105118797B (zh) | 2018-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105118797A (zh) | 一种栅氧化层缺陷的分析方法 | |
CN102044461B (zh) | 用于半导体器件失效分析的检测方法 | |
CN102254844B (zh) | 一种存储器芯片位线失效分析方法 | |
CN104237567A (zh) | 一种超薄平面透射电镜样品的制备方法 | |
US7115865B2 (en) | Method of applying micro-protection in defect analysis | |
US6162735A (en) | In-situ method for preparing and highlighting of defects for failure analysis | |
CN104078343A (zh) | 一种栅氧化层缺陷原貌的失效分析方法 | |
CN102062710A (zh) | 一种透射电子显微镜观测样品制备方法 | |
CN104795340B (zh) | 一种Flash产品的ONO薄膜缺陷的失效分析方法 | |
JP2012073069A (ja) | 半導体デバイス基板の欠陥部観察用試料の作製方法 | |
CN103700603B (zh) | 一种钨接触栓塞高阻的检测方法 | |
CN104483615A (zh) | 沟槽栅mos器件缺陷验证方法 | |
CN105097580A (zh) | 聚焦离子束分析方法 | |
CN105223383B (zh) | 一种平面tem样品的制备方法 | |
CN111834273B (zh) | 半导体芯片样品目标位置的定位方法和定位装置 | |
US7745236B2 (en) | Floating gate process methodology | |
CN104535392A (zh) | 一种提高透射电镜图像质量的平面样品制备方法 | |
CN108010556A (zh) | 一种用于精确定位大尺寸器件的小缺陷失效地址的方法 | |
CN105628460A (zh) | 透射电镜样品的形成方法 | |
CN107731746B (zh) | 防止钨栓塞腐蚀的半导体特性分析方法 | |
KR102146352B1 (ko) | 시료 표면의 제작 방법, 시료 표면의 분석 방법, 전계 지원 산화용 프로브 및 이를 구비한 주사형 프로브 현미경 | |
CN104332420A (zh) | 用于多晶硅层的失效点定位的方法 | |
JP2002318178A (ja) | 半導体結晶の欠陥評価方法 | |
KR100503651B1 (ko) | 전기적 특성 검사 후의 실리콘 웨이퍼의 결함 위치 표시방법 | |
CN102053169B (zh) | 互连结构失效分析样品的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |