JP2002318178A - 半導体結晶の欠陥評価方法 - Google Patents

半導体結晶の欠陥評価方法

Info

Publication number
JP2002318178A
JP2002318178A JP2001125775A JP2001125775A JP2002318178A JP 2002318178 A JP2002318178 A JP 2002318178A JP 2001125775 A JP2001125775 A JP 2001125775A JP 2001125775 A JP2001125775 A JP 2001125775A JP 2002318178 A JP2002318178 A JP 2002318178A
Authority
JP
Japan
Prior art keywords
semiconductor crystal
defect
depth
crystal
electron microscope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001125775A
Other languages
English (en)
Inventor
Chisa Yoshida
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2001125775A priority Critical patent/JP2002318178A/ja
Publication of JP2002318178A publication Critical patent/JP2002318178A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Sampling And Sample Adjustment (AREA)
  • Welding Or Cutting Using Electron Beams (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 観察対象とする内部欠陥を含む半導体結晶に
対し、収束イオンビーム試料作製装置による電子顕微鏡
観察用薄片試料の作製を高精度かつ短時間で行うことが
でき、該薄片試料を電子顕微鏡で観察することによって
詳細に結晶欠陥の評価を行うことができる欠陥評価方法
を提供する。 【解決手段】 半導体結晶の欠陥評価方法であって、半
導体結晶中に存在する観察対象とする内部欠陥の位置お
よび深さを特定し、前記内部欠陥の深さよりわずかに浅
い領域まで半導体結晶を取り去ることによって前記内部
欠陥を半導体結晶の表面近傍まで近づけ、その後該半導
体結晶を収束イオンビーム試料作製装置により加工する
ことによって電子顕微鏡観察用の薄片試料を作製し、該
薄片試料を電子顕微鏡により評価することを特徴とする
半導体結晶の欠陥評価方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体結晶の欠陥
評価方法に関し、より詳しくは電子顕微鏡観察用の試料
を作製し、半導体結晶中に存在する微小内部欠陥の構造
解析及び元素分析等の評価を行う方法に関する。
【0002】
【従来の技術】近年の半導体素子の高集積化に伴い、高
純度かつ低欠陥の半導体ウエーハの製造が求められてい
る。そのため、半導体ウェーハの欠陥、特にウェーハ表
面及び表面近傍の結晶欠陥等の評価を正確に行うことが
重要であり、これら半導体ウェーハの欠陥を低減するた
めに、その欠陥の実体を把握し、それに対する適切な処
置を施す必要がある。例えば、半導体ウェーハ上に検出
された欠陥がパーティクルであればその発生源に対する
処置が、また、結晶欠陥であれば結晶育成条件の検討等
が求められる。
【0003】結晶欠陥を評価する場合、微視的な構造や
構成元素の同定が非常に重要となる。従来それらの解析
には電子顕微鏡が広く用いられてきた。しかしながら、
近年の半導体素子で問題となるような欠陥、たとえばG
rown−in欠陥は多くても10cm−3程度の密
度であり、エピタキシャル層の結晶欠陥に至っては直径
8インチウェーハ(直径200mm)内に数個しか存在
しない。このため、従来の機械化学研磨による電子顕微
鏡用薄片試料の作製方法では、これらの欠陥を数百μm
しかない狭い観察視野内にとらえることは困難であり、
電子顕微鏡を用いてこのような結晶欠陥の評価を行うに
は限界があった。
【0004】ところが最近、0.1μm以下の位置精度
で電子顕微鏡用試料の加工が可能な収束イオンビームを
使った試料作製装置(例えばSEIKO製SMI900
0)が開発された。この収束イオンビーム試料作製装置
は、加速したイオンビームを細く絞りサンプルに照射す
ることによってその部分を削り取ることを特徴とし、微
細な加工を行うことができる。通常イオンビームにはG
aイオンが用いられる。この装置を用いることによっ
て、例えばパーティクルカウンター等で得られた欠陥の
位置座標をもとに、狙った欠陥を確実に観察視野に含む
電子顕微鏡用薄片試料を作製することが可能となる。
【0005】しかし、この収束イオンビーム試料作製装
置も万能ではなく、この装置を用いても、観察対象とな
る内部欠陥がウエーハ表面から深い位置に存在する場合
は、その加工位置精度が悪くなり、また結晶を削る加工
時間も非常に長くなってしまう。また、結晶欠陥の位置
が深くなる程、その加工位置精度は悪化し、電子顕微鏡
用薄片試料の作製にはさらに時間がかかるという問題が
ある。
【0006】さらに、イオンビームが逆円すい状になっ
ているため、削った深さが深くなるとデフォーカスやビ
ームの影ができてしまい、結果として位置精度の悪化や
加工の長時間化をより一層引き起こしてしまう。以上の
ことから、一般には表面から10μm以上深い位置にあ
る欠陥については、収束イオンビーム試料作製装置の適
用が難しく、ひいては電子顕微鏡での欠陥観察が非常に
困難であった。
【0007】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みて為されたものであり、本発明の目的は、観察対象
とする内部欠陥を含む半導体結晶に対し、収束イオンビ
ーム試料作製装置による電子顕微鏡観察用薄片試料の作
製を高精度かつ短時間で行うことができ、該薄片試料を
電子顕微鏡で観察することによって詳細に結晶欠陥の評
価を行うことができる欠陥評価方法を提供することにあ
る。
【0008】
【課題を解決するための手段】上記課題を解決するため
本発明による半導体結晶の欠陥評価方法は、半導体結晶
中に存在する観察対象とする内部欠陥の位置および深さ
を特定し、前記内部欠陥の深さよりわずかに浅い領域ま
で半導体結晶を取り去ることによって前記内部欠陥を半
導体結晶の表面近傍まで近づけ、その後該半導体結晶を
収束イオンビーム試料作製装置により加工することによ
って電子顕微鏡観察用の薄片試料を作製し、該薄片試料
を電子顕微鏡により評価することを特徴とするものであ
る(請求項1)。
【0009】このように、半導体結晶中に存在する内部
欠陥の深さよりわずかに浅い領域まで半導体結晶を取り
去り、該内部欠陥を半導体結晶の表面近傍まで近づけた
半導体結晶から収束イオンビーム試料作製装置によって
薄片試料を作製することによって、加工位置精度を悪化
させること無く、短時間で電子顕微鏡観察用薄片試料を
作製することができ、該薄片試料を電子顕微鏡で観察す
ることによって、詳細に内部欠陥の評価を行うことがで
きる。
【0010】この時、前記半導体結晶を取り去った後の
半導体結晶の表面から前記内部欠陥の深さが10μm以
下となるように半導体結晶を取り去ることが好ましい
(請求項2)。このように、半導体結晶中の深い位置に
存在した内部欠陥を、半導体結晶表面からの深さが10
μm以下となるように半導体結晶を取り去ることによっ
て、収束イオンビーム試料作製装置により、加工位置精
度を悪化させることなく容易に電子顕微鏡観察用薄片試
料の作製を行うことができる。
【0011】この場合、半導体結晶を取り去る方法が、
研磨または研削であることが好ましい(請求項3)。こ
のように、研磨または研削を行うことによって、半導体
結晶を容易にかつ短時間で取り去ることができる。
【0012】この時、あらかじめ前記半導体結晶を取り
去る面に、前記内部欠陥の深さより0から10μm浅い
深さまでの溝を掘り、前記研磨または研削の際に溝が無
くなった時点で所定の深さまで半導体結晶を取り去った
ことを検知することが好ましく(請求項4)、さらに前
記半導体結晶を取り去る面に掘られる溝を少なくとも2
以上の深さの異なる溝とすることが好ましい(請求項
5)。
【0013】このように、半導体結晶を取り去る面に所
定の深さまであらかじめ溝を掘ることによって、それを
目印とすることでより確実に内部欠陥の深さが10μm
以下となるような試料厚まで研削または研磨を行うこと
ができる。さらに、掘る溝を少なくとも2以上の深さの
異なる溝とすることによって、研磨の際に溝が無くなっ
た時点でなくなった溝に対応する深さまで研磨できたこ
とを検知することができるだけでなく、複数の溝が存在
することによって一つの溝が研磨により無くなったとし
ても、他の溝から研磨代を正確に検知することができ
る。これによって、過剰な研磨または研削を防止するこ
とができ、より高精度で半導体結晶の表面から前記内部
欠陥の深さを高精度で10μm以下となるように半導体
結晶を取り去ることができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を説明
するが、本発明はこれに限定されるものではない。本発
明による半導体結晶の欠陥評価方法の評価フローの一例
を図1に示す。この半導体結晶の欠陥評価フローは、半
導体結晶中に存在する観察対象とする内部欠陥の位置及
び深さを特定する工程1、内部欠陥の存在する深さより
0から10μm浅い深さまで溝を掘る工程2、結晶表面
からの欠陥の深さが10μm以下となるように前記溝を
参照して研磨または研削を行って半導体結晶を取り去る
工程3、結晶表面からの内部欠陥の深さが10μm以下
となった半導体結晶を収束イオンビーム試料作製装置
(例えばSEIKO製SMI9000)により加工する
ことによって電子顕微鏡観察用の薄片試料を作製する工
程4、及び収束イオンビーム試料作製装置で作製した薄
片試料を電子顕微鏡で評価する工程5から構成される。
【0015】なお、本発明における評価フローでは、結
晶欠陥の存在する深さより0から10μm浅い深さまで
溝を掘る工程2を入れて結晶欠陥の評価を行っている
が、結晶内に存在する欠陥の深さを10μm以下にする
ために半導体結晶の表層を削り取る工程3における削り
代が時間などで正確に制御できる場合は、溝を掘る工程
2は省略しても構わない。また、マイクロメータ等で削
り代を確認できる工程等でも、代替え可能である。
【0016】以下、本発明の具体的な実施形態を、エピ
タキシャルウェーハのエピタキシャル層に存在する積層
欠陥の核評価をする場合を例示して説明する。まず、観
察対象となる半導体結晶中に存在する内部欠陥の位置及
び深さを特定する工程1について説明する。エピタキシ
ャル層に存在する積層欠陥(ESF)は、Si基板が結
晶方位〈100〉もしくは、〈100〉に近い結晶方位
の場合、図2(a)に示すように{111}面に囲まれ
た四角錐形状になる。また、Si基板が結晶方位〈11
1〉もしくは、〈111〉に近い結晶方位の場合は、図
2(b)に示すように三角錐形状となる。これら積層欠
陥2の発生源となる積層欠陥の核3は、角錐の内部の頂
点に存在しており、この核の実体や構成元素の解析を詳
細に行うことが結晶欠陥の低減にとって重要となる。
【0017】積層欠陥2を表面1から観察すると、図2
に示すように角錐の断面形状となっており、光学顕微鏡
などで容易に観察可能である。観察された積層欠陥の位
置はモニタしておく。積層欠陥の核3の深さDは、積層
欠陥2の幾何学的な構造から、エピタキシャルウェーハ
表面に露呈している角錐の断面サイズから求めることが
可能であり、 結晶方位〈100〉の場合、D=L×(√2)/2=L
×0.707 結晶方位〈111〉の場合、D=L×(√6)/3=L
×0.816 D:積層欠陥の核の深さ L:表面に露呈している角錐の一辺の長さ となる。
【0018】エピタキシャルウェーハの結晶方位が〈1
00〉のものを用い、選択エッチングを行うことによっ
てエピタキシャルウエーハ表面に積層欠陥の角錐のエッ
チピットが観察されるため、このエッチピットから角錐
の一辺の長さを測定した。ウエーハ表面に露呈している
角錐の一辺の長さを測定した結果、77.8μmであっ
た。上記の式を用いて積層欠陥の核の深さを割り出した
ところ、その深さは55μmであることがわかった。こ
うしてエピタキシャル層に存在する積層欠陥の核の位置
及び深さを特定することができる。
【0019】もちろん、内部欠陥の特定は、上記のよう
に光学顕微鏡を用いて割り出す方法に限られるものでは
なく、欠陥の位置及び深さが正確に特定できる方法であ
ればいずれの方法を用いても良い。例えば、赤外散乱ト
モグラフィー法(装置例:三井金属製MO−421)や
赤外干渉法(装置例:BIORAD製OPP)を用いれ
ば、エッチングすることなく、欠陥の深さや位置を測定
することができる。
【0020】次に、結晶欠陥の存在する深さより0から
10μm浅い深さまで溝を掘る工程2について説明す
る。上記のように、評価対象の積層欠陥の核3が深さ5
5μmに存在していたため、図3に示すようにダイサー
を用いて45μm深さの溝4をエピタキシャルウエーハ
の表面1に掘った。このウエーハ表面に作製される溝も
一種類に限定されることはなく、ウエーハ表面に深さの
異なる複数の溝を掘ることが好ましい。作製される溝が
一種類であることに比べ、深さの異なる複数の溝をウエ
ーハ表面に掘ることによって、さらに正確に研磨代を制
御することができる。
【0021】また、この溝を掘るのも、上記のダイサー
を用いる場合に限られるものではない。溝の深さを正確
にコントロールできる方法であれば、どのような方法を
用いても良い。例えば、溝を形成しない部分に酸化膜や
フォトレジストでマスキングを行い、ドライエッチング
で溝を掘る方法や、エッチレートを制御しやすいエッチ
ャントでウエットエッチングする方法が挙げられる。
【0022】その後、エピタキシャルウエーハの表面1
に掘った溝4がちょうどなくなるまで研磨機によってエ
ピタキシャル層を研磨した。これにより、狙い削り代で
ある45μmを正確に研磨することができた。その結
果、ウエーハ表面からの積層欠陥の核3の深さは10μ
mとなった(工程3)。
【0023】この半導体ウエーハの表面を取り去るのも
上記研磨に限られず、研削やエッチング等を用いても良
く、正確に取り代を制御できる方法であれば、どのよう
な方法を用いても良い。
【0024】このようにして、積層欠陥の核が存在する
深さを10μmとした後、収束イオンビーム試料作製装
置(SEIKO製SMI9000)を用いて、電子顕微
鏡観察用薄片試料の作製を行った(工程4)。イオンビ
ームにはガリウムイオンを用いた。イオンビームをウエ
ーハ表面に照射にすることによって、結晶欠陥の周囲の
不必要部を除去し、結晶欠陥を露出させた試料を作製し
た。
【0025】その後、収束イオンビーム試料作製装置で
作製した結晶欠陥を含む部分を薄層化した試料を電子顕
微鏡で観察した(工程5)。その観察結果を図4に示
す。図4(a)は、本手法を用いて観察したSiウエー
ハ中の積層欠陥2と、その積層欠陥の核3の透過型電子
顕微鏡像であり、左上部の観察像内の円の部分の拡大像
を示し、図4(b)は、積層欠陥の核3のEDX(エネ
ルギー分散型X線分光)スペクトルである。積層欠陥の
核3から酸素のピークが観察されていることから、この
核3は酸素析出物であることがわかる。これは、本発明
による評価方法を用いることによって初めて観察された
ものであって、従来の評価方法では観察どころか、観察
用の試料もつくることが出来なかった。
【0026】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包有される。
【0027】
【発明の効果】上述したように、本発明によれば、観察
対象となる結晶欠陥が半導体結晶の表面から10μm以
上深い位置に存在する半導体結晶に対して、収束イオン
ビーム試料作製装置を用いて高精度かつ短時間で電子顕
微鏡用の薄片試料を作製することができ、該薄片試料を
電子顕微鏡で観察することによってより詳細に結晶欠陥
を評価することができる半導体結晶の欠陥評価方法を提
供することができる。
【図面の簡単な説明】
【図1】本発明による半導体結晶の欠陥評価方法の評価
フロー図である。
【図2】エピタキシャルウエーハのエピタキシャル層に
存在する積層欠陥(ESF)の模式図である。(a) 結晶
方位〈100〉の場合、(b) 結晶方位〈111〉の場
合。
【図3】表面に掘った溝と積層欠陥の位置関係を示す模
式図である。
【図4】積層欠陥及び積層欠陥の核を含む試料を電子顕
微鏡によって観察した結果図である。(a)観察像の写
し、(b)EDX分析結果。
【符号の説明】
1…表面、 2…積層欠陥、 3…積層欠陥の核、 4
…溝。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体結晶の欠陥評価方法であって、半
    導体結晶中に存在する観察対象とする内部欠陥の位置お
    よび深さを特定し、前記内部欠陥の深さよりわずかに浅
    い領域まで半導体結晶を取り去ることによって前記内部
    欠陥を半導体結晶の表面近傍まで近づけ、その後該半導
    体結晶を収束イオンビーム試料作製装置により加工する
    ことによって電子顕微鏡観察用の薄片試料を作製し、該
    薄片試料を電子顕微鏡により評価することを特徴とする
    半導体結晶の欠陥評価方法。
  2. 【請求項2】 前記半導体結晶を取り去った後の半導体
    結晶の表面から前記内部欠陥の深さが10μm以下とな
    るように半導体結晶を取り去ることを特徴とする請求項
    1に記載の半導体結晶の欠陥評価方法。
  3. 【請求項3】 半導体結晶を取り去る方法が、研磨また
    は研削であることを特徴とする請求項1または2に記載
    の半導体結晶の欠陥評価方法。
  4. 【請求項4】 あらかじめ前記半導体結晶を取り去る面
    に、前記内部欠陥の深さより0から10μm浅い深さま
    での溝を掘り、前記研磨または研削の際に溝が無くなっ
    た時点で所定の深さまで半導体結晶を取り去ったことを
    検知することを特徴とする請求項3に記載の半導体結晶
    の欠陥評価方法。
  5. 【請求項5】 前記半導体結晶を取り去る面に掘られる
    溝を、少なくとも2以上の深さの異なる溝とすることを
    特徴とする請求項4に記載の半導体結晶の欠陥評価方
    法。
JP2001125775A 2001-04-24 2001-04-24 半導体結晶の欠陥評価方法 Pending JP2002318178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001125775A JP2002318178A (ja) 2001-04-24 2001-04-24 半導体結晶の欠陥評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001125775A JP2002318178A (ja) 2001-04-24 2001-04-24 半導体結晶の欠陥評価方法

Publications (1)

Publication Number Publication Date
JP2002318178A true JP2002318178A (ja) 2002-10-31

Family

ID=18974933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001125775A Pending JP2002318178A (ja) 2001-04-24 2001-04-24 半導体結晶の欠陥評価方法

Country Status (1)

Country Link
JP (1) JP2002318178A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373573C (zh) * 2005-01-06 2008-03-05 中芯国际集成电路制造(上海)有限公司 深次微米半导体器件中致命缺陷的确认方法
US8306264B2 (en) 2008-02-28 2012-11-06 Sii Nanotechnology Inc. Section processing method and its apparatus
CN103965914A (zh) * 2013-01-25 2014-08-06 上海华虹宏力半导体制造有限公司 蚀刻npn掺杂区域形貌以进行失效检验的组合物及检验方法
US20170097290A1 (en) * 2015-10-06 2017-04-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method of preparing a sample for microstructure diagnostics, and sample for microstructure diagnostics

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373573C (zh) * 2005-01-06 2008-03-05 中芯国际集成电路制造(上海)有限公司 深次微米半导体器件中致命缺陷的确认方法
US8306264B2 (en) 2008-02-28 2012-11-06 Sii Nanotechnology Inc. Section processing method and its apparatus
KR101550921B1 (ko) 2008-02-28 2015-09-07 가부시키가이샤 히타치 하이테크 사이언스 단면 가공 방법 및 장치
CN103965914A (zh) * 2013-01-25 2014-08-06 上海华虹宏力半导体制造有限公司 蚀刻npn掺杂区域形貌以进行失效检验的组合物及检验方法
CN103965914B (zh) * 2013-01-25 2016-06-08 上海华虹宏力半导体制造有限公司 蚀刻npn掺杂区域形貌以进行失效检验的组合物及检验方法
US20170097290A1 (en) * 2015-10-06 2017-04-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method of preparing a sample for microstructure diagnostics, and sample for microstructure diagnostics
CN106969954A (zh) * 2015-10-06 2017-07-21 弗劳恩霍夫应用研究促进协会 制备供微结构诊断的样本的方法和供微结构诊断的样本
US10734193B2 (en) * 2015-10-06 2020-08-04 Fraunhofer-Gesellschaft zur Föerderung der Angewandten Forschung E.V. Method of preparing a sample for microstructure diagnostics, and sample for microstructure diagnostics
TWI709738B (zh) * 2015-10-06 2020-11-11 德商應用硏究促進協會法蘭霍夫公司 製備用於微結構診斷的樣本的方法以及用於微結構診斷的樣本

Similar Documents

Publication Publication Date Title
JP6356397B2 (ja) 基板の外位置分析システムおよび方法
EP2104946B1 (en) Method for creating s/tem sample and sample structure
JP6618380B2 (ja) 自動化されたs/tem取得および測定のための既知の形状の薄片を使用したパターン・マッチング
CN111398325B (zh) Tem样品制备方法
JP2012073069A (ja) 半導体デバイス基板の欠陥部観察用試料の作製方法
CN105118797B (zh) 一种栅氧化层缺陷的分析方法
KR101450594B1 (ko) 집속이온빔을 이용한 플랜 뷰 투과전자현미경용 시편 제조방법
TW202230425A (zh) 用於相似相鄰材料的終點偵測
US6723650B1 (en) TEM sample preparation using transparent defect protective coating
JP2015004514A (ja) 基板内欠陥に対する解析方法
JP2002318178A (ja) 半導体結晶の欠陥評価方法
CN105223383B (zh) 一种平面tem样品的制备方法
JP3433634B2 (ja) 半導体単結晶中の結晶欠陥観察用試料作製方法および結晶欠陥観察方法
US6251782B1 (en) Specimen preparation by focused ion beam technique
KR100694580B1 (ko) 투과 전자현미경 분석용 시편 제조방법
JP2006267048A (ja) 断面観察用試料の作製方法
Nowakowski et al. An innovative technique for large-scale delayering of semiconductor devices with nanometric-scale surface flatness
KR0139577B1 (ko) 습식식각법을 이용한 평면 투과전자현미경 시편 제작방법
KR20050112261A (ko) 투과전자현미경 분석용 시편의 제작 방법.
TWI849945B (zh) 碳化矽單結晶基板
KR960002290B1 (ko) 이온빔 집속을 이용한 투과전자 현미경 시편 제작 방법
KR20050033699A (ko) 투과전자현미경 분석용 시편의 제작 방법
JP2004271393A (ja) ペデスタル基板、電子顕微鏡用測定治具、測定試料組み立て体、測定試料の作製方法及び測定方法
KR20040031279A (ko) 투과 전자현미경 분석용 시편 제조방법
KR100676613B1 (ko) 파라핀을 이용한 반도체 시편 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215