CN107731746B - 防止钨栓塞腐蚀的半导体特性分析方法 - Google Patents

防止钨栓塞腐蚀的半导体特性分析方法 Download PDF

Info

Publication number
CN107731746B
CN107731746B CN201711140440.7A CN201711140440A CN107731746B CN 107731746 B CN107731746 B CN 107731746B CN 201711140440 A CN201711140440 A CN 201711140440A CN 107731746 B CN107731746 B CN 107731746B
Authority
CN
China
Prior art keywords
tungsten plug
layer
sample
analyzed
grinding fluid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711140440.7A
Other languages
English (en)
Other versions
CN107731746A (zh
Inventor
卢勤
张顺勇
高慧敏
汤光敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711140440.7A priority Critical patent/CN107731746B/zh
Publication of CN107731746A publication Critical patent/CN107731746A/zh
Application granted granted Critical
Publication of CN107731746B publication Critical patent/CN107731746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种防止钨栓塞腐蚀的半导体特性分析方法，属于半导体技术领域。所述方法包括：在晶圆上截取待分析样品，并调配预设浓度的研磨液；去除待分析样品的钝化层及金属叠层至呈现第一金属层；使用调配的预设浓度的研磨液配合抛光盘预定的转速去除第一金属层至呈现钨栓塞层；对呈现钨栓塞层的样品进行特性分析。本发明中，通过调配预设浓度且安全环保的研磨液，并配合抛光盘一定的转速来去除待分析样品的第一金属层，有效地抑制了钨栓塞的电化学反应，进而确保了钨栓塞的完好，使得在钨栓塞层能够进行完整的器件标定，避免了因为样品的处理问题而造成特性分析的误判。

Description

防止钨栓塞腐蚀的半导体特性分析方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种防止钨栓塞腐蚀的半导体特性分析方法。
背景技术
随着集成电路技术的发展，集成化程度越来越高，所需要的集成电路制造技术也越来越精密，其主要体现在器件尺寸越来越细小，并且更小的器件尺寸意味着更高阶的技术。一般情况下集成电路芯片都包括大量重复结构的密集区和特殊功能的非重复结构的空旷区。无论是高阶技术产品(65nm及以上)还是低阶技术产品(65nm以下)，特性分析都是集成电路生产过程中不可缺少的一个步骤，而在特性分析的方法中，失效分析(其是可靠性工程中研究产品失效现象的特征和规律、分析失效产生的原因并提出相应对策的一种系统分析方法)占据重要位置。在失效分析过程中不可避免的会涉及到研磨去层分析，即将样品置于抛光盘上以适当的手指压力和抛光盘转速并配合研磨液一直磨到可疑的缺陷层，然后再对缺陷层进行观察分析；其中，在去层分析过程中，所使用的研磨液一般为弱碱性，并且抛光盘的转速大约在300转/分钟以达到快速研磨的目的。
然而，由于常规用的研磨液为碱性，在研磨到钨栓塞(CT)层时，由于钨的电化学反应，钨可能会被腐蚀，从而导致钨栓塞形成空洞，而影响后续的芯片失效分析判断。具体地，对于低阶技术产品，其密集区和空旷区的研磨差异不大，当研磨到钨栓塞(CT)层时，钨栓塞能够完好的保留，不会对后续的分析造成困难；但是，对于高阶技术产品，其密集区的钨栓塞在高转速下会被明显腐蚀，因而会为后续的分析带来困难，因此，对于高阶技术产品的密集区，可以通过低转速以克服钨栓塞被腐蚀；但是，对于空旷区的钨栓塞，即使采用20转/分钟以内的低转速，钨栓塞的腐蚀仍然不能避免，使得后续的钨栓塞轮廓分析和器件的量测均无法正常进行。拥有高集成度和高存储量的三维存储器，位于高阶技术产品的行列，因而同样面临上述失效分析中，钨栓塞被腐蚀的问题。
发明内容
为解决现有技术的不足，本发明提供一种防止钨栓塞腐蚀的半导体特性分析方法，包括：
在晶圆上截取待分析样品，并调配预设浓度的研磨液；
去除待分析样品的钝化层及金属叠层至呈现第一金属层；
使用所述预设浓度的研磨液配合抛光盘预定的转速去除所述第一金属层至呈现钨栓塞层；
对呈现所述钨栓塞层的样品进行特性分析。
可选地，所述在晶圆上截取待分析样品之后，还包括：在所述晶圆上与所述待分析样品对应的目标地址附近进行标记。
可选地，使用质量浓度为5％的柠檬酸或者醋酸与传统碱性研磨液按照体积比为1：1的比例进行均匀混合，得到pH为2～3的混合研磨液。
可选地，使用反应离子刻蚀机去除待分析样品的钝化层。
可选地，采用传统碱性研磨液和抛光盘300转/分钟的转速去除金属叠层；或者，采用调配的所述预设浓度的研磨液和抛光盘300转/分钟的转速去除金属叠层。
可选地，使用所述预设浓度的研磨液配合抛光盘50转/分钟的转速去除所述第一金属层至呈现钨栓塞层。
可选地，采用扫描电子显微镜，或者纳米测量机台，或者透射电镜对呈现所述钨栓塞层的样品进行特性分析。
本发明的优点在于：
本发明中，在半导体特性分析的过程中，通过调配预设浓度且安全环保的研磨液，并配合抛光盘一定的转速来去除待分析样品的第一金属层，有效地抑制了钨栓塞的电化学反应，进而确保了钨栓塞的完好，使得在钨栓塞层能够进行完整的器件标定，避免了因为样品的处理问题而造成特性分析(失效分析)的误判。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1为本发明提供的一种防止钨栓塞腐蚀的半导体特性分析方法流程图；
附图2至附图6为本发明提供的一种防止钨栓塞腐蚀的半导体特性分析方法中研磨去层的结构变化示意图；
附图7为本发明提供NMOS中钨栓塞的腐蚀示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本发明的实施方式，提供一种防止钨栓塞腐蚀的半导体特性分析方法，如图1至图6所示，包括：
在晶圆上截取待分析样品，并调配预设浓度的研磨液；
去除待分析样品的钝化层及金属叠层至呈现第一金属层；
使用调配的预设浓度的研磨液配合抛光盘预定的转速去述第一金属层至呈现钨栓塞层；
对呈现钨栓塞层的样品进行特性分析。
根据本发明的实施方式，在晶圆上截取待分析样品之后，还包括：在晶圆上与待分析样品对应的目标地址附近进行标记。
根据本发明的实施方式，使用质量浓度为5％的柠檬酸或者醋酸与传统碱性研磨液按照体积比为1：1的比例进行均匀混合，得到pH为2～3的混合研磨液。
本发明中，以NMOS为例进行说明，如图7所示，在进行去除第一金属层的过程中，衬底与源漏极均会与碱性研磨液接触，由于碱性研磨液为电解质溶液，因而钨栓塞会与周围环境形成电位差，使得钨栓塞发生电化学反应而失去电子，即被腐蚀，其电化学反应方程式为：W(s)+3H2O→WO3(s)+6H++6e－和WO3(s)+H2O→WO4 2－+2H+，可见在电化学反应中产生了H+和e－，因而本发明中选用比上述反应更容易电离产生H+、且对人体和环境均无毒害的柠檬酸或者醋酸与传统的碱性的研磨液进行均匀混合，从而抑制了钨栓塞的电化学反应，使得钨栓塞完整的保留以利于后续的分析，并且对操作人员以及对环境均不会带来伤害。
根据本发明的实施方式，使用反应离子刻蚀机(Reactive Ion Etching Machine，简称RIE)去除待分析样品的钝化层；
可选地，采用含氟元素的气体与氧气的混合气体作为反应离子刻蚀机的刻蚀介质。
根据本发明的实施方式，采用传统碱性研磨液配合抛光盘300转/分钟的转速去除金属叠层，或者，采用调配的预设浓度的研磨液配合抛光盘300转/分钟的转速去除金属叠层。
需要说明地，基于三维存储器含有多个金属层，本发明中将与钨栓塞层接触的金属层作为第一金属层，将除第一金属层外的其他金属层作为金属叠层，在附图3及附图4中，金属叠层包含了6层金属层，其仅用于示例说明，而不用于限定，具体依实际产品而定。
进一步地，本发明中，在去除金属叠层的过程时，抛光盘的转速还可以根据需求进行微调，而不限于300转/分钟。
更进一步地，根据本发明的实施方式，使用预设浓度的研磨液配合抛光盘小于50转/分钟的转速去除第一金属层至呈现钨栓塞层。
根据本发明的实施方式，采用扫描电子显微镜(SEM)，或者纳米测量机台，或者透射电子显微镜(TEM)对呈现所述钨栓塞层的样品进行特性分析(失效分析)。
需要指出地，本发明在附图中将反应离子刻蚀机、抛光盘均标识为“研磨工具”，其仅用于示例。
本发明中的方法，在半导体特性分析过程中，通过调配预设浓度且安全环保的研磨液，并配合抛光盘一定的转速来去除待分析样品的第一金属层，有效地抑制了钨栓塞的电化学反应，进而确保了钨栓塞的完好，使得在钨栓塞层能够进行完整的器件标定，避免了因为样品的处理问题而造成特性分析(失效分析)的误判。

Claims (6)

1.一种防止钨栓塞腐蚀的半导体特性分析方法，其特征在于，包括：
在晶圆上截取待分析样品，并调配预设浓度的研磨液；其中，所述预设浓度的研磨液的制备方法为：使用质量浓度为5％的柠檬酸或者醋酸与传统碱性研磨液按照体积比为1：1的比例进行均匀混合，得到pH为2～3的混合研磨液；
去除待分析样品的钝化层及金属叠层至呈现第一金属层；
使用所述预设浓度的研磨液配合抛光盘预定的转速去除所述第一金属层至呈现钨栓塞层；
对呈现所述钨栓塞层的样品进行特性分析。
2.根据权利要求1所述的方法，其特征在于，所述在晶圆上截取待分析样品之后，还包括：在所述晶圆上与所述待分析样品对应的目标地址附近进行标记。
3.根据权利要求1所述的方法，其特征在于，使用反应离子刻蚀机去除待分析样品的钝化层。
4.根据权利要求1所述的方法，其特征在于，采用传统碱性研磨液和抛光盘300转/分钟的转速去除金属叠层；或者，采用调配的所述预设浓度的研磨液和抛光盘300转/分钟的转速去除金属叠层。
5.根据权利要求1所述的方法，其特征在于，使用所述预设浓度的研磨液配合抛光盘小于50转/分钟的转速去除所述第一金属层至呈现钨栓塞层。
6.根据权利要求1所述的方法，其特征在于，采用扫描电子显微镜，或者纳米测量机台，或者透射电镜对呈现所述钨栓塞层的样品进行特性分析。
CN201711140440.7A 2017-11-16 2017-11-16 防止钨栓塞腐蚀的半导体特性分析方法 Active CN107731746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711140440.7A CN107731746B (zh) 2017-11-16 2017-11-16 防止钨栓塞腐蚀的半导体特性分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711140440.7A CN107731746B (zh) 2017-11-16 2017-11-16 防止钨栓塞腐蚀的半导体特性分析方法

Publications (2)

Publication Number Publication Date
CN107731746A CN107731746A (zh) 2018-02-23
CN107731746B true CN107731746B (zh) 2020-03-13

Family

ID=61216842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711140440.7A Active CN107731746B (zh) 2017-11-16 2017-11-16 防止钨栓塞腐蚀的半导体特性分析方法

Country Status (1)

Country Link
CN (1) CN107731746B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904090A (zh) * 2019-02-14 2019-06-18 长江存储科技有限责任公司 一种异常芯片中异常栓塞的分析方法、装置及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700603A (zh) * 2013-12-17 2014-04-02 武汉新芯集成电路制造有限公司 一种钨接触栓塞高阻的检测方法
CN105699875A (zh) * 2016-01-15 2016-06-22 工业和信息化部电子第五研究所 多层铜互连布线结构的检测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008803B2 (en) * 2002-10-24 2006-03-07 International Business Machines Corporation Method of reworking structures incorporating low-k dielectric materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700603A (zh) * 2013-12-17 2014-04-02 武汉新芯集成电路制造有限公司 一种钨接触栓塞高阻的检测方法
CN105699875A (zh) * 2016-01-15 2016-06-22 工业和信息化部电子第五研究所 多层铜互连布线结构的检测方法

Also Published As

Publication number Publication date
CN107731746A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN102253325B (zh) 一种芯片失效分析方法
CN101996911B (zh) 对栅氧化层进行失效分析的方法
CN109500663A (zh) 一种降低8英寸硅抛光片表面粗糙度的抛光工艺
CN104795340B (zh) 一种Flash产品的ONO薄膜缺陷的失效分析方法
CN105699149A (zh) 芯片失效分析过程中的剥层方法
JP2011124354A (ja) Ｓｏｉウェーハの検査方法
CN107731746B (zh) 防止钨栓塞腐蚀的半导体特性分析方法
CN105118797A (zh) 一种栅氧化层缺陷的分析方法
US7517706B2 (en) Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate
US7329550B2 (en) Method for analyzing the structure of deep trench capacitors and a preparation method thereof
TWI293194B (en) Structure analysis method of deep trench
JP2715288B2 (ja) 半導体素子の欠陥調査用試験片の製造方法
US7745236B2 (en) Floating gate process methodology
CN108037431B (zh) 一种用于标定3d nand产品位线短接缺陷的方法
CN105223383A (zh) 一种平面tem样品的制备方法
CN111834273B (zh) 半导体芯片样品目标位置的定位方法和定位装置
CN103940643A (zh) Tsv样品的制备方法
CN100592489C (zh) 评估键合晶片的方法
CN112435961A (zh) 晶圆失效分析中的样品处理方法
Pan et al. Advanced Physical Failure Analysis Techniques for Rescuing Damaged Samples with Cracks, Scratches, or Unevenness in Delayering
CN109883365A (zh) 晶粒层厚度测量方法及晶粒层异常的判断方法
CN103698349B (zh) 一种tsv电镀铜退火效果的检测方法
CN105140148B (zh) 一种在线测试半导体器件衬底
CN104752246A (zh) 用于判定gox击穿失效的样品制备方法
CN109003901B (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant