CN105699875A - 多层铜互连布线结构的检测方法 - Google Patents

多层铜互连布线结构的检测方法 Download PDF

Info

Publication number
CN105699875A
CN105699875A CN201610029701.7A CN201610029701A CN105699875A CN 105699875 A CN105699875 A CN 105699875A CN 201610029701 A CN201610029701 A CN 201610029701A CN 105699875 A CN105699875 A CN 105699875A
Authority
CN
China
Prior art keywords
chip
layer
detection method
bare chip
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610029701.7A
Other languages
English (en)
Other versions
CN105699875B (zh
Inventor
林晓玲
章晓文
梁朝辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Original Assignee
Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fifth Electronics Research Institute of Ministry of Industry and Information Technology filed Critical Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Priority to CN201610029701.7A priority Critical patent/CN105699875B/zh
Publication of CN105699875A publication Critical patent/CN105699875A/zh
Application granted granted Critical
Publication of CN105699875B publication Critical patent/CN105699875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种多层铜互连布线结构的检测方法，包括如下步骤：采用开封方法获取多层铜互连布线结构的裸芯片；清除所述裸芯片表面的残留物；采用反应离子蚀刻法去除所述裸芯片表面的保护膜；采用热熔蜡将去除保护膜后的芯片固定于研磨抛光夹具；根据失效分析的结果，对所述芯片的缺陷区域进行平行抛光剥层操作；利用显微观察监测平行抛光进度直至达到目标层。本发明的多层铜互连布线结构的检测方法，可实现芯片中多层铜互连布线结构的逐层去除，实现密集多层铜互连布线结构中各层次形貌的平面观察，对多层铜互连布线结构芯片的失效机理确认、提高集成电路的使用可靠性有重要的意义。

Description

多层铜互连布线结构的检测方法
技术领域
本发明涉及微电子芯片的检测分析技术领域，特别是涉及一种多层铜互连布线结构的检测方法。
背景技术
随着微电子技术的高速发展，集成电路的规模越来越大，集成电路向多层结构的方向发展，铜金属也已取代铝金属成为半导体工艺的主流互连线材料。集成电路芯片的失效往往发生在多层结构下层的层间金属化或有源区，对芯片进行失效分析必须解决多层结构下层的可观察性，这就需要对芯片进行剥层处理。剥层处理主要包括：去钝化层、去金属化层、去层间介质等。
双大马士革工艺的铜金属互连中，铜通孔直接与上下层的铜布线相连接，而由于铜容易向硅或者介质层中扩散，为了防止铜扩散，铜互连工艺中加入了硬金属氮化钽(TaN)作为扩散阻挡层。这些材料上的变化，导致传统适用于铝金属互连工艺的剥层技术失去了效用。对采用铝金属以及钨作为金属层之间的通孔材料的集成电路，去钝化层、介质层通常用反应离子刻蚀法，去铝金属层通常用化学腐蚀法(30％HCL溶液或30％H2SO4溶液)。去铝金属布线时，化学腐蚀液不会对钨通孔造成影响，也不会影响下一层的金属。但传统的化学腐蚀法若直接应用到铜布线上来，则在去上层铜布线时，由于化学腐蚀液的流动性，腐蚀液会将铜通孔一并去除，甚至渗透入下层使下层金属受损。因此，化学腐蚀法的不足也凸现出来。TaN的材质同样不能用化学腐蚀法而去除。传统化学腐蚀法均无法满足铜金属互连结构的逐层剥层要求。
为了解决多层铜互连布线结构芯片剥层难的问题，需要一种新的样品制备方法及流程来实现，以弥补传统化学腐蚀法的不足，使此类失效器件的失效分析或物理分析得以顺利完成，确定其最终的失效原因及机理，防止失效的重复出现，提高器件的可靠性。
传统的研磨抛光法常用于制作金相切片，需用特制液态树脂将样品包裹固封，然后进行研磨抛光的一种制样方法，主要用于观察开裂分层、样品截面组织结构情况，如固态镀层或者焊点、连接部位的结合情况、开裂或缝隙等形貌的观察验证。但针对每层的厚度为纳米级或接近1μm的多层铜互连布线结构，用传统的研磨抛光方法进行去层，首先是精度达不到要求；其次是，传统研磨抛光方法需固封，固封之后的样品，进行扫描电子显微分析时，无法解决荷电效应而影响成像效果及形貌观察。综上所述，传统的研磨抛光法无法满足纳米级精确去层的需求，无法实现芯片中多层铜互连布线结构的逐层去除。
因此，针对纳米级的多层铜互连布线结构，急需开发一种新的行之有效的检测分析方法。
发明内容
基于此，本发明的目的是提供一种能够实现多层铜互连布线结构逐层去除的检测方法。
具体的技术方案如下：
一种多层铜互连布线结构的检测方法，包括如下步骤：
采用开封方法获取多层铜互连布线结构的裸芯片；
清除所述裸芯片表面的残留物；
采用反应离子蚀刻法去除所述裸芯片表面的保护膜；
采用热熔蜡将去除保护膜后的芯片固定于研磨抛光夹具；
根据失效分析的结果，对所述芯片的缺陷区域进行平行抛光剥层操作，所述平行抛光剥层的工艺参数为：采用氧化硅悬浮液作为抛光液，所述氧化硅悬浮液中氧化硅粒子的粒径为0.03-0.05μm，所述氧化硅的滴加速率为0.3-0.8滴/秒；
利用显微观察监测平行抛光进度直至达到目标层。
在其中一些实施例中，所述多层铜互连布线结构的厚度为5-30μm(通常为10-15μm)，所述多层铜互连布线结构中各金属层的厚度为0.1-5μm(通常为0.4-3μm)。
在其中一些实施例中，所述反应离子蚀刻法的工艺参数为：反应气为CF4和O2；反应气流量：CF4流量为40-50ml/min，O2流量为10-20ml/min；真空度为120-170mTorr；射频输出功率为180-220w；反应离子刻蚀功率(RIE)130-170w；腐蚀时间为10-15min。
在其中一些实施例中，所述热熔蜡固定芯片的工艺参数为：将所述研磨抛光夹具加热至170-180℃，然后将热熔蜡置于夹具上，熔融后将芯片置于热熔蜡中，最后冷却至室温。
在其中一些实施例中，还包括如下步骤：
将多层铜互连布线结构的裸芯片采用聚焦离子束制作纵向截面，获取所述裸芯片的多层互连结构的截面参数，所述截面参数包括所述裸芯片中的金属层数及其厚度。
在其中一些实施例中，所述采用聚焦离子束制作纵向截面的步骤为：6.0-7.0nA束流初始剖切，挖出阶梯式的剖面；1.0-2.0nA束流精细加工处理剖面；25-30pA束流抛光处理获得清晰的剖面形貌。
在其中一些实施例中，所述显微观察包括金相显微观察和/或扫描电子显微观察。
在其中一些实施例中，所述保护膜为聚酰亚胺。
本发明的原理及优点如下：
芯片剥层技术是集成电路失效分析中必不可少的技术手段，是暴露芯片中缺陷并进行形貌观察的样品处理方法。解决多层布线结构下层的可观察性，需要对芯片进行剥层处理。结合多层铜互连布线结构的结构特点，其剥层处理主要包括：去钝化层、去铜金属化层、去扩散阻挡层、去层间介质等。而铜金属化层、扩散阻挡层都无法用传统的反应离子刻蚀法或化学腐蚀法去除。
本发明的多层铜互连布线结构的检测方法，可实现芯片中多层铜互连布线结构的逐层去除，解决传统化学腐蚀法过度去除铜互连金属但又无法去除扩散阻挡层的问题，实现密集多层铜互连布线结构中各层次形貌的平面观察，对多层铜互连布线结构芯片的失效机理确认、提高集成电路的使用可靠性有重要的意义。
本发明采用平行抛光剥层法能够实现纳米级尺寸的多层铜互连布线结构的逐层剥离，所针对的对象是多层铜互连布线结构中的各层金属互连结构，每层的厚度为纳米级或接近1μm。
本发明的优点如下：
1)平行抛光剥层法，通过研磨抛光去层的方法，对多层铜金属互连结构中的特定区域及特定层次进行研磨去层，而不影响下层金属；
2)平行抛光剥层法可去除材质为硬金属的TaN阻挡层，解决化学腐蚀法及反应离子刻蚀法均无法将其腐蚀去除的问题；
3)制样过程中，采用热熔蜡固定样品的方法避免了采用夹具夹紧固定时对芯片表面直接造成的夹紧破裂等机械损伤，使剥层制样时不受芯片厚度、尺寸的约束；
4)基于纵向剖面结构分析、显微镜及扫描电镜显微平面观察分析技术的平行抛光剥层终点监测法，实现实时监测研磨进度，确保剥层区域的大小、深度可控，避免过度剥层或者剥层不足；
5)平行抛光剥层法实现了多层铜互连布线结构集成电路中各层次形貌的逐层平面观察，为确认失效机理提供技术手段。
附图说明
图1为本发明实施例的流程示意图；
图2为多层(4层)铜互连布线结构的外观形貌图；
图3为多层铜互连布线结构的正面形貌图；
图4为多层铜互连布线结构中的金属层4的局部形貌；
图5为去除金属层4露出的金属层3；
图6为去除金属层3露出的金属层2；
图7为去除金属层2露出的金属层1。
具体实施方式
以下通过实施例对本申请做进一步阐述。
本实施例一种多层铜互连布线结构的检测方法，包括如下步骤(流程示意图如图1所示)：
步骤1：将倒装封装的多层铜互连布线结构(外观形貌如图2、3所示)浸泡至加热的发烟硝酸中，将封装材料(如基板等)煮掉，获得裸芯片。用丙酮清洗，获得干净的裸芯片表面；所述裸芯片自下而上包括金属层1、2、3和4；
步骤2：采用同批好品，利用聚焦离子束(FIB)垂直芯片表面制作纵向截面，以获得裸芯片中各层次互连结构的截面参数(即观察芯片中的金属层数及各层的厚度)，为后面的逐层去除提供样品参数；
其中聚焦离子束(FIB)制作纵向截面的步骤为：6.5nA束流初始剖切，挖出阶梯式的剖面；1.5nA束流精细加工处理剖面；28pA束流抛光处理以获得清晰的剖面形貌。
步骤3：用滤纸压住裸芯片表面，用刀片或镊子将裸芯片四周的键合引线或焊球刮除或拔除；或用双面胶将芯片粘在手上，然后在3微米的金刚膜砂纸上研磨片刻，将键合引线的痕迹或焊球的残留物去除，以确保抛光剥层时裸芯片表面的平整度；
步骤4：将裸芯片反面摆放，用刀片将芯片背面残留的芯片粘接材料等刮除，以确保平行抛光剥层过程中芯片粘贴至研磨抛光夹具时的平整度；
步骤5：用反应离子刻蚀法(CF4和O2)去除芯片表面较厚的保护膜(如聚酰亚胺)，实现对芯片中最顶层结构的观察分析；所述反应粒子蚀刻法的工艺参数为：反应气体流量：CF4：45ml/min；O2：15ml/min；真空度：150mTorr，射频输出功率：200W，RIE功率：150W，腐蚀时间：约12min。
步骤6：利用热熔蜡将裸芯片样品固定粘贴在研磨抛光夹具上。首先需将夹具放至温度约为175℃的加热炉上，取一小块热熔蜡置于夹具上。当热熔蜡熔化后，用经丙酮浸润的棉签，将蜡拓展铺平成一薄层在夹具表面上，面积为稍微比样品面积大即可。之后，将夹具从加热炉上取下并自然冷却至室温；
步骤7：根据失效分析时所确定的缺陷所在平面位置，选择平行抛光剥层的区域。将绒毛抛光布固定到抛光平台上，使所述芯片与抛光布接触以产生抛光剥层的力度(抛光布与所述芯片的接触力度为前端数字指示表从未接触时的0值至抛光布与所述芯片接触后显示为1mm左右时停止，实际操作需要及时结合显微观察来确定力度的施加)。在抛光平台旋转进行剥层时，采用0.04μm氧化硅悬浮液作为抛光液，以每2秒1滴的速率添加，起研磨去除的作用；
步骤8：利用显微观察终点监测法监测步骤7的抛光进度，当发现表面不平整时，调整样品台面平整度，使抛光表面平整；
步骤9：根据步骤2中获得的各层次电路截面厚度参数，结合显微观察终点监测法监测步骤7的抛光剥层进度，以免剥层过度或者不足。当监测到抛光剥层至目标层电路时停止抛光。
由图4-7可看出，本发明的方法，可从最顶层的金属层4往下逐层暴露出金属层3、金属层2、金属层1的相应位置的形貌并检测观察。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种多层铜互连布线结构的检测方法，其特征在于，包括如下步骤：
采用开封方法获取多层铜互连布线结构的裸芯片；
清除所述裸芯片表面的残留物；
采用反应离子蚀刻法去除所述裸芯片表面的保护膜；
采用热熔蜡将去除保护膜后的芯片固定于研磨抛光夹具；
根据失效分析的结果，对所述芯片的缺陷区域进行平行抛光剥层操作，所述平行抛光剥层的工艺参数为：采用氧化硅悬浮液作为抛光液，所述氧化硅悬浮液中氧化硅粒子的粒径为0.03-0.05μm，所述氧化硅的滴加速率为0.3-0.8滴/秒；
利用显微观察监测平行抛光进度直至达到目标层。
2.根据权利要求1所述的检测方法，其特征在于，所述多层铜互连布线结构的厚度为5-30μm，所述多层铜互连布线结构中各金属层的厚度为0.1-5μm。
3.根据权利要求1所述的检测方法，其特征在于，所述反应离子蚀刻法的工艺参数为：反应气为CF4和O2；反应气流量：CF4流量为40-50ml/min，O2流量为10-20ml/min；真空度为120-170mTorr；射频输出功率为180-220w；反应离子刻蚀功率130-170w；腐蚀时间为10-15min。
4.根据权利要求1所述的检测方法，其特征在于，所述热熔蜡固定芯片的工艺参数为：将所述研磨抛光夹具加热至170-180℃，然后将热熔蜡置于夹具上，熔融后将芯片置于热熔蜡中，最后冷却至室温。
5.根据权利要求1-4任一项所述的检测方法，其特征在于，还包括如下步骤：
将多层铜互连布线结构的裸芯片采用聚焦离子束制作纵向截面，获取所述裸芯片的多层互连结构的截面参数，所述截面参数包括所述裸芯片中的金属层数及其厚度。
6.根据权利要求5所述的检测方法，其特征在于，所述采用聚焦离子束制作纵向截面的步骤为：6.0-7.0nA束流初始剖切，挖出阶梯式的剖面；1.0-2.0nA束流精细加工处理剖面；25-30pA束流抛光处理获得清晰的剖面形貌。
7.根据权利要求1-4任一项所述的检测方法，其特征在于，所述显微观察包括金相显微观察和/或扫描电子显微观察。
8.根据权利要求1-4任一项所述的检测方法，其特征在于，所述保护膜为聚酰亚胺。
CN201610029701.7A 2016-01-15 2016-01-15 多层铜互连布线结构的检测方法 Active CN105699875B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610029701.7A CN105699875B (zh) 2016-01-15 2016-01-15 多层铜互连布线结构的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610029701.7A CN105699875B (zh) 2016-01-15 2016-01-15 多层铜互连布线结构的检测方法

Publications (2)

Publication Number Publication Date
CN105699875A true CN105699875A (zh) 2016-06-22
CN105699875B CN105699875B (zh) 2019-02-19

Family

ID=56227428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610029701.7A Active CN105699875B (zh) 2016-01-15 2016-01-15 多层铜互连布线结构的检测方法

Country Status (1)

Country Link
CN (1) CN105699875B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093565A (zh) * 2017-04-07 2017-08-25 中国电子产品可靠性与环境试验研究所 倒装芯片封装的集成电路的修改方法
CN107731746A (zh) * 2017-11-16 2018-02-23 长江存储科技有限责任公司 防止钨栓塞腐蚀的半导体特性分析方法
CN108447796A (zh) * 2018-03-14 2018-08-24 中国空间技术研究院 一种半导体芯片结构参数分析方法
CN109148289A (zh) * 2018-08-17 2019-01-04 苏州芯联成软件有限公司 一种超微型芯片嵌样研磨的方法
CN109216220A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件的缺陷结构定位方法
CN111556648A (zh) * 2020-06-05 2020-08-18 京东方科技集团股份有限公司 驱动芯片保护膜和显示装置
CN112179915A (zh) * 2019-07-04 2021-01-05 深圳长城开发科技股份有限公司 一种用于定位裸片内部损伤点的去除层次方法
CN112269045A (zh) * 2020-10-12 2021-01-26 上海华力集成电路制造有限公司 一种用于失效分析的测试结构
CN113945434A (zh) * 2021-08-09 2022-01-18 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片去层加工方法及系统
CN116337910A (zh) * 2023-03-30 2023-06-27 胜科纳米(苏州)股份有限公司 一种芯片检测及失效分析过程中的剥层方法
CN112269045B (zh) * 2020-10-12 2024-06-07 上海华力集成电路制造有限公司 一种用于失效分析的测试结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729938A (ja) * 1993-07-12 1995-01-31 Fujitsu Ltd 半導体素子の実装方法
JP2002083832A (ja) * 2000-09-08 2002-03-22 Toppan Forms Co Ltd Ｉｃチップの固定方法
CN102253328A (zh) * 2010-05-21 2011-11-23 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
CN103107110A (zh) * 2011-11-10 2013-05-15 北大方正集团有限公司 一种芯片观察样品制作方法及系统
CN103499476A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 一种在芯片失效分析过程中去除层次的方法
CN104075918A (zh) * 2013-03-29 2014-10-01 中国科学院金属研究所 一种微互连通孔结构透射电镜样品的制备方法
CN105047557A (zh) * 2015-09-10 2015-11-11 宜特(上海)检测技术有限公司 高阶芯片失效分析物理去层分析方法
CN105206546A (zh) * 2015-09-10 2015-12-30 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729938A (ja) * 1993-07-12 1995-01-31 Fujitsu Ltd 半導体素子の実装方法
JP2002083832A (ja) * 2000-09-08 2002-03-22 Toppan Forms Co Ltd Ｉｃチップの固定方法
CN102253328A (zh) * 2010-05-21 2011-11-23 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
CN103107110A (zh) * 2011-11-10 2013-05-15 北大方正集团有限公司 一种芯片观察样品制作方法及系统
CN104075918A (zh) * 2013-03-29 2014-10-01 中国科学院金属研究所 一种微互连通孔结构透射电镜样品的制备方法
CN103499476A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 一种在芯片失效分析过程中去除层次的方法
CN105047557A (zh) * 2015-09-10 2015-11-11 宜特(上海)检测技术有限公司 高阶芯片失效分析物理去层分析方法
CN105206546A (zh) * 2015-09-10 2015-12-30 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093565A (zh) * 2017-04-07 2017-08-25 中国电子产品可靠性与环境试验研究所 倒装芯片封装的集成电路的修改方法
CN109216220B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 半导体器件的缺陷结构定位方法
CN109216220A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件的缺陷结构定位方法
CN107731746A (zh) * 2017-11-16 2018-02-23 长江存储科技有限责任公司 防止钨栓塞腐蚀的半导体特性分析方法
CN107731746B (zh) * 2017-11-16 2020-03-13 长江存储科技有限责任公司 防止钨栓塞腐蚀的半导体特性分析方法
CN108447796A (zh) * 2018-03-14 2018-08-24 中国空间技术研究院 一种半导体芯片结构参数分析方法
CN109148289B (zh) * 2018-08-17 2021-01-26 苏州芯联成软件有限公司 一种超微型芯片嵌样研磨的方法
CN109148289A (zh) * 2018-08-17 2019-01-04 苏州芯联成软件有限公司 一种超微型芯片嵌样研磨的方法
CN112179915A (zh) * 2019-07-04 2021-01-05 深圳长城开发科技股份有限公司 一种用于定位裸片内部损伤点的去除层次方法
CN111556648A (zh) * 2020-06-05 2020-08-18 京东方科技集团股份有限公司 驱动芯片保护膜和显示装置
CN112269045A (zh) * 2020-10-12 2021-01-26 上海华力集成电路制造有限公司 一种用于失效分析的测试结构
CN112269045B (zh) * 2020-10-12 2024-06-07 上海华力集成电路制造有限公司 一种用于失效分析的测试结构
CN113945434A (zh) * 2021-08-09 2022-01-18 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片去层加工方法及系统
CN116337910A (zh) * 2023-03-30 2023-06-27 胜科纳米(苏州)股份有限公司 一种芯片检测及失效分析过程中的剥层方法

Also Published As

Publication number Publication date
CN105699875B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN105699875A (zh) 多层铜互连布线结构的检测方法
US20230187264A1 (en) Methods for bonding semiconductor elements
US20220208650A1 (en) Structures with through-substrate vias and methods for forming the same
Kraft et al. 3D sensor application with open through silicon via technology
CN104465315B (zh) 3d叠层芯片封装器件的芯片分离方法
CN105489512B (zh) 临时半导体结构键合方法和相关的键合半导体结构
CN109406555B (zh) 一种样品去层次方法
Chua et al. Cu–Cu bonding in ambient environment by Ar/N 2 plasma surface activation and its characterization
TW201442168A (zh) 中介層用基板及其製造方法
Suhard et al. Demonstration of a collective hybrid die-to-wafer integration
Gueguen et al. Copper direct bonding for 3D integration
Kuo et al. Reliability tests for a three dimensional chip stacking structure with through silicon via connections and low cost
Hu et al. In-depth parametric study of Ar or N2 plasma activated Cu surfaces for Cu-Cu direct bonding
Inoue et al. Protective layer for collective die to wafer hybrid bonding
Wang et al. Two planar polishing methods by using FIB technique: Toward ultimate top-down delayering for failure analysis
US9728440B2 (en) Non-transparent microelectronic grade glass as a substrate, temporary carrier or wafer
Panigrahi et al. Metal-alloy Cu surface passivation leads to high quality fine-pitch bump-less Cu-Cu bonding for 3D IC and heterogeneous integration applications
TW426983B (en) Method and apparatus for high-performance integrated circuit interconnect fabrication
CN113030674A (zh) 用于失效分析的样品的处理方法及失效分析方法
US7078320B2 (en) Partial wafer bonding and dicing
TWI600797B (zh) 電漿處理設備之內部構件以及其製造方法
Di Cioccio et al. An overview of patterned metal/dielectric surface bonding: Mechanism, alignment and characterization
Panigrahy et al. Diffusion enhanced drive sub 100 C wafer level fine-pitch cu-cu thermocompression bonding for 3D IC integration
Sakai et al. A low temperature Cu-Cu direct bonding method with VUV and HCOOH treatment for 3D integration
Liu et al. Room temperature direct Cu-Cu bonding with ultrafine pitch Cu pads

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant