CN109148289B - 一种超微型芯片嵌样研磨的方法 - Google Patents
一种超微型芯片嵌样研磨的方法 Download PDFInfo
- Publication number
- CN109148289B CN109148289B CN201810939039.8A CN201810939039A CN109148289B CN 109148289 B CN109148289 B CN 109148289B CN 201810939039 A CN201810939039 A CN 201810939039A CN 109148289 B CN109148289 B CN 109148289B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- sample
- chip
- grinding
- embedding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000227 grinding Methods 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 86
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 239000004744 fabric Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011347 resin Substances 0.000 claims description 32
- 229920005989 resin Polymers 0.000 claims description 32
- 238000003825 pressing Methods 0.000 claims description 9
- 239000002023 wood Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 5
- 238000002791 soaking Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 238000004458 analytical method Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
本发明公开了一种超微型芯片嵌样研磨的方法，所述的超微型芯片包括基板以及制备于所述基板上的金属层，所述的金属层包括第一层金属层、第二层金属层、第三层金属层、第四层金属层和第五层金属层，采用研磨嵌样的方法自上而下依次去除所述第五层金属层、第四层金属层、第三层金属层、第二层金属层和第一层金属层的阻挡层。通过上述，本发明的超微型芯片嵌样研磨的方法，对芯片的边缘增强了保护，并增加了与研磨布的接触面积，从而保证了芯片结构在研磨时的完整，并大幅降低了由于上压力不均匀对芯片表面带来的不平整的影响，可以有利于后续样品的分析。
Description
技术领域
本发明涉及芯片的领域，尤其涉及一种超微型芯片嵌样研磨的方法。
背景技术
芯片在生活中的应用已经无所不在，并向着集成化和微型化的趋势发展。超微型芯片主要应用的领域在于物流和供应管理、生产制造和装配、航空行李处理、邮件/快运包裹处理、文档追踪/图书馆管理、动物身份标识、运动计时、门禁控制/电子门票、道路自动收费、一卡通、仓储中塑料托盘等。其优势在于：体积小型化、形状多样化；抗污染能力和耐久性；可重复使用。随着技术的进一步成熟和成本的进一步降低，开始逐步应用到各行各业中。
在对芯片进行去层分析时，由于芯片过小，容易造成芯片在分析时发生边缘破损等状况，现有的技术无法很好的解决超微型芯片在物理研磨时的所存在的问题。
因此，在进行超微型芯片去层中，如何解决芯片边缘破损，芯片研磨后的平整度及如何可以不使用硬力将芯片从树脂内完好的取出，是本领域亟待解决的难题。
发明内容
本发明主要解决的技术问题是提供超微型芯片嵌样研磨的方法，采用冷埋嵌样可避免芯片由于面积过小，在研磨过程中容易发生边缘破碎，造成芯片结构不完整；和研磨时的研磨面由于过小，压力不均匀造成的芯片表面研磨不平整的问题，对芯片的边缘增强了保护，并增加了与研磨布的接触面积，从而保证了芯片结构在研磨时的完整，并大幅降低了由于上压力不均匀对芯片表面带来的不平整的影响，可以有利于后续样品的分析。
为解决上述技术问题，本发明采用的一个技术方案是：提供了一种超微型芯片嵌样研磨的方法，所述的超微型芯片包括基板以及制备于所述基板上的金属层，所述的金属层包括第一层金属层、第二层金属层、第三层金属层、第四层金属层和第五层金属层，采用研磨嵌样的方法自上而下依次去除所述第五层金属层、第四层金属层、第三层金属层、第二层金属层和第一层金属层的阻挡层，包括以下具体步骤：
步骤1、样品冷埋嵌样
a1、将已经去除第五层金属层的超微型芯片的阻挡层向下，平置于冷埋嵌样模具的底部，并用细木棍的顶部轻轻按住，使整个阻挡层面与冷埋嵌样模具的底面完整贴合；
b1、使用可溶性树脂，顺着细木棍向冷埋嵌样模具内注入可溶性树脂，使其填充整个冷埋嵌样模具；
c1、用细木棍按压一段时间，可溶性树脂稍稍固化后，将其放置在一旁使其凝固；
d1、可溶性树脂完全凝固后，将冷埋嵌样模具与可溶性树脂分离，完成嵌样，得到嵌样样品；
e1、将嵌样样品，竖立在显微镜下，观察阻挡层是否平整，若不行，需重新制样；
步骤2、研磨第五层金属层的阻挡层
a2、将嵌样样品，平放在研磨布上；
b2、在研磨布上加入纳米研磨液，将嵌样样品按压在研磨布上，研磨去除第五层金属层的阻挡层至整层的阻挡层完全去除；
步骤3、取出嵌样样品
a3、用有机溶液浸泡嵌样样品，使可溶性树脂融化，将去除第五层金属层的阻挡层的超微型芯片取出；
b3、使用显微镜进行观察分析研磨好的下层金属层；
步骤4、重复对样品进行冷埋嵌样，依次对第四层金属层至第一层金属层的阻挡层进行去除
a4、用冷埋嵌样模具对超微型芯片进行冷埋嵌样，待可溶性树脂凝固后，分离取出；
b4、研磨任一金属层下的阻挡层，直至整层去除；
c4、利用有机溶液将可溶性树脂进行融化，取出样品。
在本发明一个较佳实施例中，所述的超微型芯片采用RFID芯片，面积小于0.5mm2。
在本发明一个较佳实施例中，所述的第一层金属层、第二层金属层、第三层金属层、第四层金属层和第五层金属层的下方均设置有阻挡层，且相邻的两个金属层之间通过钨孔连接达到电路互通。
在本发明一个较佳实施例中，所述的采用氮化钛材料。
在本发明一个较佳实施例中，所述的冷埋嵌样模具采用软硅胶模具。
本发明的有益效果是：本发明的超微型芯片嵌样研磨的方法，采用冷埋嵌样可避免芯片由于面积过小，在研磨过程中容易发生边缘破碎，造成芯片结构不完整；和研磨时的研磨面由于过小，压力不均匀造成的芯片表面研磨不平整的问题，对芯片的边缘增强了保护，并增加了与研磨布的接触面积，从而保证了芯片结构在研磨时的完整，并大幅降低了由于上压力不均匀对芯片表面带来的不平整的影响，可以有利于后续样品的分析。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明超微型芯片嵌样研磨的方法的一较佳实施例的冷埋嵌样示意图；
图2是本发明超微型芯片嵌样研磨的方法的一较佳实施例的对嵌样样品研磨的示意图；
附图中的标记为：1、超微型芯片，2、冷埋嵌样模具，3、细木棍，4、嵌样样品，5、研磨布。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1所示，本发明实施例包括：
一种超微型芯片嵌样研磨的方法，所述的超微型芯片包括基板以及制备于所述基板上的金属层，所述的金属层包括第一层金属层、第二层金属层、第三层金属层、第四层金属层和第五层金属层，采用研磨嵌样的方法自上而下依次去除所述第五层金属层、第四层金属层、第三层金属层、第二层金属层和第一层金属层的阻挡层，包括以下具体步骤：
步骤1、样品冷埋嵌样
a1、将已经去除第五层金属层的超微型芯片1的阻挡层向下，平置于冷埋嵌样模具2的底部，并用细木棍3的顶部轻轻按住，使整个阻挡层面与冷埋嵌样模具2的底面完整贴合；
b1、使用可溶性树脂，顺着细木棍3向冷埋嵌样模具内注入可溶性树脂，使其填充整个冷埋嵌样模具2；
c1、用细木棍按压一段时间，可溶性树脂稍稍固化后，将其放置在一旁使其凝固；
d1、可溶性树脂完全凝固后，将冷埋嵌样模具2与可溶性树脂分离，完成嵌样，得到嵌样样品4；
e1、将嵌样样品4，竖立在显微镜下，观察阻挡层是否平整，若不行，需重新制样；
步骤2、研磨第五层金属层的阻挡层
a2、将嵌样样品4，平放在研磨布5上；
b2、在研磨布5上加入纳米研磨液，将嵌样样品4按压在研磨布5上，研磨去除第五层金属层的阻挡层至整层的阻挡层完全去除；
步骤3、取出嵌样样品
a3、用有机溶液浸泡嵌样样品，使可溶性树脂融化，将去除第五层金属层的阻挡层的超微型芯片取出；
b3、使用显微镜进行观察分析研磨好的下层金属层；
步骤4、重复对样品进行冷埋嵌样，依次对第四层金属层至第一层金属层的阻挡层进行去除
a4、用冷埋嵌样模具对超微型芯片进行冷埋嵌样，待可溶性树脂凝固后，分离取出；
b4、研磨任一金属层下的阻挡层，直至整层去除；
c4、利用有机溶液将可溶性树脂进行融化，取出样品。
上述中，所述的超微型芯片采用RFID芯片，面积小于0.5mm2，本实施例中，超微型芯片的面积仅为0.2mm2。
进一步的，所述的第一层金属层、第二层金属层、第三层金属层、第四层金属层和第五层金属层的下方均设置有阻挡层，且相邻的两个金属层之间通过钨孔连接达到电路互通。其中，所述的采用氮化钛材料。
在嵌样时，阻挡层一定要与冷埋嵌样模具的底面保持完全贴合，注入可溶性树脂时，要缓缓的进行，使溶液完全将超微型芯片进行包裹，凝固后对超微型芯片的边缘起到完整的保护，并增加研磨表面积，使研磨时平坦性更易把控。研磨去除阻挡层后，用有机溶液浸泡嵌样样品，使可溶性树脂融化，在不使用硬力的作用下，完整取出，边缘结构不破碎，阻挡层完整去除，研磨面光滑平整，即为超微型芯片的嵌样在研磨中实际作用的体现。本实施例中，所述的冷埋嵌样模具采用软硅胶模具，以方便取出冷埋样品。
其中，冷埋嵌样的溶液使用可溶性树脂，其具有可将冷埋后的样品在不采取任何硬力的情况下，完整取出样品的优点。
综上所述，本发明的超微型芯片嵌样研磨的方法，采用冷埋嵌样可避免芯片由于面积过小，在研磨过程中容易发生边缘破碎，造成芯片结构不完整；和研磨时的研磨面由于过小，压力不均匀造成的芯片表面研磨不平整的问题，对芯片的边缘增强了保护，并增加了与研磨布的接触面积，从而保证了芯片结构在研磨时的完整，并大幅降低了由于上压力不均匀对芯片表面带来的不平整的影响，可以有利于后续样品的分析。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (4)
1.一种超微型芯片嵌样研磨的方法，其特征在于，所述的超微型芯片包括基板以及制备于所述基板上的金属层，所述的金属层包括第一层金属层、第二层金属层、第三层金属层、第四层金属层和第五层金属层，采用研磨嵌样的方法自上而下依次去除所述第五层金属层、第四层金属层、第三层金属层、第二层金属层和第一层金属层的阻挡层，包括以下具体步骤：
步骤1、样品冷埋嵌样
a1、将已经去除第五层金属层的超微型芯片的阻挡层向下，平置于冷埋嵌样模具的底部，并用细木棍的顶部轻轻按住，使整个阻挡层面与冷埋嵌样模具的底面完整贴合；
b1、使用可溶性树脂，顺着细木棍向冷埋嵌样模具内注入可溶性树脂，使其填充整个冷埋嵌样模具；
c1、用细木棍按压一段时间，可溶性树脂稍稍固化后，将其放置在一旁使其凝固；
d1、可溶性树脂完全凝固后，将冷埋嵌样模具与可溶性树脂分离，完成嵌样，得到嵌样样品；
e1、将嵌样样品，竖立在显微镜下，观察阻挡层是否平整，若不行，需重新制样；
步骤2、研磨第五层金属的阻挡层
a2、将嵌样样品，平放在研磨布上；
b2、在研磨布上加入纳米研磨液，将嵌样样品按压在研磨布上，研磨去除
第五层金属层的阻挡层至整层的阻挡层完全去除；
步骤3、取出嵌样样品
a3、用有机溶液浸泡嵌样样品，使可溶性树脂融化，将去除第五层金属层的阻挡层的超微型芯片取出；
b3、使用显微镜进行观察分析研磨好的下层金属层；
步骤4、重复对样品进行冷埋嵌样，依次对第四层金属层至第一层金属层的阻挡层进行去除
a4、用冷埋嵌样模具对超微型芯片进行冷埋嵌样，待可溶性树脂凝固后，分离取出；
b4、研磨任一层金属层下的阻挡层，直至整层去除；
c4、利用有机溶液将可溶性树脂进行融化，取出样品。
2.根据权利要求1 所述的超微型芯片嵌样研磨的方法，其特征在于，所述的超微型芯片采用RFID 芯片，面积小于0.5mm2。
3.根据权利要求1 所述的超微型芯片嵌样研磨的方法，其特征在于，所述的第一层金属层、第二层金属层、第三层金属层、第四层金属层和第五层金属层的下方均设置有阻挡层，且相邻的两个金属层之间通过钨孔连接达到电路互通。
4.根据权利要求1 所述的超微型芯片嵌样研磨的方法，其特征在于，所述的冷埋嵌样模具采用软硅胶模具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810939039.8A CN109148289B (zh) | 2018-08-17 | 2018-08-17 | 一种超微型芯片嵌样研磨的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810939039.8A CN109148289B (zh) | 2018-08-17 | 2018-08-17 | 一种超微型芯片嵌样研磨的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109148289A CN109148289A (zh) | 2019-01-04 |
| CN109148289B true CN109148289B (zh) | 2021-01-26 |
Family
ID=64790046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810939039.8A Active CN109148289B (zh) | 2018-08-17 | 2018-08-17 | 一种超微型芯片嵌样研磨的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109148289B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203918235U (zh) * | 2014-06-03 | 2014-11-05 | 国民技术股份有限公司 | 一种激光刻蚀装置及系统 |
| CN105699875A (zh) * | 2016-01-15 | 2016-06-22 | 工业和信息化部电子第五研究所 | 多层铜互连布线结构的检测方法 |
| CN108020774A (zh) * | 2017-11-30 | 2018-05-11 | 上海华力微电子有限公司 | 小样品的去层方法及模具 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9589912B1 (en) * | 2015-08-27 | 2017-03-07 | Globalfoundries Inc. | Integrated circuit structure with crack stop and method of forming same |
-
2018
- 2018-08-17 CN CN201810939039.8A patent/CN109148289B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203918235U (zh) * | 2014-06-03 | 2014-11-05 | 国民技术股份有限公司 | 一种激光刻蚀装置及系统 |
| CN105699875A (zh) * | 2016-01-15 | 2016-06-22 | 工业和信息化部电子第五研究所 | 多层铜互连布线结构的检测方法 |
| CN108020774A (zh) * | 2017-11-30 | 2018-05-11 | 上海华力微电子有限公司 | 小样品的去层方法及模具 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109148289A (zh) | 2019-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2382412C2 (ru) | Способ изготовления портативного носителя информации | |
| TW566063B (en) | Method for the manufacture of a printed circuit and planar antenna manufactured with this printed circuit | |
| EP1609117B1 (fr) | Procede de fabrication d'antenne de carte a puce sur un support thermoplastique et carte a puce ainsi obtenue | |
| TWI253724B (en) | Resin sealing apparatus and resin sealing method | |
| TWI835658B (zh) | 多晶片封裝 | |
| TW200822301A (en) | Memory card and manufacturing method of the same | |
| CN1667649A (zh) | 无接触芯片卡制造方法及无接触芯片卡 | |
| CN109148289B (zh) | 一种超微型芯片嵌样研磨的方法 | |
| CN1720541A (zh) | 智能卡及其制造方法 | |
| FR2861201A1 (fr) | Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue. | |
| CN104465575B (zh) | 半导体封装及其制造方法 | |
| WO2015024821A1 (fr) | Dispositif electronique a memoire | |
| CN102928279B (zh) | 金相灌样二次填胶方法 | |
| JP5250868B2 (ja) | チップ収納トレイ | |
| US20190206827A1 (en) | Semiconductor package with externally accessible wirebonds | |
| EP1966744B1 (fr) | Procede de fabrication d une carte a microcircuit | |
| CN100532060C (zh) | 制造微型存储卡的方法及模具装置 | |
| CN106104584B (zh) | 增强的ic卡 | |
| TW417068B (en) | Method for producing a chip object | |
| CN204375733U (zh) | 一种双引线框架 | |
| CN107710393A (zh) | 树脂密封装置和树脂密封方法、电子零件的制造方法、以及引线框架 | |
| WO2015074957A1 (fr) | Procede de fabrication de dispositifs electroniques | |
| KR101360845B1 (ko) | 지문인식 예비 홈키 제조 방법 | |
| JPH0290632A (ja) | 半導体装置の樹脂封止装置 | |
| TW475246B (en) | Method for making a plastic object, in particular a multimedia card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |