CN204375733U - 一种双引线框架 - Google Patents

一种双引线框架 Download PDF

Info

Publication number
CN204375733U
CN204375733U CN201420838377.XU CN201420838377U CN204375733U CN 204375733 U CN204375733 U CN 204375733U CN 201420838377 U CN201420838377 U CN 201420838377U CN 204375733 U CN204375733 U CN 204375733U
Authority
CN
China
Prior art keywords
external pin
lead frame
lead
housing
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420838377.XU
Other languages
English (en)
Inventor
曹周
敖利波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201420838377.XU priority Critical patent/CN204375733U/zh
Application granted granted Critical
Publication of CN204375733U publication Critical patent/CN204375733U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种双引线框架，包括第一引线框架和第二引线框架，所述第一引线框架包括第一芯片座、多个第一外部引脚和第一外框，所述第一外部引脚的外端与所述第一外框连接，其内端与所述第一芯片座连接，所述第二引线框架包括第二芯片座、多个第二外部引脚和第二外框，所述第二外部引脚的外端与所述第二外框连接，其内端与所述第二芯片座连接，所述第二外部引脚折弯成槽型，所述第二引线框架和所述第一引线框架相互叠合时，所述第二外部引脚的底部与所述第一引线框架下表面处于同一水平面上。

Description

一种双引线框架
技术领域
本实用新型涉及半导体装置的封装装置领域，尤其涉及一种双引线框架。
背景技术
引线框架是半导体器件封装的基础材料，其作为集成电路的芯片载体，通过借助键合材料(金丝、铝丝、铜丝)来实现芯片内部电路引出端与外部引脚的电气连接；引线框架是形成电气回路的关键结构件，起到和外部导线连接的桥梁作用，同时也兼顾散热和机械支撑等功能。
随着封装技术的不断进步，目前出现了采用双引线框架上下叠合来进行半导体器件封装的技术，存在如下问题，1、如果上引线框架的外部引脚折弯深度过大，在进行半导体器件注塑模具合模的过程中，模具对上下引线框架进行压紧，其上引线框架的芯片座和外部引脚连接处会隆起，使得芯片与所述上引线框架之间的结合材脱裂，同时使得下引线框架的芯片座的外端变形，造成芯片和下引线框架的下表面溢胶；2、如果上引线框架的外部引脚折弯深度过小，在进行半导体器件注塑模具合模的过程中，模具对上下引线框架进行压紧，其上引线框架的外部引脚底面内段会隆起发生形变，造成下引线框架的下表面溢胶。
实用新型内容
本实用新型的目的在于提出一双引线框架，以防止出现半导体器件分层和注塑溢胶的问题。
为达此目的，本实用新型采用以下技术方案：
一种双引线框架，包括第一引线框架和第二引线框架，
所述第一引线框架包括第一芯片座、多个第一外部引脚和第一外框，所述第一外部引脚的外端与所述第一外框连接，其内端与所述第一芯片座连接，
所述第二引线框架包括第二芯片座、多个第二外部引脚和第二外框，所述第二外部引脚的外端与所述第二外框连接，其内端与所述第二芯片座连接，
所述第二外部引脚折弯成槽型，所述第二引线框架和所述第一引线框架相互叠合时，所述第二外部引脚的底部与所述第一引线框架下表面处于同一水平面上。
进一步地，所述第一外框与所述第二外框的外形尺寸一致，所述第二引线框架和所述第一引线框架相互叠合时，所述第一外框的上表面与所述第二外框的下表面相接触。
进一步地，所述第二外部引脚和所述第一外部引脚交错设置。
进一步地，所述第一引线框架上左边的所述第一外部引脚之间设置有第一空缺，其右边的所述第一外部引脚处设置有第二空缺，所述第二引线框架上左边的所述第二外部引脚放置在所述第一空缺处，其右边的所述第二外部引脚放置在所述第二空缺处。
进一步地，所述第二引线框架和所述第一引线框架相互叠合时，位于左边和右边的外部引脚的数量和尺寸相一致。
进一步地，所述第二芯片座上设置有若干孔，所述孔位于所述第一芯片座的上方。
本实用新型提供的一种双引线框架，通过控制第二引线框架中第二外部引脚的折弯形状和折弯深度，使得所述第二外部引脚的底部与所述第一引线框架下表面处于同一水平面上，在注塑合模过程中，所述第一引线框架和所述第二引线框架不产生形变，不会出现半导体器件分层和注塑溢胶的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的一种双引线框架的俯视结构示意图；
图2是图1中A-A的剖视图；
图3是本实用新型实施例提供的第一引线框架的俯视结构示意图；
图4是图3中B-B的剖视图；
图5是本实用新型实施例提供的第二引线框架的俯视结构示意图；
图6是图5中C-C的剖视图。
其中：
10、第一引线框架    11、第一芯片座      12、第一外部引脚
13、第一外框        14、第一空缺        15、第二空缺
20、第二引线框架    21、第二芯片座      22、第二外部引脚
23、第二外框        24、孔
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，以下将参照本实用新型实施例中的附图，通过实施方式清楚、完整地描述本实用新型的技术方案，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
图1是本实用新型实施例提供的一种双引线框架的俯视结构示意图；
图2是图1中A-A的剖视图；
参考图1和图2，一种双引线框架包括第一引线框架10和第二引线框架20，
所述第一引线框架10包括第一芯片座11、多个第一外部引脚12和第一外框13，所述第一外部引脚12的外端与所述第一外框13连接，其内端与所述第一芯片座11连接，
所述第二引线框架20包括第二芯片座21、多个第二外部引脚22和第二外框23，所述第二外部引脚22的外端与所述第二外框23连接，其内端与所述第二芯片座21连接，
所述第二外部引脚22折弯成槽型，所述第二引线框架20和所述第一引线框架10相互叠合时，所述第二外部引脚22的底部与所述第一引线框架10下表面处于同一水平面上。
本实用新型实施例所述的一种双引线框架，通过控制第二引线框架20中第二外部引脚22的折弯形状和折弯深度，使得所述第二外部引脚22的底部与所述第一引线框架10下表面处于同一水平面上，在注塑合模过程中，所述第一引线框架10和所述第二引线框架20不产生形变，不会出现半导体器件分层和注塑溢胶的问题。
其中，所述第一外框13与所述第二外框23的外形尺寸一致，所述第二引线框架10和所述第一引线框架20相互叠合时，所述第一外框13的上表面与所述第二外框23的下表面相接触。
其中，所述第二外部引脚22和所述第一外部引脚12交错设置。
图3是本实用新型实施例提供的第一引线框架的俯视结构示意图；
图4是图3中B-B的剖视图；
图5是本实用新型实施例提供的第二引线框架的俯视结构示意图；
图6是图5中C-C的剖视图。
参考图3至图4，所述第一引线框架10包括第一芯片座11、多个第一外部引脚12、多个第一内部引脚(图中未显示)和第一外框13，多个第一外部引脚是为了与芯片对应连接，实际使用时可按需要增加或者减少，所述第一外部引脚12的外端与所述第一外框13连接，其内端与所述第一芯片座11连接，
所述第一芯片座11左侧的第一外部引脚为1201、1202和1203，所述第一芯片座11右侧的第一外部引脚为1204，所述第一外部引脚1201和1202之间设置有第一空缺14，所述第一外部引脚1204下方设置有第二空缺15，
参考图5至图6，所述第二引线框架20包括第二芯片座21、多个第二外部引脚22多个第二内部引脚(图中未显示)和第二外框23，多个第二外部引脚是为了与芯片对应连接，实际使用时可按需要增加或者减少，所述第二外部引脚22的外端与所述第二外框23连接，其内端与所述第二芯片座21连接，
所述第二芯片座21左侧的第二外部引脚为2201，所述第二芯片座21右侧的第二外部引脚为2202、2203和2204，
其中，所述第二引线框架21上左边的所述第二外部引脚2201放置在所述第一空缺14处，其右边的所述第二外部引脚2202、2203和2204放置在所述第二空缺处15。
其中，所述第二引线框架20和所述第一引线框架10相互叠合时，位于左边和右边的外部引脚的数量和尺寸相一致，其左边的外部引脚由上至下为第一外部引脚1201、第二外部引脚2201、第一外部引脚1202和第一外部引脚1203，其右边的外部引脚由上至下为第一外部引脚1204、第二外部引脚2202、第二外部引脚2203和第二外部引脚2204。
其中，所述第二芯片座21上设置有若干孔24，所述孔24位于所述第一芯片座11的上方，多个孔用于吸附粘接材料，使所述第二引线框架20与芯片的顶部接触区之间稳定连接。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (6)

1.一种双引线框架，包括第一引线框架和第二引线框架，其特征在于，
所述第一引线框架包括第一芯片座、多个第一外部引脚和第一外框，所述第一外部引脚的外端与所述第一外框连接，其内端与所述第一芯片座连接，
所述第二引线框架包括第二芯片座、多个第二外部引脚和第二外框，所述第二外部引脚的外端与所述第二外框连接，其内端与所述第二芯片座连接，
所述第二外部引脚折弯成槽型，所述第二引线框架和所述第一引线框架相互叠合时，所述第二外部引脚的底部与所述第一引线框架下表面处于同一水平面上。
2.根据权利要求1所述的一种双引线框架，其特征在于，所述第一外框与所述第二外框的外形尺寸一致，所述第二引线框架和所述第一引线框架相互叠合时，所述第一外框的上表面与所述第二外框的下表面相接触。
3.根据权利要求1所述的一种双引线框架，其特征在于，所述第二外部引脚和所述第一外部引脚交错设置。
4.根据权利要求3所述的一种双引线框架，其特征在于，所述第一引线框架上左边的所述第一外部引脚之间设置有第一空缺，其右边的所述第一外部引脚处设置有第二空缺，所述第二引线框架上左边的所述第二外部引脚放置在所述第一空缺处，其右边的所述第二外部引脚放置在所述第二空缺处。
5.根据权利要求4所述的一种双引线框架，其特征在于，所述第二引线框架和所述第一引线框架相互叠合时，位于左边和右边的外部引脚的数量和尺寸相一致。
6.根据权利要求1所述的一种双引线框架，其特征在于，所述第二芯片座上设置有若干孔，所述孔位于所述第一芯片座的上方。
CN201420838377.XU 2014-12-25 2014-12-25 一种双引线框架 Active CN204375733U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420838377.XU CN204375733U (zh) 2014-12-25 2014-12-25 一种双引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420838377.XU CN204375733U (zh) 2014-12-25 2014-12-25 一种双引线框架

Publications (1)

Publication Number Publication Date
CN204375733U true CN204375733U (zh) 2015-06-03

Family

ID=53331928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420838377.XU Active CN204375733U (zh) 2014-12-25 2014-12-25 一种双引线框架

Country Status (1)

Country Link
CN (1) CN204375733U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600050A (zh) * 2014-12-31 2015-05-06 杰群电子科技（东莞）有限公司 一种导线架及其芯片封装体
CN105655317A (zh) * 2015-12-24 2016-06-08 合肥祖安投资合伙企业(有限合伙) 一种双框架封装结构及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600050A (zh) * 2014-12-31 2015-05-06 杰群电子科技（东莞）有限公司 一种导线架及其芯片封装体
CN104600050B (zh) * 2014-12-31 2018-07-27 杰群电子科技（东莞）有限公司 一种导线架及其芯片封装体
CN105655317A (zh) * 2015-12-24 2016-06-08 合肥祖安投资合伙企业(有限合伙) 一种双框架封装结构及制造方法

Similar Documents

Publication Publication Date Title
CN204155931U (zh) 一种超小超薄高光效侧射型高亮白光多晶led元件
CN103531551A (zh) 一种半导体封装结构及其成型方法
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN204375733U (zh) 一种双引线框架
CN204966534U (zh) 一种大功率led支架
CN209150142U (zh) 一种压模式led结构
CN207558821U (zh) 一种具有溢流通道和溢流槽的led支架
CN203871320U (zh) Ac-dc电源电路的封装结构
CN203733783U (zh) 一种引线框架
CN208938961U (zh) 高分子材料Molding成型陶瓷支架
CN105070813A (zh) 一种大功率led支架及其封装方法
CN204155954U (zh) 一种超小超薄高光效侧射型高亮白光led元件
CN201829490U (zh) 芯片区打孔集成电路引线框架
CN104810462A (zh) 一种中大功率led驱动芯片的esop8引线框架
CN205428910U (zh) 一种半导体贴片式分立器件用引线框架
CN104617002A (zh) 一种半导体封装方法及结构
CN103985693A (zh) 无刷直流电机集成驱动电路的封装结构及其封装方法
CN203536411U (zh) 一种半导体封装结构
CN208938954U (zh) 一种无基岛框架封装结构
CN201523005U (zh) 一种双排引脚的四面扁平无引脚封装件
CN206098385U (zh) Ic器件用半导体的引线框架
CN204596842U (zh) 一种中大功率led驱动芯片的esop8引线框架
CN203871321U (zh) 无刷直流电机集成驱动电路的封装结构
CN204271072U (zh) 引线框架封装结构
CN201838574U (zh) 一种dip封装芯片引线框及其封装模具

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant