CN104600050A - 一种导线架及其芯片封装体 - Google Patents

一种导线架及其芯片封装体 Download PDF

Info

Publication number
CN104600050A
CN104600050A CN201410856216.8A CN201410856216A CN104600050A CN 104600050 A CN104600050 A CN 104600050A CN 201410856216 A CN201410856216 A CN 201410856216A CN 104600050 A CN104600050 A CN 104600050A
Authority
CN
China
Prior art keywords
external pin
chip
lead frame
chip carrier
bridge framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410856216.8A
Other languages
English (en)
Other versions
CN104600050B (zh
Inventor
徐振杰
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201410856216.8A priority Critical patent/CN104600050B/zh
Publication of CN104600050A publication Critical patent/CN104600050A/zh
Application granted granted Critical
Publication of CN104600050B publication Critical patent/CN104600050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种导线架及其芯片封装体，导线架包括第一导线架和桥框架，所述第一导线架包括第一芯片座、多个第一外部引脚和第一外框，所述第一外部引脚的外端与所述第一外框连接，其内端与所述第一芯片座连接，所述桥框架包括第二芯片座、多个第二外部引脚和第二外框，所述第二外部引脚的外端与所述第二外框连接，其内端与所述第二芯片座连接，所述第二外部引脚折弯成槽型，所述第二外框的高度高于所述第二外部引脚的高度，低于所述第二芯片座的高度，所述桥框架叠合到所述第一导线架的上方时，所述第二外部引脚的底部与所述第一导线架下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间。

Description

一种导线架及其芯片封装体
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种导线架及其芯片封装体
背景技术
半导体器件封装方法是将有晶片切割而成的芯片配置于导线架上并使芯片电性连接至导线架，然后，在通过封装胶体包覆芯片，防止芯片收到外界恶劣环境的损害，并提供芯片与外部电路之间电性连接的媒介。
目前的封装方法是将芯片通过结合材粘接在导线架的芯片座上，然后通过焊接金线，将芯片和引脚进行电性连接，由于焊线的存在，其封装面积大，封装体积大，封装工艺复杂。
发明内容
本发明的目的在于提出一种导线架及其芯片封装体，能够减小封装面积、减小封装体积。简化封装工艺。
为达此目的，本发明采用以下技术方案：
第一方面，一种导线架，包括第一导线架和桥框架，
所述第一导线架包括第一芯片座、多个第一外部引脚和第一外框，所述第一外部引脚的外端与所述第一外框连接，其内端与所述第一芯片座连接，
所述桥框架包括第二芯片座、多个第二外部引脚和第二外框，所述第二外部引脚的外端与所述第二外框连接，其内端与所述第二芯片座连接，所述第二外部引脚折弯成槽型，所述第二外框的高度高于所述第二外部引脚的高度，低于所述第二芯片座的高度，
所述桥框架叠合到所述第一导线架的上方时，所述第二外部引脚的底部与所述第一导线架下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间。
进一步地，所述第一外框与所述第二外框的外形尺寸一致，所述桥框架和所述第一导线架相互叠合时，所述第一外框的上表面与所述第二外框的下表面相接触。
进一步地，所述第二外部引脚和所述第一外部引脚交错设置。
进一步地，相邻的所述第一外部引脚之间设置有空缺，所述第二外部引脚放置于所述空缺处。
进一步地，所述桥框架和所述第一导线架相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
第二方面，一种芯片封装体，包括：
第一导线架，所述第一导线架包括第一芯片座、多个第一外部引脚，所述第一外部引脚的内端与所述第一芯片座连接；
桥框架，所述桥框架叠合到所述第一导线架上，所述桥框架包括第二芯片座、多个第二外部引脚，所述第二外部引脚的内端与所述第二芯片座连接，所述第二外部引脚折弯成槽型，所述第二外部引脚的底部与所述第一导线架下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间；
倒装芯片，所述倒装芯片的作用面焊接在所述第一芯片座的上表面，其非作用面粘接在所述第二芯片座的下表面；
封装胶体，包覆所述倒装芯片和桥框架。
进一步地，所述第二外部引脚和所述第一外部引脚交错设置。
进一步地，相邻的所述第一外部引脚之间设置有空缺，所述第二外部引脚放置于所述空缺处。
进一步地，所述桥框架和所述第一导线架相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
进一步地，所述桥框架的上表面包覆于所述封装胶体内或者所述桥框架的上表面外漏于所述封装胶体外。
本发明提供的一种导线架及其芯片封装体，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种导线架的结构示意图；
图2是图1中A-A的剖视结构示意图；
图3是本发明实施例一提供的第一导线架的结构示意图；
图4是本发明实施例一提供的桥框架的结构示意图；
图5是本发明实施例二提供的一种芯片封装体的主视结构示意图；
图6是本发明实施例二提供的一种芯片封装体的有视结构示意图；
图7是本发明实施例二提供的一种芯片封装体的后视结构示意图；
图8是本发明实施例二提供的一种芯片封装体的纵剖结构示意图；
图9是本发明实施例三提供的一种芯片封装体的主视结构示意图；
图10是本发明实施例三提供的一种芯片封装体的有视结构示意图；
图11是本发明实施例三提供的一种芯片封装体的后视结构示意图；
图12是本发明实施例三提供的一种芯片封装体的纵剖结构示意图；
图13是本发明实施例四提供的一种导线架的结构示意图；
图14是图1中B-B的剖视结构示意图；
图15是本发明实施例四提供的第一导线架的结构示意图；
图16是本发明实施例四提供的桥框架的结构示意图；
图17是本发明实施例五提供的一种芯片封装体的主视结构示意图；
图18是本发明实施例五提供的一种芯片封装体的有视结构示意图；
图19是本发明实施例五提供的一种芯片封装体的后视结构示意图；
图20是本发明实施例五提供的一种芯片封装体的纵剖结构示意图；
图21是本发明实施例六提供的一种芯片封装体的主视结构示意图；
图22是本发明实施例六提供的一种芯片封装体的有视结构示意图；
图23是本发明实施例六提供的一种芯片封装体的后视结构示意图；
图24是本发明实施例六提供的一种芯片封装体的纵剖结构示意图。
其中：
10、第一导线架   11、第一芯片座   12、第一外部引脚
13、第一外框     14、空缺
20、桥框架       21、第二芯片座   22、第二外部引脚
23、第二外框
30、空间         40、倒装芯片     50、封装胶体
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
参考图1至图4，本发明实施例一提供的一种导线架，包括第一导线架10和桥框架20，
所述第一导线架10包括第一芯片座11、多个第一外部引脚12和第一外框13，所述第一外部引脚12的外端与所述第一外框13连接，其内端与所述第一芯片座11连接，所述第一芯片座11上、下、左、右均设置有第一外部引脚12，按照顺序依次为1201、1202、1203、1204，所述第一外部引脚1203和1202之间设置有空缺14，
所述桥框架20包括第二芯片座21、多个第二外部引脚22和第二外框23，所述第二外部引脚22的外端与所述第二外框23连接，其内端与所述第二芯片座21连接，所述第二外部引脚22折弯成槽型，所述第二外框23的高度高于所述第二外部引脚22的高度，低于所述第二芯片座21的高度，
所述桥框架20叠合到所述第一导线架10的上方时，所述第二外部引脚22放置在所述空缺14中，所述第二外部引脚22的底部与所述第一导线架10下表面处于同一水平面上，所述第一芯片座11和所述第二芯片座21之间设置有粘接芯片的空间30。
本发明提供的一种导线架，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低。
其中，所述第一外框13与所述第二外框23的外形尺寸一致，所述桥框架20和所述第一导线架10相互叠合时，所述第一外框13的上表面与所述第二外框23的下表面相接触。
其中，所述桥框架20和所述第一导线架10相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
实施例二：
本实施例提供的一种芯片封装体由实施例一提供的一种导线架来实现封装。
参考图5至图8，本发明实施例二提供的一种芯片封装体，包括：
第一导线架10，所述第一导线架10包括第一芯片座11、多个第一外部引脚12，所述第一外部引脚12的内端与所述第一芯片座11连接，所述第一芯片座11上、下、左、右均设置有第一外部引脚12，按照顺序依次为1201、1202、1203、1204组成，所述第一外部引脚1203和1202之间设置有空缺14；
桥框架20，所述桥框架20叠合到所述第一导线架10上，所述桥框架20包括第二芯片座21、多个第二外部引脚22，所述第二外部引脚22的内端与所述第二芯片座21连接，所述第二外部引脚22折弯成槽型，所述桥框架20叠合到所述第一导线架10的上方时，所述第二外部引脚22放置在所述空缺14中，所述第二外部引脚22的底部与所述第一导线架10下表面处于同一水平面上，所述第一芯片座11和所述第二芯片座21之间设置有粘接芯片的空间30；
倒装芯片40，所述倒装芯片40的作用面焊接在所述第一芯片座11的上表面，其非作用面粘接在所述第二芯片座21的下表面；
封装胶体50，包覆所述倒装芯片40和桥框架20，所述第二外部引脚22和所述第一芯片座11外漏于所述封装胶体50外，
其中，所述桥框架20的上表面包覆于所述封装胶体50内。
本发明提供的一种芯片封装体，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低。
其中，所述桥框架20和所述第一导线架10相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致，其右边和右边都设置有两个外部引脚，上边和下边都设置有四个外部引脚，上边的四个外部引脚为第一导线架10的，下边的四个外部引脚，其中一个为第一导线架10的，三个为桥框架20的。
实施例三：
本实施例提供的一种芯片封装体由实施例一提供的一种导线架来实现封装。
参考图9至图12，本发明实施例三提供的一种芯片封装体，与实施例二提供的芯片封装体的主要区别在于：所述桥框架20的上表面外漏于所述封装胶体50外，该区别进一步提高芯片封装体的散热性。其他结构与实施例二的结构相同。
实施例四：
参考图13至图16，本发明实施例一提供的一种导线架，包括第一导线架10和桥框架20，
所述第一导线架10包括第一芯片座11、多个第一外部引脚12和第一外框13，所述第一外部引脚12的外端与所述第一外框13连接，其内端与所述第一芯片座11连接，所述第一芯片座11下、左、右均设置有第一外部引脚12，按照顺序依次为1202、1203、1204，所述第一外部引脚1203和1202之间设置有空缺1401，所述第一外部引脚1203和1204之间设置有空缺1402，
所述桥框架20包括第二芯片座21、多个第二外部引脚22和第二外框23，所述第二外部引脚22的外端与所述第二外框23连接，其内端与所述第二芯片座21连接，所述第二芯片座21上、下均设置有第二外部引脚22，按照顺序依次为2201、2202，所述第二外部引脚22折弯成槽型，所述第二外框23的高度高于所述第二外部引脚22的高度，低于所述第二芯片座21的高度，
所述桥框架20叠合到所述第一导线架10的上方时，所述第二外部引脚2201放置在所述空缺1402中，所述第二外部引脚2202放置在所述空缺1401中，所述第二外部引脚22的底部与所述第一导线架10下表面处于同一水平面上，所述第一芯片座11和所述第二芯片座21之间设置有粘接芯片的空间30。
本发明提供的一种导线架，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低。
其中，所述第一外框13与所述第二外框23的外形尺寸一致，所述桥框架20和所述第一导线架10相互叠合时，所述第一外框13的上表面与所述第二外框23的下表面相接触。
其中，所述桥框架20和所述第一导线架10相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
实施例五：
本实施例提供的一种芯片封装体由实施例四提供的一种导线架来实现封装。
参考图17至图20，本发明实施例二提供的一种芯片封装体，包括：
第一导线架10，所述第一导线架10包括第一芯片座11、多个第一外部引脚12，所述第一外部引脚12的内端与所述第一芯片座11连接，所述第一芯片座11下、左、右均设置有第一外部引脚12，按照顺序依次为1202、1203、1204，所述第一外部引脚1203和1202之间设置有空缺1401，所述第一外部引脚1203和1204之间设置有空缺1402；
桥框架20，所述桥框架20叠合到所述第一导线架10上，所述桥框架20包括第二芯片座21、多个第二外部引脚22，所述第二外部引脚22的内端与所述第二芯片座21连接，所述第二芯片座21上、下均设置有第二外部引脚22，按照顺序依次为2201、2202，所述第二外部引脚22折弯成槽型，所述桥框架20叠合到所述第一导线架10的上方时，所述第二外部引脚2201放置在所述空缺1402中，所述第二外部引脚2202放置在所述空缺1401中，所述第二外部引脚22的底部与所述第一导线架10下表面处于同一水平面上，所述第一芯片座11和所述第二芯片座21之间设置有粘接芯片的空间30；
倒装芯片40，所述倒装芯片40的作用面焊接在所述第一芯片座11的上表面，其非作用面粘接在所述第二芯片座21的下表面；
封装胶体50，包覆所述倒装芯片40和桥框架20，所述第二外部引脚22和所述第一芯片座11外漏于所述封装胶体50外，
其中，所述桥框架20的上表面包覆于所述封装胶体50内。
本发明提供的一种芯片封装体，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低。
其中，所述桥框架20和所述第一导线架10相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致，其右边和右边都设置有两个外部引脚，上边和下边都设置有四个外部引脚，上边的四个外部引脚为桥框架20的，下边的四个外部引脚，其中一个为第一导线架10的，三个为桥框架20的。
实施例六：
本实施例提供的一种芯片封装体由实施例四提供的一种导线架来实现封装。
参考图21至图24，本发明实施例六提供的一种芯片封装体，与实施例五提供的芯片封装体的主要区别在于：所述桥框架20的上表面外漏于所述封装胶体50外，该区别进一步提高芯片封装体的散热性。其他结构与实施例五的结构相同。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种导线架，包括第一导线架和桥框架，其特征在于，
所述第一导线架包括第一芯片座、多个第一外部引脚和第一外框，所述第一外部引脚的外端与所述第一外框连接，其内端与所述第一芯片座连接，
所述桥框架包括第二芯片座、多个第二外部引脚和第二外框，所述第二外部引脚的外端与所述第二外框连接，其内端与所述第二芯片座连接，所述第二外部引脚折弯成槽型，所述第二外框的高度高于所述第二外部引脚的高度，低于所述第二芯片座的高度，
所述桥框架叠合到所述第一导线架的上方时，所述第二外部引脚的底部与所述第一导线架下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间。
2.根据权利要求1所述的一种双导线架，其特征在于，所述第一外框与所述第二外框的外形尺寸一致，所述桥框架和所述第一导线架相互叠合时，所述第一外框的上表面与所述第二外框的下表面相接触。
3.根据权利要求1所述的一种双引线框架，其特征在于，所述第二外部引脚和所述第一外部引脚交错设置。
4.根据权利要求3所述的一种双导线架，其特征在于，相邻的所述第一外部引脚之间设置有空缺，所述第二外部引脚放置于所述空缺处。
5.根据权利要求4所述的一种双导线架，其特征在于，所述桥框架和所述第一导线架相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
6.一种芯片封装体，其特征在于，包括：
第一导线架，所述第一导线架包括第一芯片座、多个第一外部引脚，所述第一外部引脚的内端与所述第一芯片座连接；
桥框架，所述桥框架叠合到所述第一导线架上，所述桥框架包括第二芯片座、多个第二外部引脚，所述第二外部引脚的内端与所述第二芯片座连接，所述第二外部引脚折弯成槽型，所述第二外部引脚的底部与所述第一导线架下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间；
倒装芯片，所述倒装芯片的作用面焊接在所述第一芯片座的上表面，其非作用面粘接在所述第二芯片座的下表面；
封装胶体，包覆所述倒装芯片和桥框架。
7.根据权利要求6所述的芯片封装体，其特征在于，所述第二外部引脚和所述第一外部引脚交错设置。
8.根据权利要求7所述的芯片封装体，其特征在于，相邻的所述第一外部引脚之间设置有空缺，所述第二外部引脚放置于所述空缺处。
9.根据权利要求8所述的芯片封装体，其特征在于，所述桥框架和所述第一导线架相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
10.根据权利要求6所述的芯片封装体，其特征在于，所述桥框架的上表面包覆于所述封装胶体内或者所述桥框架的上表面外漏于所述封装胶体外。
CN201410856216.8A 2014-12-31 2014-12-31 一种导线架及其芯片封装体 Active CN104600050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410856216.8A CN104600050B (zh) 2014-12-31 2014-12-31 一种导线架及其芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410856216.8A CN104600050B (zh) 2014-12-31 2014-12-31 一种导线架及其芯片封装体

Publications (2)

Publication Number Publication Date
CN104600050A true CN104600050A (zh) 2015-05-06
CN104600050B CN104600050B (zh) 2018-07-27

Family

ID=53125726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410856216.8A Active CN104600050B (zh) 2014-12-31 2014-12-31 一种导线架及其芯片封装体

Country Status (1)

Country Link
CN (1) CN104600050B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
WO2003036717A1 (en) * 2001-10-22 2003-05-01 Fairchild Semiconductor Corporation Thin thermally enhanced flip chip in a leaded molded package
US20080044946A1 (en) * 2005-11-18 2008-02-21 Cruz Erwin Victor R Semiconductor die package using leadframe and clip and method of manufacturing
CN204375733U (zh) * 2014-12-25 2015-06-03 杰群电子科技（东莞）有限公司 一种双引线框架

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
WO2003036717A1 (en) * 2001-10-22 2003-05-01 Fairchild Semiconductor Corporation Thin thermally enhanced flip chip in a leaded molded package
US20080044946A1 (en) * 2005-11-18 2008-02-21 Cruz Erwin Victor R Semiconductor die package using leadframe and clip and method of manufacturing
CN204375733U (zh) * 2014-12-25 2015-06-03 杰群电子科技（东莞）有限公司 一种双引线框架

Also Published As

Publication number Publication date
CN104600050B (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
TW201614747A (en) Wire bond sensor package and method
WO2017180444A3 (en) Microelectronic packages having stacked die and wire bond interconnects
CN107301956B (zh) 晶片封装制程
CN205194695U (zh) 器件和集成电路封装体
CN104241220A (zh) 一种超小尺寸无塑封装
TWI587411B (zh) 具有可路由電路之積體電路封裝系統及其製造方法
CN103295989B (zh) 倒装芯片封装
CN104701286B (zh) 具有内部多边形焊盘的封装半导体器件
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN103337486B (zh) 半导体封装构造及其制造方法
CN107799476B (zh) 具有挡止件的封装基板及感测器封装结构
CN203774319U (zh) 堆叠式封装结构
CN104600050A (zh) 一种导线架及其芯片封装体
US8907464B2 (en) Helix substrate and three-dimensional package with same
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
CN104966708A (zh) 半导体封装结构
CN104600049A (zh) 导线架及其芯片封装体
CN103137593A (zh) 用于集成电路封装的引线框及相应的封装器件
CN104299955B (zh) 一种方形扁平无引脚封装
TWI636544B (zh) 預塗敷底部填充物所包覆晶片上對準標記的可視化
CN204257635U (zh) 一种用于识别焊垫的器件结构
CN103441107A (zh) 半导体封装件及其制造方法
CN206098385U (zh) Ic器件用半导体的引线框架
KR102449900B1 (ko) 반도체 패키지 및 그 제조 방법
CN204303801U (zh) 双面bump芯片包封后重布线的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant