TWI587411B - 具有可路由電路之積體電路封裝系統及其製造方法 - Google Patents

具有可路由電路之積體電路封裝系統及其製造方法 Download PDF

Info

Publication number
TWI587411B
TWI587411B TW102109166A TW102109166A TWI587411B TW I587411 B TWI587411 B TW I587411B TW 102109166 A TW102109166 A TW 102109166A TW 102109166 A TW102109166 A TW 102109166A TW I587411 B TWI587411 B TW I587411B
Authority
TW
Taiwan
Prior art keywords
lead frame
pad
electrical terminals
integrated circuit
die
Prior art date
Application number
TW102109166A
Other languages
English (en)
Other versions
TW201349365A (zh
Inventor
杜拜泰
阿內 史諾紗 崔斯玻特
蔡佩燕
Original Assignee
星科金朋有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 星科金朋有限公司 filed Critical 星科金朋有限公司
Publication of TW201349365A publication Critical patent/TW201349365A/zh
Application granted granted Critical
Publication of TWI587411B publication Critical patent/TWI587411B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

具有可路由電路之積體電路封裝系統及其製造方法
本發明整體而言係關於積體電路封裝系統，且更具體而言係關於用於提供具有可靠互連結構之多列引線框(lead frame)封裝件至印刷電路板的系統。
在電子封裝工業中，耦合至下一級系統之封裝件總是存在失效之風險。封裝件接點至印刷電路板接點之連接一直存在問題。封裝件可靠度可藉由用以將封裝件撕離印刷電路板所需的力量來測量。
在現有的可路由引線框封裝件中，焊球墊高度係比跡線(trace)保護材料更加地突出。偏移或不對準的焊球、焊球跨接及焊球掉落係在焊球附著程序中所會遭遇到的少數幾個問題。這些問題會增加製造成本且降低板級可靠度(board level reliability；BLR)。
再者，即使藉由針腳轉移法之助熔劑施加亦難以控制，因為在焊球墊區域中之焊料材料在處理之後係會由於焊球墊之小丘形狀而傾向於流出該焊球墊。也已 發現焊球共平面性通常係規格的上限，這限制了成品封裝件之製造良率。
由於業界對於降低成本及增進產品可靠度一直存在有持續的壓力，因此這些問題目前係藉由對於不合格的材料進進行額外檢查及重工來予以管理。雖然額外的檢查及重工會改善終端產品的可靠度，但額外成本可能會過高。
因此，對於可以解決成本及可靠度問題之具有可路由引線框的積體電路封裝系統便仍存在需求。有鑑於降低成本及增進產品可靠度之商業要求，因此找出這些問題之解決方案便極為重要。有鑑於在市場上持續增加的商業競爭壓力，以及消費者高度成長的期待與減少重大產品差異，因此找出這些問題之解決方案係至為重要。此外，降低成本之需要、增進效率及性能以及符合競爭壓力會對於找出這些問題之解決方案增加更大的急迫性。
長久以來便在尋找這些問題之解決方案，但先前發展並未教示或建議任何解決方案，因此這些問題之解決方案係熟習此項技術者長久以來無法解決的問題。
本發明之實施例提供一種積體電路封裝系統及其製造方法，其包括：電端子；圍繞該等電端子且經形成具有凹入墊容積之電路保護材料；位在該電路保護材料之頂部表面上的可路由電路；及電性連接至該等電端子之積體電路晶粒。
本發明之某些實施例係具有除了上述以外或取代上述之其他步驟或元件。此等步驟或元件係熟習此項技術者可從閱讀以下實施方式並參考附圖來獲得瞭解。
100‧‧‧積體電路封裝系統
102‧‧‧引線框
104‧‧‧晶粒附著墊
106‧‧‧電端子
108‧‧‧焊料可潤溼材料
110‧‧‧電路保護材料
112‧‧‧焊球
114‧‧‧凹入墊容積
116‧‧‧頂部墊
118‧‧‧可路由電路
120‧‧‧晶粒
122‧‧‧晶粒附著材料
124‧‧‧導線互連件
126‧‧‧囊封物
302‧‧‧底部圖案
304‧‧‧圖案
602‧‧‧全深度圖案
700‧‧‧研磨輪
1000‧‧‧底部圖案
1002‧‧‧網印層
1204‧‧‧直線
1300‧‧‧凹部距離
1400‧‧‧高升墊
1500‧‧‧延伸部
1600‧‧‧延伸部
1602‧‧‧電端子
1700‧‧‧覆晶積體電路封裝系統
1702‧‧‧覆晶
1704‧‧‧焊球
2100‧‧‧方法
2102‧‧‧步驟方塊
2104‧‧‧步驟方塊
2106‧‧‧步驟方塊
2108‧‧‧步驟方塊
第1圖係積體電路封裝系統的橫截面圖。
第2圖係該積體電路封裝系統之俯視圖。
第3圖係引線框之區段在製程之圖案化階段中的橫截面圖。
第4圖係該引線框之區段在製程之晶粒附著及接合階段中的橫截面圖。
第5圖係該引線框之該區段在製程之封裝件囊封階段中的橫截面圖。
第6圖係該引線框之該區段在製程之引線框處理及電路保護材料填充階段中的橫截面圖。
第7圖係該引線框之該區段在製程之平坦化階段中的橫截面圖。
第8圖係該引線框之該區段在製程之引線框處理階段中的橫截面圖。
第9圖係該引線框之該區段在製程之焊球附著階段中的橫截面圖。
第10圖係在該積體電路封裝系統之第二實施例中之該引線框的該區段之橫截面圖。
第11圖係該引線框之該區段在製程之網印層移除階 段中的橫截面圖。
第12圖係該引線框之該區段在製程之焊球附著階段中的橫截面圖。直線13-13指示該積體電路封裝系統將被單粒化或切割之處。
第13圖係第12圖之端子的放大橫截面。
第14圖係該積體電路封裝系統之第三實施例之該區段的橫截面圖。
第15圖係該積體電路封裝系統之第四實施例的該區段之橫截面圖。
第16圖係該積體電路封裝系統之第五實施例之該區段的橫截面圖。
第17圖係該積體電路封裝系統之第六實施例之該區段的橫截面圖。
第18圖係該積體電路封裝系統之第七實施例之該區段的橫截面圖。
第19圖係該積體電路封裝系統之第八實施例之該區段的橫截面圖。
第20圖係該積體電路封裝系統之第九實施例之該區段的橫截面圖。
第21圖係在本發明之另一實施例中用於製造積體電路封裝系統之方法的流程圖。
以下實施例係以充份的細節來說明以使熟習此項技術者可以製造及使用本發明。應瞭解，基於本文 揭示內容，亦可思及其他的實施例，且在不違背本發明之範圍的情況下仍可實行許多系統、程序或機械變化。
在以下的說明中，許多特定的細節係用以提供對本發明之徹底理解。然而，顯然地，本發明亦可在不具備這些特定細節的情況下來實施，以避免混淆本發明，某些已知的電路、系統、組構及程序步驟並未詳細揭示。
展示系統之實施例的諸圖式係半示意性且非按實際比例繪製，尤其在圖式中某些尺寸係為了清楚呈現且以誇飾方式來展示。同樣地，雖然在圖式中之視圖為了方便說明而整體展示成具有相同的定向，然而在圖式中之描繪對於大部分的部件而言係任意的。整體而言，本發明係可在任何定向中來予以操作。
在多個實施例係揭示且描述成具有某些常見的特徵的情況下，為了簡潔及便於圖示、說明及理解，彼此類似及相同的特徵通常係以相同的元件符號來說明。被標示為第一實施例、第二實施例等等之實施例係為了描述的方便性且並未具有任何其他的意義或對本發明提供任何限制。
為了說明之目的，在本文中所用之術語「水平」係定義為平行於晶粒接合至其之平面或表面的平面，而不論其定向為何。術語「垂直」則係指垂直於如上定義之水平的方向。諸如「上方」、「下方」、「底部」、「頂部」、「側邊」(如「側壁」)、「高於」、「低於」、「上部」、「之上」 及「之下」等術語係相對於水平平面而定義，如在諸圖式中所展示的。術語「上」係表示在元件之間存在直接的接觸。
在本文中所用之術語「處理」係包括在形成所述結構時所需要之材料或光阻劑之沉積、圖案化、曝露、顯影、蝕刻、清潔及/或材料或光阻劑之移除。各處理步驟(諸如蝕刻、化學移除、雷射機器加工、研磨、拋光等等)會在該步驟之材料處理特徵中留下殘留結構。
本發明觀念係應用具有多列引線框及電路路由概念之可路由引線框封裝件。
現請參考第1圖，其中展示積體電路封裝系統100之橫截面圖。
該積體電路封裝系統100包括引線框102。該引線框102包括晶粒附著墊104及電端子106。該引線框102係導電材料製成，諸如銅。晶粒附著墊104及電端子106可具有導電油墨材料或焊料可潤溼材料108之底部。該焊料可潤溼材料108可以係諸如鎳/金或鎳/鈀/金之材料。
電路保護材料110將晶粒附著墊104及電端子106固持在相對於彼此之固定位置。電路保護材料110係非導電材料，諸如模製化合物、可固化之底部填充物或可固化之環氧樹脂，其保護安裝在引線框102上之部件免受不當環境條件所損壞。
焊球112係可熔化材料，其向上延伸至電路 保護材料110且進入至鄰近於電端子106之凹入墊容積114中。已發現凹入墊容積114在焊料回熔(reflow)程序期間可保持焊球112免於移動。由於焊球112填充該凹入墊容積114可對焊料在由電路保護材料110支撐的同時還能提供更大的強度及延展性，因此可導致更穩健的板級可靠度。
令人意外的發現是該具有填充有焊料之凹入墊容積114之電路保護材料110可以解決幾個主要的製造良率問題及系統級性能問題。藉由維持焊球112附著至電端子106之位置可偵測到較少的製造失敗，且由電路保護材料110提供之額外支撐可避免剪力薄弱變成焊球結構的問題。
因此，已發現本發明之實施例的積體電路封裝系統提供了用於製造具有多列焊球112之球狀柵格陣列封裝系統之重要的且迄今未知且不可得之解決方案、能力及功能態樣。
導電材料之頂部墊116係位在電路保護材料110之頂部且與電端子106相接觸。該頂部墊116可以係可路由電路118之部件，且可以係導電導線或印刷電路跡線。
以晶粒120及晶粒附著材料122作範例之積體電路晶粒或封裝件係黏合於晶粒附著墊104上。該晶粒附著材料122係非導電且大體上可接合至任何材料。該晶粒120接著通常藉由超音波接合而由導電材料(諸如銅或金)之導線互連件124接合至頂部墊116及可路由電路 118。最後，囊封物126(諸如環氧樹脂或塑膠)將該頂部墊116、可路由電路118、導線互連件124及晶粒120密封至電路保護材料110。
已發現可路由電路118可從較靠近晶粒120之焊球112來路由連接，這表示導線互連件124可以較短一些。當導線互連件124較短時，這些互連件在由囊封物126囊封時較不會被斷接。此外，當導線互連件124係金時，在長度上之縮減可節省金錢。
現請參考第2圖，其中展示積體電路封裝系統之俯視圖。在第2圖中，第1圖中之囊封物126、晶粒120及導線互連件124已被移除以較佳地展示晶粒附著墊104、頂部墊116及可路由電路118。在晶粒附著墊104、頂部墊116與可路由電路118之間可看見電路保護材料110。電端子106、凹入墊容積114及焊球112係位在頂部墊116下方。
現請參考第3圖，其中展示引線框102之一區段在製程之圖案化階段中的橫截面圖。應瞭解，該引線框102可以呈條帶或薄片之形式。
引線框102之頂部部分係經處理以形成頂部墊116與可路由電路118。表面保護材料(諸如光阻劑)或焊料可潤溼導電材料(諸如鎳/金或鎳/鈀/金)之底部圖案302係放置在該引線框102之底部上。第1圖之凹入墊容積114係藉由控制底部圖案302之厚度來予以精確地控制。
該引線框102係經處理以在引線框102中提 供圖案304。許多不同程序(包括蝕刻及雷射處理)可圖案化該圖案304以及頂部墊116、可路由電路118與底部圖案302。
應瞭解，製程之圖案化階段可藉由引線框102之供應商來執行以簡化封裝步驟。
現請參考第4圖，其中展示該引線框102之一區段在製程之晶粒附著與導線接合階段中的橫截面圖。
在製程之晶粒附著與導線接合階段中，該晶粒120係使用晶粒附著材料122而被黏合於該引線框102之上。在晶粒附著之後，該導線互連件124被接合於晶粒120與頂部墊116或可路由電路118之間。
現請參考第5圖，其中展示該引線框102之該區段在製程之封裝件囊封階段中的橫截面圖。
在製程之封裝件囊封階段中，該囊封物126係經模製成圍繞該晶粒120、導線互連件124、頂部墊116與可路由電路118。應注意，該引線框102可以呈條帶或薄片之形式，而使囊封物126可形成於整個條帶或薄片之上。
現請參考第6圖，其中展示該引線框102之該區段在製程之引線框處理及電路保護材料填充階段中的橫截面圖。
該引線框102藉由諸如蝕刻及雷射處理來予以進一步處理以更加深該圖案304來形成全深度圖案 602。該全深度圖案602之進一步處理係從該引線框102形成晶粒附著墊104與電端子106。該電路保護材料110接著被用以填充該全深度圖案602以使其與底部圖案302共平面且用以將晶粒附著墊104與電端子106固持在定位。
現請參考第7圖，其中展示該引線框102之該區段在製程之平坦化階段中的橫截面圖。
該引線框102藉由任何平坦化技術(諸如雷射加工、拋光、研磨或其他類似的表面移除程序)而被平坦化以移除底部圖案302。在第7圖中所示之研磨輪700係作為平坦化該底部圖案302之實例。
視情況，在平坦化之後，該焊料可潤溼材料108可被沉積在電端子106之裸底部表面上。
現請參考第8圖，其中展示該引線框102之該區段在製程之引線框處理階段中的橫截面圖。
在引線框處理階段中，藉由程序(諸如蝕刻)從引線框移除其他材料而留下該電路保護材料110保持完整且造成引線框102之材料被薄化而使該電路保護材料110從該引線框102突出。這便形成該凹入墊容積114位於電端子106的下方。
現請參考第9圖，其中展示該引線框102之該區段在製程之焊球附著階段中的橫截面圖。
在焊球附著階段中，該焊球112被放置在凹入墊容積114中之電端子106上，使得該焊球112之一部分係延伸於該電路保護材料110之底部表面下方且一部分 係位在電路保護材料110中。藉由凹入墊容積114，已發現該焊球共平面性可良好地落在規格限制內。良好地落在規格限制內之共平面性係最大為80微米。
現請參考第10圖，其中展示在積體電路封裝系統之第二實施例中之該引線框102之該區段的橫截面圖。該製程之第一階段係與上述第3至6圖相同，其例外之處在於底部圖案1000係諸如鎳/金或鎳/鈀/金之焊料可潤溼材料。在如第5圖中之製程的封裝件囊封階段之後，該底部圖案1000係用以作為遮罩以進一步處理該引線框102以形成該全深度圖案602。
在該底部圖案1000之頂部上，網印層(screen layer)1002係經沉積以將該底部圖案1000覆蓋於該晶粒附著墊104與電端子106上。該網印層1002可以係光阻劑或網版可印刷層。
接著，該第二實施例係以第1圖之電路保護材料110來填充該全深度圖案602以使其與網印層1002之曝露表面共平面。
現請參考第11圖，其中展示該引線框102之該區段在製程之網印層移除階段中的橫截面圖。
第10圖之網印層1002被移除而留下晶粒附著墊104及電端子106陷進於電路保護材料110中。這免除了第二表面平坦化程序之需要且允許電端子106以焊料可潤溼材料予以預先鍍覆。
現請參考第12圖，其中展示引線框在製程 之焊球附著階段中的橫截面圖。直線13-13指示該積體電路封裝系統將被單粒化(singulated)或切割之處。之後，該引線框102與囊封物126可沿直線1202及1204來切割或單粒化成第1圖之積體電路封裝系統100。
焊球112延伸至電路保護材料110中位在電路保護材料110之底部下方且在凹入墊容積114中之該焊球112係與底部圖案1000之焊料可潤溼材料相接觸。
現請參考第13圖，其中展示第12圖之端子106的放大橫截面。該放大橫截面係沿著第12圖之直線13-13所取。該焊球112之凹部距離1300係藉由在處理期間所鋪設及移除之第10圖的網印層1002之厚度所控制。
現請參考第14圖，其中展示在積體電路封裝系統之第三實施例中之該區段的橫截面圖。在形成頂部墊116與可路由電路118之前，導電材料之高升墊1400係形成在引線框102上位於後續將變成電端子106之區域之上。該高升墊1400允許頂部墊116與可路由電路118之頂部表面距該電路保護材料110之頂部表面具有兩個不同距離。
已發現該不同距離可藉由縮減導線互連件124之長度而允許導線偏移控制(wire sweep control)。
現請參考第15圖，其中展示在積體電路封裝系統之第四實施例中之該區段的橫截面圖。在形成頂部墊116與可路由電路118之前，該引線框102係經形成而使得後續將變成電端子106之區域具有用以在引線框102 上形成高升墊之延伸部1500。該延伸部1500允許頂部墊116之頂部表面與可路由電路118具有距電路保護材料110之頂部表面的兩個不同距離。
已發現該不同距離可藉由縮減導線互連件124之長度而允許導線偏移控制。
現請參考第16圖，其中展示在積體電路封裝系統之第五實施例中之該區段的橫截面圖。在形成頂部墊116與可路由電路118之前，後續將變成電端子106之區域係堆積有用以在引線框102上形成高升墊之延伸部1600。該延伸部1600允許頂部墊116與可路由電路118之頂部表面具有距該電路保護材料110之頂部表面的兩個不同距離。此外，延伸部1600可形成在電端子1602上，其可形成在晶粒120下方且藉由可路由電路118電性連接至非位在晶粒120下方的導線互連件。該晶粒120係藉由晶粒附著材料122黏合至電路保護材料110。
已發現該不同距離可藉由縮減導線互連件124之長度而允許導線偏移控制，且可增加用於積體電路封裝系統100之電端子的數量。
該電端子106可進一步位在晶粒120下方且具有可路由電路118從該晶粒120下方延伸而出以藉由導線互連件124而連接至晶粒120。這可藉由使用在晶粒120下方之空間而具有更高的焊球密度以固持電端子106。
現請參考第17圖，其中展示在積體電路封裝系統之第六實施例中之該區段的橫截面圖。這係覆晶積 體電路封裝系統1700。此第六實施例具有類似於第9圖之結構，但具有一具有電性連接至該可路由電路118之可熔化互連件(諸如焊球1704)之覆晶1702。已發現該覆晶1700可形成較平坦的積體電路封裝系統1700。
現請參考第18圖，其中展示該積體電路封裝系統1700之第七實施例的區段之橫截面圖。此第七實施例具有類似於第14圖1之結構，但具有一具有電性連接至該可路由電路118之焊球1704的覆晶1702。可路由電路118之某一者在兩端部具有頂部墊而使得在一端部係連接至高升墊116且在另一端部係連接至焊球1704。該高升墊1400位在電端子106之頂部上。已發現該覆晶1702可形成較平坦的積體電路封裝系統1700。
現請參考第19圖，其中展示在積體電路封裝系統之第八實施例中之該區段的橫截面圖。該第八實施例具有類似於第15圖之結構，但具有一具有電性連接至該可路由電路118之焊球1702的覆晶1700。該電端子106具有形成高升墊之延伸部1500。該可路由電路118之某一者在兩端部具有頂部墊而使得在一端部係連接至高升墊116而在另一端部係連接至焊球1704。已發現該覆晶1702可形成較平坦的積體電路封裝系統1700。
現請參考第20圖，其中展示在積體電路封裝系統之第九實施例中之該區段的橫截面圖。此第九實施例具有類似於第16圖之結構，但具有一具有電性連接至該可路由電路118之焊球1702的覆晶1700。該等電端子106 係藉由可路由電路118電性連接至頂部墊116，該頂部墊係電性連接至位在晶粒1702下方之焊球1704。在某些例子中，頂部墊116係直接電性連接至焊球1704，或者可路由電路118在兩端部處具有頂部墊而使得在一端部係連接至高升墊116且在另一端部係連接至焊球1704。已發現該覆晶1700係可增加用於積體電路封裝系統1700之電端子的數量。
現請參考第21圖，其中展示在本發明又一實施例中用於製造積體電路封裝系統之方法2100的流程圖。該方法2100包括：在步驟方塊2102中，提供引線框；在步驟方塊2104中，於該引線框之頂部表面上形成可路由電路；在步驟方塊2106中，將積體電路晶粒附著於該引線框上；及在步驟方塊2108中，在電端子周圍放置電路保護材料以形成凹入墊容積。
所形成之方法、程序、裝置、器件、產品及/或系統係直接的、具成本效益、不複雜、高度多功能及功效性，可藉由調適已知的技術而出奇地且非顯而易知地來實施，且因此可容易地適用於有效率地且具經濟效益地來製造與習知製造方法或程序及技術完全相容的積體電路封裝系統。本發明之另一重要態樣係在於其有價值地支援及服務降低成本、簡化系統及增加性能的歷史趨勢。
本發明之這些及其他有價值的態樣因此將目前技術水準提供至至少下一個階段。
雖然本發明已結合特定最佳模式來予以說 明，然而應瞭解，熟習此項技術者在閱讀完上述說明後將可明瞭許多替代、修飾及變化型式。因此，吾人意欲涵蓋所有落入申請專利範圍中之此等替代、修飾及變化型式。至目前為止在本文中所陳述及在附圖中所展示的所有物件應解釋為闡釋說明而非限制性的意涵。
100‧‧‧積體電路封裝系統
102‧‧‧引線框
104‧‧‧晶粒附著墊
106‧‧‧電端子
108‧‧‧焊料可潤溼材料
110‧‧‧電路保護材料
112‧‧‧焊球
114‧‧‧凹入墊容積
116‧‧‧頂部墊
118‧‧‧可路由電路
120‧‧‧晶粒
122‧‧‧晶粒附著材料
124‧‧‧導線互連件
126‧‧‧囊封物

Claims (20)

  1. 一種製造積體電路封裝系統之方法，包含：提供引線框；在該引線框之頂部表面上形成可路由電路；將積體電路晶粒附著於該引線框上；處理該引線框之底部表面以形成電端子；在該等電端子周圍放置電路保護材料，以在該電路保護材料中形成凹入墊容積；以及在該電路保護材料之頂部表面上方形成該等電端子之延伸部。
  2. 如申請專利範圍第1項所述之方法，其中，處理該引線框之該底部表面包括：在該引線框之該底部表面上提供用以形成該等電端子之底部圖案，利用用於形成該等電端子之該底部圖案而移除該引線框之一部分，以及移除該底部圖案。
  3. 如申請專利範圍第1項所述之方法，復包含在該凹入墊容積中於該電路保護材料中形成可熔化材料並且從該電路保護材料延伸而出。
  4. 如申請專利範圍第1項所述之方法，復包含於該等電端子上形成頂部墊並且連接至該可路由電路。
  5. 如申請專利範圍第1項所述之方法，復包含將該晶粒電性連接至該等電端子之導線或可熔化互連件。
  6. 如申請專利範圍第1項所述之方法，復包含在該等電端子之底部表面上形成焊料可潤溼材料。
  7. 如申請專利範圍第1項所述之方法，復包含在晶粒下方形成電端子。
  8. 如申請專利範圍第1項所述之方法，其中，處理該引線框之底部表面包括用於形成晶粒附著墊之處理。
  9. 如申請專利範圍第1項所述之方法，其中，將該積體電路晶粒附著於該引線框上包括以非導電晶粒附著材料將該積體電路晶粒附著於該引線框上。
  10. 如申請專利範圍第1項所述之方法，復包含在該等電端子之頂部表面上形成高升墊。
  11. 一種積體電路封裝系統，包含：電端子；電路保護材料，係圍繞該等電端子並且經形成具有凹入墊容積，該等電端子具有在該電路保護材料之頂部表面上方的延伸部；可路由電路，係位在該電路保護材料之頂部表面上；以及積體電路晶粒，係電性連接至該等電端子。
  12. 如申請專利範圍第11項所述之系統，復包含在該電路保護材料上之囊封物。
  13. 如申請專利範圍第11項所述之系統，復包含位在該凹入墊容積內之該電路保護材料中的可熔化材料，且該可熔化材料係從該電路保護材料延伸而出。
  14. 如申請專利範圍第11項所述之系統，復包含於該等電端子上形成頂部墊並且連接至該可路由電路。
  15. 如申請專利範圍第11項所述之系統，復包含導線或可熔化互連件，係將該晶粒電性連接至該等電端子。
  16. 如申請專利範圍第11項所述之系統，復包含焊料可潤溼材料，係在該等電端子之底部表面上。
  17. 如申請專利範圍第11項所述之系統，復包含在晶粒下方之電端子。
  18. 如申請專利範圍第11項所述之系統，復包含在該電路保護材料中之晶粒附著墊。
  19. 如申請專利範圍第11項所述之系統，其中，該積體電路晶粒係以非導電晶粒附著材料附著於引線框上。
  20. 如申請專利範圍第11項所述之系統，復包含在該等電端子之頂部表面上的高升墊。
TW102109166A 2012-03-29 2013-03-15 具有可路由電路之積體電路封裝系統及其製造方法 TWI587411B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261617569P 2012-03-29 2012-03-29
US13/791,375 US8791556B2 (en) 2012-03-29 2013-03-08 Integrated circuit packaging system with routable circuitry and method of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201349365A TW201349365A (zh) 2013-12-01
TWI587411B true TWI587411B (zh) 2017-06-11

Family

ID=49233791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109166A TWI587411B (zh) 2012-03-29 2013-03-15 具有可路由電路之積體電路封裝系統及其製造方法

Country Status (3)

Country Link
US (1) US8791556B2 (zh)
SG (1) SG193730A1 (zh)
TW (1) TWI587411B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190349B1 (en) 2013-06-28 2015-11-17 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
US9177897B1 (en) * 2013-06-28 2015-11-03 Stats Chippac Ltd. Integrated circuit packaging system with trace protection layer and method of manufacture thereof
US9620480B1 (en) 2013-06-28 2017-04-11 STATS ChipPAC Pte. Ltd Integrated circuit packaging system with unplated leadframe and method of manufacture thereof
US9847281B2 (en) * 2015-06-30 2017-12-19 Stmicroelectronics, Inc. Leadframe package with stable extended leads
ITUA20163031A1 (it) 2016-04-29 2017-10-29 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento
US11081472B2 (en) * 2019-09-18 2021-08-03 Texas Instruments Incorporated Stacked die multichip module package
IT202200008903A1 (it) * 2022-05-03 2023-11-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore, dispositivo e sistema corrispondenti

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993017457A1 (en) * 1989-07-01 1993-09-02 Ryo Enomoto Substrate for mounting semiconductor and method of producing the same
US6316952B1 (en) 1999-05-12 2001-11-13 Micron Technology, Inc. Flexible conductive structures and method
US6756253B1 (en) 1999-08-27 2004-06-29 Micron Technology, Inc. Method for fabricating a semiconductor component with external contact polymer support layer
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same

Also Published As

Publication number Publication date
TW201349365A (zh) 2013-12-01
US8791556B2 (en) 2014-07-29
SG193730A1 (en) 2013-10-30
US20130256861A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
TWI587411B (zh) 具有可路由電路之積體電路封裝系統及其製造方法
TWI559444B (zh) 具有堆疊導線之積體電路封裝系統及其製造方法
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
TWI417972B (zh) 堆疊式半導體封裝件的製造方法
US20170110340A1 (en) Leadframe package with pre-applied filler material
US20140264945A1 (en) Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US7829990B1 (en) Stackable semiconductor package including laminate interposer
CN109390306A (zh) 电子封装件
US9799617B1 (en) Methods for repackaging copper wire-bonded microelectronic die
US9640506B2 (en) Method for manufacturing electronic devices
JP5232394B2 (ja) 半導体装置の製造方法
JP2009105334A (ja) 半導体装置及びその製造方法
KR20110055973A (ko) 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
TWI634634B (zh) 半導體裝置及其製造方法
US8963318B2 (en) Packaged semiconductor device
CN102646663B (zh) 半导体封装件
CN110329983A (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
US9418942B2 (en) Semiconductor device
US20110241187A1 (en) Lead frame with recessed die bond area
KR102041373B1 (ko) 반도체 소자 및 제조 방법
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
TWI582905B (zh) 晶片封裝結構及其製作方法
US20170243856A1 (en) Semiconductor packages
CN103400826A (zh) 半导体封装及其制造方法