CN103400826A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN103400826A
CN103400826A CN2013102499594A CN201310249959A CN103400826A CN 103400826 A CN103400826 A CN 103400826A CN 2013102499594 A CN2013102499594 A CN 2013102499594A CN 201310249959 A CN201310249959 A CN 201310249959A CN 103400826 A CN103400826 A CN 103400826A
Authority
CN
China
Prior art keywords
substrate
pad
active
semiconductor packages
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102499594A
Other languages
English (en)
Other versions
CN103400826B (zh
Inventor
马慧舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201310249959.4A priority Critical patent/CN103400826B/zh
Priority to KR20130130443A priority patent/KR20140148273A/ko
Publication of CN103400826A publication Critical patent/CN103400826A/zh
Priority to US14/307,807 priority patent/US20140374901A1/en
Application granted granted Critical
Publication of CN103400826B publication Critical patent/CN103400826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供了一种半导体封装，该半导体封装包括：基板，包括彼此分隔开且电绝缘的接地图案和焊盘；半导体芯片，安装在基板上，并包括主动面和与主动面相对的非主动面；凸块，设置在主动面与焊盘之间以将主动面与焊盘电连接；以及导电构件，包括设置在非主动面上且电连接到接地图案的至少一部分。

Description

半导体封装及其制造方法
技术领域
本发明涉及一种半导体封装及其制造方法，更具体地讲，涉及一种具有提高了的电性能的半导体封装及其制造方法。
背景技术
通常的半导体封装包括芯片正装于基板上的半导体封装和芯片倒装于基板上的半导体封装。在芯片正装于基板上的半导体封装中，芯片的背面通过粘合层安装在基板的芯片支撑部上，芯片的主动面通过键合线电连接到基板的表面上的焊盘，焊盘通过基板内部的引线电连接到诸如焊球的外部连接端子。在芯片倒装于基板上的半导体封装中，芯片的主动面通过凸块电连接到基板的表面上的焊盘，焊盘通过基板内部的引线电连接到诸如焊球的外部连接端子。
随着电路和封装布局的复杂性的增大，电路图案的宽度变得越来越窄，电路图案之间的间距变得越来越小，因此导致信号完整性的问题。
发明内容
本发明的一个或更多的示例性实施例提供了一种具有提高了的电性能的半导体封装及其制造方法。
根据本发明的一方面，提供了一种半导体封装，该半导体封装包括：基板，包括彼此分隔开且电绝缘的接地图案和焊盘；半导体芯片，安装在基板上，并包括主动面和与主动面相对的非主动面；凸块，设置在主动面与焊盘之间以将主动面与焊盘电连接；以及导电构件，包括设置在非主动面上且电连接到接地图案的至少一部分。
所述半导体封装还可包括将所述至少一部分与接地图案电连接的连接构件。
连接构件可包括导电膏和金属线中的至少一种。
导电构件还可包括从所述至少一部分延伸以直接电连接到接地图案的至少另一部分。
所述至少一部分可覆盖非主动面的20%以上的面积。
所述至少一部分可基本上完全覆盖非主动面。
导电构件可包括导电粘合带和金属箔中的至少一种。
基板可具有其上设置有接地图案和焊盘的第一表面和与第一表面相对的第二表面，基板还可包括设置在第二表面上的另一焊盘以及设置在基板的内部以将所述焊盘与所述另一焊盘电连接的内部引线，所述半导体封装还可包括布置在所述另一焊盘上的外部连接端子。
所述半导体封装还可包括将焊盘和接地图案以及半导体芯片、凸块和导电构件包封的塑封体。
根据本发明的另一方面，提供了一种制造半导体封装的方法，该方法包括下述步骤：提供中间产品，中间产品包括基板、半导体芯片、凸块和导电构件，基板包括彼此分隔开且电绝缘的接地图案和焊盘，半导体芯片安装在基板上并包括主动面和与主动面相对的非主动面，凸块设置在主动面与焊盘之间以将主动面与焊盘电连接，导电构件包括设置在非主动面上的至少一部分；以及将所述至少一部分电连接到接地图案。
提供中间产品的步骤可包括：用设置在主动面与焊盘之间的凸块将半导体芯片安装在基板上；然后，在非主动面上设置所述至少一部分。
提供中间产品的步骤可包括：在非主动面上设置所述至少一部分；然后，用设置在主动面与焊盘之间的凸块将半导体芯片安装在基板上。
将所述至少一部分电连接到接地图案的步骤可包括：通过连接构件将所述至少一部分电连接到接地图案。
导电构件还可包括从所述至少一部分延伸的至少另一部分，将所述至少一部分电连接到接地图案的步骤可包括：将所述至少另一部分直接电连接到接地图案。
所述方法还可包括将焊盘和接地图案以及半导体芯片、凸块和导电构件包封。
基板可具有其上设置有接地图案和焊盘的第一表面和与第一表面相对的第二表面，基板还可包括设置在第二表面上的另一焊盘以及设置在基板的内部以将所述焊盘与所述另一焊盘电连接的内部引线，所述方法还可包括在所述另一焊盘上布置外部连接端子。
附图说明
通过下面结合附图对实施例的描述，本发明的以上和/或其它方面和优点将变得清楚且更容易理解，在附图中：
图1是根据本发明示例性实施例的半导体封装的示意性剖视图；
图2是图1中的根据本发明示例性实施例的半导体封装在塑封之前的示意性平面图；以及
图3至图6是顺序地示出制造图1中的根据本发明示例性实施例的半导体封装的方法的示意性剖视图。
具体实施方式
在下文中，将参照附图来更充分地描述本发明，在附图中示出了本发明的示例性实施例。本发明可以以许多不同的方式来实施，而不应该被理解为局限于这里阐述的实施例。在附图中，为了清晰起见，可夸大层和区域的尺寸。
图1是根据本发明示例性实施例的半导体封装100的示意性剖视图，图2是图1中的根据本发明示例性实施例的半导体封装100在塑封之前的示意性平面图。参照图1，根据本发明示例性实施例的半导体封装100包括基板110、安装在基板110上的半导体芯片120以及设置在基板110与半导体芯片120之间以将基板110与半导体芯片120电连接的凸块（bump）130。因此，半导体封装100包括倒装在基板110上的半导体芯片120。
基板110可以是印刷电路板（PCB）。基板110具有第一表面（例如，上表面）111和与第一表面111相对（或背对第一表面111）的第二表面（例如，下表面）112。基板110可包括设置在第一表面111上的第一焊盘113、设置在第二表面112上的第二焊盘114以及设置在基板110的内部以将第一焊盘113与第二焊盘114电连接的内部引线115。
基板110还包括设置在第一表面111上的接地图案116，接地图案116与第一焊盘113分隔开且电绝缘。在示例性实施例中，接地图案116具有未被半导体芯片120覆盖的至少一部分。
半导体芯片120具有主动面121和与主动面121相对（或背对主动面121）的非主动面（例如，背面）122。主动面121可以面对基板110，更具体地，面对基板110的第一表面111。半导体芯片120可包括设置在主动面121上的焊盘（未示出）。半导体芯片120可包括顺序地堆叠的多个子半导体芯片。
凸块130可设置在半导体芯片120的主动面121（例如主动面121上的焊盘，未示出）与基板110的第一表面111（例如第一表面111上的第一焊盘113）之间，以将基板110与半导体芯片120电连接。
根据本发明示例性实施例的半导体封装100还可包括布置在第二焊盘114上的外部连接端子150，用于连接到外部器件，使得半导体芯片120可通过凸块130、第一焊盘113、内部引线115、第二焊盘114和外部连接端子150与外部器件电互连。外部连接端子150可以是焊球。
参照图1和图2，根据本发明示例性实施例的半导体封装100还包括导电构件140。导电构件140具有设置在半导体芯片120的非主动面122上的至少一部分，且导电构件140电连接到基板110的接地图案116。例如，导电构件140可通过导电的连接构件170电连接到基板110的接地图案116。在这种情况下，导电构件140、连接构件170和基板110的接地图案116构成接地通路，从而可将半导体芯片120上产生的静电接地。因此，改善了半导体封装100的信号完整性，从而提高了半导体封装100的电性能。
参照图1和图2，导电构件140完全覆盖或基本上完全覆盖半导体芯片120的非主动面122以形成大面积的接地面，从而使接地信号最大化并显著提高半导体封装的电性能。然而，本发明不限于此。导电构件可覆盖（或占据）半导体芯片120的非主动面122的20%以上的面积，优选地40%以上的面积，更加优选地60%以上的面积，最优选地80%以上的面积，从而形成大面积的接地面，以增大接地信号并提高半导体封装的电性能。在另一示例性实施例中，导电构件还可包括从非主动面122延伸以覆盖半导体芯片120的与非主动面122基本垂直的侧表面的一部分。
导电构件140可以是导电粘合带、金属箔或其他形式的导电构件。导电粘合带可以是导电的芯片粘附膜（DAF，die attach film）。在使用导电粘合带作为导电构件140的情况下，导电粘合带可贴附在半导体芯片120的非主动面122上。在使用金属箔作为导电构件140的情况下，导电粘合剂可设置在金属箔与半导体芯片120的非主动面122之间以将金属箔粘附到半导体芯片120的非主动面122。
连接构件170可以是导电膏、金属线或其他形式的导电的连接构件。在使用导电膏作为连接构件170的情况下，可以通过注射、喷射、分送（dispense）来容易地施加连接构件170。
虽然如图2所示，导电构件140通过设置在非主动面122的大致角部的四个连接构件170分别电连接到基板110的四个接地图案116，但是连接构件170和接地图案116的数量不受限制，只要导电构件140、连接构件170和接地图案116构成合适的接地通路即可。
虽然如图1和图2所示，导电构件140通过连接构件170电连接到基板110的接地图案116，但本发明不限于此。在另一示例性实施例中，导电构件可以从半导体芯片120的非主动面122延伸到基板110的接地图案116，从而电连接到基板110的接地图案116。具体地，导电构件可以从半导体芯片120的非主动面122直接延伸到基板110的接地图案116，从而电连接到基板110的接地图案116。另外，导电构件可以从半导体芯片120的非主动面122延伸到半导体芯片120的与非主动面122基本垂直的侧表面，并进一步延伸到基板110的接地图案116，从而电连接到基板110的接地图案116。因此，可以省略连接构件170。在这种情况下，可以使用具有适于延伸到接地图案116的一部分的导电粘合带或金属箔作为导电构件。
根据本发明示例性实施例的半导体封装100还可包括将基板110的第一表面111上的第一焊盘113和接地图案116以及半导体芯片120、凸块130、导电构件140、连接构件170包封的塑封体180。塑封体180可以是环氧塑封体。
在下文中，将参照图3至图6描述制造根据本发明示例性实施例的半导体封装100的方法。图3至图6是顺序地示出制造图1中的根据本发明示例性实施例的半导体封装100的方法的示意性剖视图。
参照图3，提供包括基板110、安装在基板110上的半导体芯片120、设置在基板110与半导体芯片120之间以将基板110与半导体芯片120电连接的凸块130以及设置在半导体芯片120的非主动面122上的导电构件140的中间产品。
在一个示例性实施例中，可以通过已知的方法（例如，回流焊）利用凸块130将半导体芯片120安装在基板110上，然后在半导体芯片120的非主动面122上设置导电构件140。在另一示例性实施例中，可在半导体芯片120的非主动面122上设置导电构件140，然后通过已知的方法（例如，回流焊）利用凸块130将半导体芯片120安装在基板110上。导电构件140可以是导电粘合带、金属箔或其他形式的导电构件。导电粘合带可以是导电的芯片粘附膜（DAF）。在使用导电粘合带作为导电构件140的情况下，可以将导电粘合带贴附在半导体芯片120的非主动面122上。在使用金属箔作为导电构件140的情况下，可在金属箔与半导体芯片120的非主动面122之间设置导电粘合剂以将金属箔粘附到半导体芯片120的非主动面122。
如图3中所示，导电构件140完全覆盖或基本上完全覆盖半导体芯片120的非主动面122，但本发明不限于此。导电构件可覆盖（或占据）半导体芯片120的非主动面122的20%以上的面积，优选地40%以上的面积，更加优选地60%以上的面积，最优选地80%以上的面积。在另一示例性实施例中，导电构件还可包括从非主动面122延伸以覆盖半导体芯片120的与非主动面122基本垂直的侧表面的一部分。
在示例性实施例中，导电构件140还可具有适于在半导体芯片120的非主动面122的范围之外延伸的一部分，从而能够连接到基板110的接地图案116。
参照图4，在导电构件140与基板110的接地图案116之间设置导电的连接构件170，以将导电构件140电连接到基板110的接地图案116。导电构件140、连接构件170和基板110的接地图案116构成接地通路，改善了半导体封装100的信号完整性，从而提高了半导体封装100的电性能。
连接构件170可以是导电膏、金属线或其他形式的导电的连接构件。在使用导电膏作为连接构件170的情况下，可以通过注射、喷射、或分送来容易地施加连接构件170。
虽然如图4所示，通过连接构件170将导电构件140电连接到基板110的接地图案116，但本发明不限于此。在导电构件还具有适于在半导体芯片120的非主动面122的范围之外延伸以便于能够连接到基板110的接地图案116的一部分的情况下，可以将所述一部分连接到基板110的接地图案116。具体地，可以将所述一部分直接连接到基板110的接地图案116，或者使所述一部分在半导体芯片120的与非主动面122基本垂直的侧表面上延伸，然后连接到基板110的接地图案116。因此，可以省略设置连接构件170的步骤。
参照图5，形成将基板110的第一表面111上的第一焊盘113和接地图案116以及半导体芯片120、凸块130、导电构件140、连接构件170包封的塑封体180。在示例性实施例中，可以通过已知的方法（例如，模制和固化）由环氧塑封料形成塑封体180。
参照图6，在基板110的第二焊盘114上布置用于连接到外部器件的外部连接端子150，使得半导体芯片120可通过凸块130、第一焊盘113、内部引线115、第二焊盘114和外部连接端子150与外部器件电互连。在示例性实施例中，可以通过已知的方法（例如，回流焊）布置焊球作为外部连接端子150。由此，完成半导体封装100的制造。
可以在参照图5描述的形成塑封体180的步骤之前执行参照图6描述的布置外部连接端子150的步骤。
根据本发明示例性实施例的半导体封装包括设置在半导体芯片的非主动面上并电连接到接地图案的导电构件，从而与接地图案形成接地通路，改善了半导体封装的信号完整性，从而提高了半导体封装的电性能。此外，导电构件可覆盖（或占据）半导体芯片的非主动面的20%以上的面积，例如覆盖或基本上完全覆盖半导体芯片的非主动面以形成大面积的接地面，从而增大接地信号并提高半导体封装的电性能。
虽然参照本发明的示例性实施例具体示出并描述了本发明，但是本领域技术人员应该理解，在不脱离本发明的精神和范围的情况下，可做出形式上和细节上的各种改变。

Claims (10)

1.一种半导体封装，所述半导体封装包括：
基板，包括彼此分隔开且电绝缘的接地图案和焊盘；
半导体芯片，安装在基板上，并包括主动面和与主动面相对的非主动面；
凸块，设置在主动面与焊盘之间以将主动面与焊盘电连接；以及
导电构件，包括设置在非主动面上且电连接到接地图案的至少一部分。
2.根据权利要求1所述的半导体封装，所述半导体封装还包括将所述至少一部分与接地图案电连接的连接构件。
3.根据权利要求1所述的半导体封装，其中，连接构件包括导电膏和金属线中的至少一种。
4.根据权利要求1所述的半导体封装，其中，导电构件还包括从所述至少一部分延伸以直接电连接到接地图案的至少另一部分。
5.根据权利要求1所述的半导体封装，其中，所述至少一部分覆盖非主动面的20%以上的面积。
6.根据权利要求5所述的半导体封装，其中，所述至少一部分基本上完全覆盖非主动面。
7.根据权利要求1所述的半导体封装，其中，导电构件包括导电粘合带和金属箔中的至少一种。
8.根据权利要求1所述的半导体封装，其中，基板具有其上设置有接地图案和焊盘的第一表面和与第一表面相对的第二表面，
基板还包括设置在第二表面上的另一焊盘以及设置在基板的内部以将所述焊盘与所述另一焊盘电连接的内部引线，
所述半导体封装还包括布置在所述另一焊盘上的外部连接端子。
9.根据权利要求1所述的半导体封装，所述半导体封装还包括将焊盘和接地图案以及半导体芯片、凸块和导电构件包封的塑封体。
10.一种制造半导体封装的方法，所述方法包括下述步骤：
提供中间产品，中间产品包括基板、半导体芯片、凸块和导电构件，基板包括彼此分隔开且电绝缘的接地图案和焊盘，半导体芯片安装在基板上并包括主动面和与主动面相对的非主动面，凸块设置在主动面与焊盘之间以将主动面与焊盘电连接，导电构件包括设置在非主动面上的至少一部分；以及将所述至少一部分电连接到接地图案。
CN201310249959.4A 2013-06-21 2013-06-21 半导体封装及其制造方法 Active CN103400826B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310249959.4A CN103400826B (zh) 2013-06-21 2013-06-21 半导体封装及其制造方法
KR20130130443A KR20140148273A (ko) 2013-06-21 2013-10-30 반도체 패키지 및 그 제조 방법
US14/307,807 US20140374901A1 (en) 2013-06-21 2014-06-18 Semiconductor package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310249959.4A CN103400826B (zh) 2013-06-21 2013-06-21 半导体封装及其制造方法

Publications (2)

Publication Number Publication Date
CN103400826A true CN103400826A (zh) 2013-11-20
CN103400826B CN103400826B (zh) 2016-08-17

Family

ID=49564423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310249959.4A Active CN103400826B (zh) 2013-06-21 2013-06-21 半导体封装及其制造方法

Country Status (2)

Country Link
KR (1) KR20140148273A (zh)
CN (1) CN103400826B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405771A (zh) * 2014-09-11 2016-03-16 旭景科技股份有限公司 安装芯片于印刷电路板上的方法
CN105609489A (zh) * 2015-12-29 2016-05-25 中国工程物理研究院电子工程研究所 基于改进的波导探针过渡对芯片进行模块化封装的结构
CN112164659A (zh) * 2020-09-23 2021-01-01 湖北三江航天险峰电子信息有限公司 一种射频组件的焊接方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466206A (zh) * 2002-06-28 2004-01-07 ��Ʒ���ܹ�ҵ�ɷ����޹�˾ 球栅阵列半导体封装件
CN101315919A (zh) * 2007-07-30 2008-12-03 日月光半导体制造股份有限公司 芯片封装结构及其工艺
CN102315135A (zh) * 2010-07-09 2012-01-11 联咏科技股份有限公司 芯片封装及其制作工艺
CN102956589A (zh) * 2011-08-19 2013-03-06 欣兴电子股份有限公司 半导体封装结构及其制法
CN103151327A (zh) * 2013-03-29 2013-06-12 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466206A (zh) * 2002-06-28 2004-01-07 ��Ʒ���ܹ�ҵ�ɷ����޹�˾ 球栅阵列半导体封装件
CN101315919A (zh) * 2007-07-30 2008-12-03 日月光半导体制造股份有限公司 芯片封装结构及其工艺
CN102315135A (zh) * 2010-07-09 2012-01-11 联咏科技股份有限公司 芯片封装及其制作工艺
CN102956589A (zh) * 2011-08-19 2013-03-06 欣兴电子股份有限公司 半导体封装结构及其制法
CN103151327A (zh) * 2013-03-29 2013-06-12 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405771A (zh) * 2014-09-11 2016-03-16 旭景科技股份有限公司 安装芯片于印刷电路板上的方法
CN105405771B (zh) * 2014-09-11 2018-11-27 旭景科技股份有限公司 安装芯片于印刷电路板上的方法
CN105609489A (zh) * 2015-12-29 2016-05-25 中国工程物理研究院电子工程研究所 基于改进的波导探针过渡对芯片进行模块化封装的结构
CN105609489B (zh) * 2015-12-29 2019-06-18 中国工程物理研究院电子工程研究所 基于改进的波导探针过渡对芯片进行模块化封装的结构
CN112164659A (zh) * 2020-09-23 2021-01-01 湖北三江航天险峰电子信息有限公司 一种射频组件的焊接方法

Also Published As

Publication number Publication date
CN103400826B (zh) 2016-08-17
KR20140148273A (ko) 2014-12-31

Similar Documents

Publication Publication Date Title
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
US8982577B1 (en) Electronic component package having bleed channel structure and method
JP2012253190A (ja) 半導体パッケージ及びその実装方法
KR101563910B1 (ko) 반도체 패키지 및 이의 제조 방법
KR20120040039A (ko) 적층 반도체 패키지 및 그 제조 방법
KR20150047168A (ko) 반도체 패키지
CN102646663B (zh) 半导体封装件
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
CN103426869B (zh) 层叠封装件及其制造方法
CN107452696B (zh) 电磁屏蔽封装体以及制造方法
CN102110672A (zh) 芯片堆叠封装结构及其制造方法
CN105280624A (zh) 电子装置模块及其制造方法
US20080237821A1 (en) Package structure and manufacturing method thereof
US20170236725A1 (en) Method of manufacturing package substrate and semiconductor package
US8941237B2 (en) Semiconductor device
CN105280580A (zh) 引线封装体和电子部件的三维堆叠
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN103400826A (zh) 半导体封装及其制造方法
KR20140045461A (ko) 집적회로 패키지
CN108573879B (zh) 电子封装件
US20180240738A1 (en) Electronic package and fabrication method thereof
CN107611098A (zh) 电子封装件及其制法
CN105405825A (zh) 一种覆晶薄膜封装结构
CN102412241B (zh) 半导体芯片封装件及其制造方法
KR20170092014A (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant