CN108573879B - 电子封装件 - Google Patents

电子封装件 Download PDF

Info

Publication number
CN108573879B
CN108573879B CN201710156991.6A CN201710156991A CN108573879B CN 108573879 B CN108573879 B CN 108573879B CN 201710156991 A CN201710156991 A CN 201710156991A CN 108573879 B CN108573879 B CN 108573879B
Authority
CN
China
Prior art keywords
electronic package
conductive
conductive layer
electronic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710156991.6A
Other languages
English (en)
Other versions
CN108573879A (zh
Inventor
邱品瑞
蔡芳霖
张翊峰
郭启信
黄彦杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108573879A publication Critical patent/CN108573879A/zh
Application granted granted Critical
Publication of CN108573879B publication Critical patent/CN108573879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种电子封装件，将位于承载结构表面的导电层设计成非连续的图形，以减少该导电层的布设面积，进而减少该导电层用以接合屏蔽件的焊锡量，以于可靠度测试时，避免该焊锡材因用量过多而沿该屏蔽件流动至该电子封装件的外表面。

Description

电子封装件
技术领域
本发明关于一种电子封装件，尤指一种防止电磁干扰的电子封装件。
背景技术
随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为提升电性品质，多种应用于射频(Radio frequency,RF)模组的半导体封装产品具备有屏蔽的功能，以防止电磁干扰(Electromagnetic Interference，简称EMI)产生。
图1A为现有射频模组的剖面示意图。如图1A所示，该射频模组1将多个如射频及非射频式芯片的半导体元件11电性连接在一基板10上，且将一如图1C所示的屏蔽框架14通过焊锡材料17结合于该基板10的金属层12上，并以封装层13包覆各该半导体元件11与该屏蔽框架14，又于该封装层13上形成一金属薄膜15，以通过该金属薄膜15与该屏蔽框架14保护该些半导体元件11免受外界EMI影响。
然而，现有射频模组1中，该金属层12为配合该屏蔽框架14的结构而需呈连续环状，如图1B所示，因而该焊锡材料17的使用量极多，故于可靠度测试时，若该封装层13与该屏蔽框架14之间因应力而发生分层(delamination)、或该封装层13裂开且裂缝向上延伸至该射频模组1的上表面时，受热呈熔融状态的焊锡材料17因用量极多而会沿分层路径或裂缝流动，致使该射频模组1的上表面会形成焊锡材料17的球状异物17a，如图1D所示，导致该金属薄膜15受损，造成应用该射频模组1的产品发生异常。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
为解决上述现有技术的种种问题，本发明揭示了一种电子封装件，于可靠度测试时，可避免焊锡材因用量过多而沿屏蔽件流动至该电子封装件的外表面。
本发明的电子封装件包括：承载结构，其表面具有导电层，且该导电层的布设路径的边缘形成有至少一凹部；电子元件，其设置并电性连接至该承载结构；屏蔽件，其设于该导电层上；包覆层，其形成于该承载结构上以包覆该电子元件与该屏蔽件；以及导电件，其设于该包覆层上且电性连接该屏蔽件。
前述的电子封装件中，该承载结构定义有置晶区以供接置该电子元件，且该导电层对应位于该置晶区的周围。
前述的电子封装件中，该导电层呈环形布设于该承载结构表面。例如，该环形为单圈或多圈。
前述的电子封装件中，该导电层包含多个相分离的区块。例如，该些区块的排设呈直线式或交错式，且该导电层的排设呈单排或多排。
前述的电子封装件中，该导电层呈现连续弯折的形状。例如，该导电层的排设呈单排或多排。
前述的电子封装件中，该导电层通过导电材结合该屏蔽件。该导电材例如为焊锡材或导电胶。
前述的电子封装件中，该屏蔽件为框架。
前述的电子封装件中，该屏蔽件位于该电子元件周围。
前述的电子封装件中，该屏蔽件的部分表面外露于该包覆层以接触该导电件。
前述的电子封装件中，该导电件为导电层或盖体。
另外，前述的电子封装件中，该导电层的布设宽度大于该屏蔽件的布设宽度。
由上可知，本发明的电子封装件，主要通过该导电层的布设路径的边缘形成有凹部的设计，以减少该导电层的布设面积，因而能减少该导电材的使用量，故相比于现有技术，本发明的电子封装件使用较少的导电材，因而于可靠度测试时，即使该包覆层与该屏蔽件之间发生分层、或该包覆层裂开且延伸至该包覆层的顶面，均可避免该导电材流动至该包覆层的顶面，进而能避免该导电件受损。因此，本发明的电子封装件能避免应用其的产品发生异常，故能提高产品良率。
附图说明
图1A为现有射频模组的剖面示意图；
图1B为图1A的局部上视示意图；
图1C为图1A的局部立体示意图；
图1D为图1A的局部放大示意图；
图2A为本发明的电子封装件的剖面示意图；
图2B为图2A的承载结构的局部上视示意图；以及
图3A至图3C为对应图2B的不同实施例的局部放大示意图。
符号说明：
1 射频模组 10 基板
11 半导体元件 12 金属层
13 封装层 14 屏蔽框架
15 金属薄膜 17 焊锡材料
17a 球状异物 2 电子封装件
20 承载结构 20a 第一表面
20b 第二表面 201 线路层
202 电性接触垫 203 植球垫
21 电子元件 210 导电凸块
211 焊线 22 导电层
22a 区块 22c 边缘
220,320 凹部 23 包覆层
23a 顶面 24 屏蔽件
25 导电件 26 导电元件
27 导电材 A 置晶区
t,r 布设宽度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“侧”、“顶”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A及图2B，其为本发明的电子封装件2的剖面及局部上视示意图。
如图2A及图2B所示，所述的电子封装件2包括：一承载结构20、至少一电子元件21、一屏蔽件24、一包覆层23以及一导电件25。
所述的承载结构20具有相对的第一表面20a与第二表面20b，且该第一表面20a具有一导电层22，且于该导电层22的布设路径的边缘22c形成有至少一凹部220。
于本实施例中，该承载结构20的第一表面20a定义有至少一置晶区A，且令该导电层22对应位于该置晶区A的外围，使该导电层22沿环形布设。具体地，该承载结构20为具有核心层的线路结构或无核心层(coreless)的线路配置，该线路配置具有至少一线路层201，例如为扇出(fan out)型重布线路层(redistribution layer，简称RDL)。应可理解地，该承载结构20也可为其它承载芯片的承载件，如有机板材、晶圆(wafer)、或其他具有金属布线(routing)的载板，并不限于上述。
此外，该线路层201具有多个外露于该第一表面20a的电性接触垫202，且具有多个外露于该第二表面20b的植球垫203，以供结合多个如焊球的导电元件26于其上。
又，该导电层22呈现不连续的图形。例如，该凹部220断开该导电层22的布设路径，使该导电层22包含多个相分离的区块22a，以构成不连续环状，且至少一区块22a用于接地，而该些区块22a的排设呈现如图2B所示的直线式或如图3A及图3B所示的交错式，其中，该交错式的排设可有效遮蔽外界电磁波(或讯号)干扰，进一步达到强化EMI屏蔽效果，且该些区块22a的排设并不限图2B、图3A及图3B所示的单圈或单排，其可为多圈或多排，以提供较佳的EMI屏蔽效果。此外，该区块22a的形状可依需求设计，如圆形、三角形或其它几何图形等，并不限于图2B、图3A及图3B所示的矩形。
另外，如图3C所示，该导电层22也可呈现连续弯折的形状。具体地，该凹部320未断开该导电层22的布设路径，使该导电层22成为一弯折式连续环状。
所述的电子元件21设于该承载结构20的第一表面20a的置晶区A上且电性连接该承载结构20的线路层201的电性接触垫202。
于本实施例中，该电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该电子元件21为射频芯片(例如：蓝牙芯片或Wi-Fi芯片)，但亦可为其它不受电磁波干扰的电子元件。具体地，该电子元件21以覆晶方式(如通过导电凸块210)或打线方式(如通过焊线211)电性连接该线路层201的电性接触垫202。然而，有关该电子元件21电性连接该承载结构20的方式不限于上述。
所述的屏蔽件24立设于该承载结构20的第一表面20a上且位于该些电子元件21的周围并对应结合于该导电层22上。
于本实施例中，该屏蔽件24为导电材质(如铜、金、镍或铝等的金属)的框架，如图1C所示的结构，但不限于此，例如，该屏蔽件24复可于各该电子元件21之间额外形成有挡墙，故该屏蔽件24的结构可依需求设计，并无特别限制。
此外，于该承载结构20上设置该屏蔽件24的制程方式繁多，并无特别限制。例如，可先设置该屏蔽件24于该导电层22上，再形成该包覆层23于该承载结构20的第一表面20a上，以令该包覆层23包覆该屏蔽件24；或者，先形成该包覆层23于该承载结构20的第一表面20a上，再于该包覆层23中形成穿孔，之后形成填充材于该穿孔中以作为该屏蔽件24。
又，该导电层22通过导电材27结合该屏蔽件24，且该导电材27为焊锡材(如锡膏)或导电胶。
另外，该导电层22的布设宽度t大于该屏蔽件24的布设宽度r。
据此，通过该屏蔽件24作为电磁波屏障以遮蔽该些电子元件21的侧向，而防止外界电磁波(或讯号)干扰，使该些电子元件21得以保持应有的功效。
所述的包覆层23形成于该承载结构20的第一表面20a上以包覆该些电子元件21与该屏蔽件24。
于本实施例中，该包覆层23为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该承载结构20的第一表面20a上。
此外，该屏蔽件24的部分表面(顶面)外露于该包覆层23的顶面23a。例如，形成孔洞于该包覆层23上，以令该屏蔽构件24的顶面外露于该孔洞；或者，如图2A所示，进行整平制程，使该屏蔽件24的顶面齐平该包覆层23的顶面23a。
所述的导电件25设于该包覆层23的顶面23a上且接触该屏蔽件24以电性连接该屏蔽件24，以令该导电件25与该屏蔽件24作为电磁屏蔽(EMI shielding)。
于本实施例中，形成该导电件25的材质如金属或导电胶，如金、银、铜(Cu)、镍(Ni)、铁(Fe)、铝(Al)、不锈钢(Sus)等，但不以此为限。
此外，该导电件25可为盖体，以置放于该包覆层23上；或者，该导电件25可为导电层，其可通过电镀、涂布(coating)、溅镀(sputtering)、化镀、无电镀或蒸镀等方式形成。
据此，通过该导电件25作为电磁波屏障以遮蔽该些电子元件21的上方，而防止外界电磁波(或讯号)干扰，使该些电子元件21得以保持应有的功效。
综上所述，本发明的电子封装件2通过该导电层22的布设路径的边缘22c形成有该凹部220,320的设计，以减少该导电层22的布设面积，再以例如模板印刷(stencilprinting)或其它方式于该布设面积上形成相对应的导电材27，因而能减少该导电材27的使用量(如焊锡量)，故相比于现有技术，本发明的电子封装件2能使用较少的导电材27，因而于可靠度测试时，即使该包覆层23与该屏蔽件24之间发生分层、或该包覆层23裂开且延伸至该包覆层23的顶面23a，能有效避免受热呈熔融状态的导电材27流动至该包覆层23的顶面23a，进而能避免该导电件25受损。因此，本发明的电子封装件2能避免应用其的产品发生异常，故能有效提高产品良率。
另一方面，透过该凹部220呈现不连续形状(如图2B、图3A及图3B所示)的设计时，可将该导电材27限制于该导电层22的范围，以避免该导电材27沿水平方向朝外流动，致使该屏蔽件24与该导电层22之间因导电材27厚度不足而接触不良的问题。
上述该些实施例仅例示性说明本发明的功效，而非用于限制本发明，任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述该些实施例进行修饰与改变。此外，在上述该些实施态样中的元件的数量仅为例示性说明，也非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，其特征为，该电子封装件包括：
承载结构，其表面具有导电层，且该导电层的布设路径的边缘形成有至少一凹部，该凹部断开该导电层的布设路径，使该导电层包含多个相分离的区块，而该多个相分离的区块的排设呈现交错式；
电子元件，其设置并电性连接至该承载结构；
屏蔽件，其通过导电材设于该导电层上，其中，该凹部呈现不连续形状，将该导电材限制于该导电层的范围；
包覆层，其形成于该承载结构上且包覆该导电层、该电子元件与该屏蔽件；以及
导电件，其设于该包覆层上且电性连接该屏蔽件。
2.根据权利要求1所述的电子封装件，其特征为，该承载结构定义有置晶区以供接置该电子元件，且该导电层对应位于该置晶区的周围。
3.根据权利要求1所述的电子封装件，其特征为，该导电层呈环形布设于该承载结构表面。
4.根据权利要求3所述的电子封装件，其特征为，该环形为单圈或多圈。
5.根据权利要求1所述的电子封装件，其特征为，该导电层的排设呈单排或多排。
6.根据权利要求1所述的电子封装件，其特征为，该导电材为焊锡材或导电胶。
7.根据权利要求1所述的电子封装件，其特征为，该屏蔽件位于该电子元件周围。
8.根据权利要求1所述的电子封装件，其特征为，该屏蔽件的部分表面外露于该包覆层以接触该导电件。
9.根据权利要求1所述的电子封装件，其特征为，该导电件为导电层或盖体。
10.根据权利要求1所述的电子封装件，其特征为，该导电层的布设宽度大于该屏蔽件的布设宽度。
11.一种电子封装件，其特征为，该电子封装件包括：
承载结构，其表面具有导电层，且该导电层的布设路径的边缘形成有至少一凹部，该凹部未断开该导电层的布设路径，使该导电层呈现连续弯折的形状；
电子元件，其设置并电性连接至该承载结构；
屏蔽件，其通过导电材设于该导电层上；
包覆层，其形成于该承载结构上且包覆该导电层、该电子元件与该屏蔽件；以及
导电件，其设于该包覆层上且电性连接该屏蔽件。
12.根据权利要求11所述的电子封装件，其特征为，该承载结构定义有置晶区以供接置该电子元件，且该导电层对应位于该置晶区的周围。
13.根据权利要求11所述的电子封装件，其特征为，该导电层呈环形布设于该承载结构表面。
14.根据权利要求13所述的电子封装件，其特征为，该环形为单圈或多圈。
15.根据权利要求11所述的电子封装件，其特征为，该导电层的排设呈单排或多排。
16.根据权利要求11所述的电子封装件，其特征为，该导电材为焊锡材或导电胶。
17.根据权利要求11所述的电子封装件，其特征为，该屏蔽件位于该电子元件周围。
18.根据权利要求11所述的电子封装件，其特征为，该屏蔽件的部分表面外露于该包覆层以接触该导电件。
19.根据权利要求11所述的电子封装件，其特征为，该导电件为导电层或盖体。
20.根据权利要求11所述的电子封装件，其特征为，该导电层的布设宽度大于该屏蔽件的布设宽度。
CN201710156991.6A 2017-03-07 2017-03-16 电子封装件 Active CN108573879B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106107386 2017-03-07
TW106107386A TWI641090B (zh) 2017-03-07 2017-03-07 電子封裝件

Publications (2)

Publication Number Publication Date
CN108573879A CN108573879A (zh) 2018-09-25
CN108573879B true CN108573879B (zh) 2020-11-17

Family

ID=63575888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710156991.6A Active CN108573879B (zh) 2017-03-07 2017-03-16 电子封装件

Country Status (2)

Country Link
CN (1) CN108573879B (zh)
TW (1) TWI641090B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723414B (zh) * 2019-06-05 2021-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN110610906A (zh) * 2019-09-24 2019-12-24 深圳佰维存储科技股份有限公司 半导体电磁屏蔽结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW377479B (en) * 1997-04-16 1999-12-21 Ibm Ball grid array module
CN106449602A (zh) * 2015-08-10 2017-02-22 爱思开海力士有限公司 具有emi屏蔽部分的半导体封装及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US20020113309A1 (en) * 2001-01-04 2002-08-22 Siamak Fazelpour Shielding of RF devices
TW565009U (en) * 2003-01-20 2003-12-01 Benq Corp Electronic module having ball grid array
TW201611227A (zh) * 2014-09-12 2016-03-16 矽品精密工業股份有限公司 封裝結構
TWI581380B (zh) * 2015-07-20 2017-05-01 矽品精密工業股份有限公司 封裝結構及屏蔽件與其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW377479B (en) * 1997-04-16 1999-12-21 Ibm Ball grid array module
CN106449602A (zh) * 2015-08-10 2017-02-22 爱思开海力士有限公司 具有emi屏蔽部分的半导体封装及其制造方法

Also Published As

Publication number Publication date
CN108573879A (zh) 2018-09-25
TW201834160A (zh) 2018-09-16
TWI641090B (zh) 2018-11-11

Similar Documents

Publication Publication Date Title
US8129824B1 (en) Shielding for a semiconductor package
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US8012868B1 (en) Semiconductor device having EMI shielding and method therefor
US8866280B2 (en) Chip package
US8330267B2 (en) Semiconductor package
US10847480B2 (en) Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11239179B2 (en) Semiconductor package and fabrication method thereof
TWI480989B (zh) 半導體封裝件及其製法
US20180211925A1 (en) Electronic package and method for fabricating the same
US12033868B2 (en) Electronic package and method for fabricating the same
US7554197B2 (en) High frequency IC package and method for fabricating the same
US7935576B2 (en) Semiconductor device and manufacturing method of the same
CN107689364B (zh) 电子封装件及其制法
US8872329B1 (en) Extended landing pad substrate package structure and method
US9412703B1 (en) Chip package structure having a shielded molding compound
CN108573879B (zh) 电子封装件
US20240194646A1 (en) Semiconductor package
CN108695299B (zh) 电子封装件及其承载结构与制法
US11990424B2 (en) Selective EMI shielding using preformed mask
CN113745199A (zh) 电子封装件
CN113078139A (zh) 电子封装件及其制法
US20180240738A1 (en) Electronic package and fabrication method thereof
US20070080452A1 (en) Bump structure and its forming method
US20240321591A1 (en) Method for fabricating electronic package
US20240321769A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant