CN105280624A - 电子装置模块及其制造方法 - Google Patents

电子装置模块及其制造方法 Download PDF

Info

Publication number
CN105280624A
CN105280624A CN201510424692.7A CN201510424692A CN105280624A CN 105280624 A CN105280624 A CN 105280624A CN 201510424692 A CN201510424692 A CN 201510424692A CN 105280624 A CN105280624 A CN 105280624A
Authority
CN
China
Prior art keywords
forming part
plate
electronic apparatus
bonding conductor
plating line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510424692.7A
Other languages
English (en)
Inventor
吴圭焕
俞度在
柳锺仁
林裁贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140119231A external-priority patent/KR20160010246A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN105280624A publication Critical patent/CN105280624A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated

Abstract

本发明提供了一种电子装置模块及其制造方法。所述电子装置模块包括：板，包括一个或更多个外连接电极以及从外连接电极延伸预定距离的镀覆线；一个或更多个电子器件，安装在板上；成型部，密封电子器件；多个连接导体，设置在成型部内，从外连接电极延伸并穿透成型部。

Description

电子装置模块及其制造方法
本申请要求于2014年7月17日在韩国知识产权局提交的第10-2014-0090550号以及于2014年9月5日在韩国知识产权局提交的第10-2014-0119231号韩国专利申请的优先权的权益，这些韩国专利申请的公开内容通过引用被包含于此。
技术领域
本公开涉及一种包括可设置在成型部的外表面上的外部端子的电子装置模块及制造该电子装置模块的方法。
背景技术
为了实现电子器件的小型化并减轻电子器件的重量，存在对以下技术的需求：在单个芯片上布置多个单独的器件的片上系统(SOC，system-on-chip)技术，或将多个单独的器件集成在单个封装件中的系统级封装(SIP，system-in-package)技术等，以及减小安装在电子器件中的各个元件的尺寸的技术。
另外，为了制造尺寸小和性能高的电子装置模块，已经开发了将电子元件安装在板的两个表面上的结构以及将外部端子形成在封装件的两个表面上的结构。
发明内容
本公开的一方面可提供一种电子装置模块，所述电子装置模块包括形成在所述模块的成型部上的外部端子。
本公开的一方面还可提供一种制造电子装置模块的方法，其中，通过镀覆工艺在电子装置模块的成型部中形成连接导体。
根据本公开的一方面，一种电子装置模块可包括：板，包括一个或更多个外连接电极以及从外连接电极延伸预定距离的镀覆线；一个或更多个电子器件，安装在板上；成型部，密封电子器件；多个连接导体，设置在成型部内，从外连接电极延伸并穿透成型部。
根据本公开的另一方面，一种制造电子装置模块的方法可包括：准备其上形成有镀覆线的板；在板上安装一个或更多个器件；形成密封所述器件的成型部；在成型部中形成过孔；通过利用镀覆线使用镀覆方法在过孔中形成连接导体。
根据本公开的另一方面，一种制造电子装置模块的方法可包括：准备其上形成有镀覆线的板；在板的一个表面上安装一个或更多个器件；形成密封所述器件的内成型部，同时使部分镀覆线暴露于内成型部的外部；在内成型部中形成过孔；通过利用镀覆线使用镀覆方法在过孔中形成连接导体；在板的一个表面上形成外成型部，以使镀覆线完全地嵌入到外成型部中。
根据本公开的另一方面，一种电子装置模块可包括：板，包括一个或更多个外连接电极以及从外连接电极延伸预定距离的镀覆线；一个或更多个电子器件，安装在板的一个表面上；内成型部，密封电子器件，同时使部分镀覆线暴露于内成型部的外部；多个连接导体，设置在内成型部内，从外连接电极延伸并穿透内成型部。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将会被更清楚地理解，在附图中：
图1A是根据本公开的示例性实施例的电子装置模块的俯视透视图；
图1B是图1A中示出的电子装置模块的仰视透视图；
图2是在图1A中示出的电子装置模块的剖视图；
图3是图2的A部分的局部放大剖视图；
图4是沿图2中的B-B线截取的板的平面图；
图5A至图5J是示出制造图1A中所示的电子装置模块的方法的剖视图；
图5K至图5N是示出根据本公开的另一示例性实施例的制造电子装置模块的方法的视图；
图6A是根据本公开的另一示例性实施例的电子装置模块的俯视透视图；
图6B是图6A中示出的电子装置模块的仰视透视图；
图7是在图6A中示出的电子装置模块的剖视图；
图8是图7的A部分的局部放大剖视图；
图9是图7中示出的板的平面图；
图10A至图10J是示出制造图6A中所示的电子装置模块的方法的剖视图；
图11是示意性地示出了根据本公开的另一示例性实施例的电子装置模块的仰视透视图。
具体实施方式
现在将参照附图详细描述本公开的示例性实施例。
然而，本公开可按照很多不同的形式来体现，并不应该被解释为局限于在此阐述的实施例。确切地说，这些实施例被提供为使得本公开将是彻底的和完整的，且将把本公开的范围充分地传达给本领域技术人员。
在附图中，为了清晰起见，可夸大元件的形状和尺寸，并将始终使用相同的附图标记来表示相同或相似的元件。
图1A是根据本公开的示例性实施例的电子装置模块的俯视透视图；图1B是图1A中示出的电子装置模块的仰视透视图。另外，图2是在图1A中示出的电子装置模块的剖视图；图3是图2的A部分的局部放大剖视图；图4是图2中示出的板的平面图。这里，图4示出了安装有电子器件的状态，图2示出了沿图4的线C-C截取的电子装置模块的剖视图。
参照图1A至图4，根据本示例性实施例的电子装置模块100可包括电子器件1、板10、成型部30、连接导体20和外部端子28。
电子器件1可包括诸如有源器件1a和无源器件1b的各种器件，并且电子器件1可以是可安装在板上的任何电子器件1。
电子器件1可安装在以下将要描述的板10的一个表面或两个表面上。另外，电子器件1可根据其尺寸或形式以及电子装置模块100的设计以各种形式设置在板10的两个表面上。
电子器件1可按照倒装芯片形式安装在板10上，或者通过键合线2电结合到板10。
可使用本领域中公知的各种板(例如，陶瓷板、印刷电路板(PCB)和柔性板等)作为板10。另外，板10可具有安装在其至少一个表面上的一个或更多个电子器件1。
板10可具有形成在其一个表面或两个表面上的多个电极13和16。这里，电极可包括用于安装电子器件1的多个安装电极13以及电连接外部端子的多个外连接电极16。外连接电极16可被设置为电连接到以下将要描述的连接导体20，并可通过连接导体20连接到外部端子28。
根据以上描述的本示例性实施例的板10可以是包括多个层的多层板，在所述多个层之间可形成有用于形成电连接的电路图案15。另外，根据本示例性实施例的板10可包括使电极13和16以及形成在板10中的电路图案15彼此电连接的导电过孔14。
同时，板10可具有形成在其至少一个表面上的镀覆线17，其中，镀覆线17用于电镀。在以下将要描述的通过电镀形成连接导体20的过程中将使用镀覆线17。
为了形成以下将要描述的连接导体20，可使用镀覆线17，以下将在对制造电子装置模块的方法的描述中对此进行更详细的描述。
镀覆线17可按照布线图案的形式从各个外连接电极16线性地延伸预定距离而形成。这里，各个镀覆线17可设置为指向板10的朝外方向，但不限于此。
成型部30可包括形成在板10的上表面上的第一成型部31和形成在板10的下表面上的第二成型部35。
成型部30可密封安装在板10的两个表面上的电子器件1。另外，成型部30可填充在安装在板10上的电子器件1之间，以防止在电子器件1之间发生电气短路，并可将电子器件1固定在板上，同时包封电子器件1的外部，从而安全地保护电子器件1免受外部冲击。
根据本示例性实施例的成型部30可由包括树脂的绝缘材料(诸如环氧模塑料(EMC))形成。然而，本发明构思不限于此。
根据本示例性实施例的第一成型部31可按照其完全覆盖板10的一个表面的形式而形成。另外，本示例性实施例中，已经通过示例的方式描述了所有的电子器件1完全地嵌入到第一成型部31中的情况。然而，本发明构思不限于此，而是可被不同地应用。例如，嵌入到第一成型部31中的至少一个电子器件1可被构造为部分地暴露于第一成型部31的外部。
第二成型部35可形成在板10的下表面上，并可具有形成在其中的一个或更多个连接导体20。
与第一成型部31相似，第二成型部35可被形成为使得所有的电子器件1嵌入到其中。可选地，第二成型部35也可形成为使得电子器件1的一部分暴露于第二成型部35的外部。
连接导体20可按照连接导体20结合到板10的外连接电极16的形式而设置，连接导体20可具有结合到板10的一端，并且可连接到外部端子28。因此，连接导体20可按照连接导体20穿透成型部30的形式而形成在成型部30中。
连接导体20可由导电材料(例如，铜、金、银、铝或者它们的合金)形成。
根据本示例性实施例的连接导体20可以由与电极13和16的材料相同的材料形成。详细地讲，连接导体20可以由与外连接电极16(连接导体20连接到外连接电极16)的材料相同的材料形成。
因此，在外连接电极16由铜(Cu)形成的情况下，连接导体20也可以由铜(Cu)形成，连接导体20和外连接电极16可使用相同的材料彼此一体地形成。
在这种情况下，由于在外连接电极16与连接导体20之间未插入单独的异种金属(诸如镍(Ni)或金(Au))，因此可增大外连接电极16与连接导体20之间的结合可靠性。
根据本示例性实施例的连接导体20可按照与横截面面积朝着其一端(即，朝着板10)变小的类似于锥形形式的形式而形成。然而，连接导体20的形式不限于此，而是可以进行各种改变，只要连接导体20的靠近板10的横截面面积比连接导体20的靠近成型部件30的外表面的横截面面积小即可。
连接导体20可具有结合到其另一端的外部端子28。外部端子28可使电子装置模块100与电子装置模块100安装到其上的主板(未示出)彼此电连接并物理连接。外部端子28可按照焊盘形式而形成，但不限于此。也就是说，外部端子28可按照各种形式(诸如凸点形式和焊球形式等)形成。
如图3所示，连接导体20的另一端可形成为朝着第二成型部35的内侧呈凹形。另外，外部端子28的一部分可被引入到过孔37中，从而填充在剩余空间中。在这种情况下，由于外部端子28的所述一部分以突起形式插入到过孔37中，因此可增大外部端子28与连接导体20或者外部端子28与成型部30之间的结合力。
然而，本发明构思的构造不限于此，而是可被不同地应用。例如，连接导体20的另一端可突出为朝着第二成型部35的外部突出，或者可按照其与板10的一个表面平行的平坦形状形成。
在本示例性实施例中，已经通过示例的方式描述了连接导体20仅形成在第二成型部35中的情况。然而，本发明构思的构造不限于此。也就是说，如果需要，连接导体20也可形成在第一成型部31中。
连接导体20未形成在板10中，而是形成在第二成型部35中，以使板10与外部端子28彼此连接。因此，连接导体20可按照与板10的外连接电极16或外部端子28的尺寸相应的尺寸来形成。
更详细地讲，根据本示例性实施例的过孔37可具有200μm或更大的深度。另外，参照图3，过孔37的深度H可等于或大于过孔37的最大宽度W(或直径)。
例如，过孔37的深度H可等于过孔37的最大宽度W的一倍至两倍。也就是说，在过孔37的最大宽度W是200μm的情况下，过孔37的深度H可以为200μm至400μm。在本示例性实施例中，已经通过示例的方式描述了过孔37的宽度W为300μm且过孔37的深度H为500μm的情况。
同时，在如本示例性实施例所示的连接导体20的高度(长度)比过孔37的深度小的情况下，连接导体20的整体尺寸会比过孔37的整体尺寸稍小。
然而，本发明构思不限于此。也就是说，在连接导体20完全地填充在过孔37中的情况下，连接导体20可按照与过孔37的尺寸相同的尺寸形成。
根据本示例性实施例的连接导体20可通过镀覆来形成。然而，如上所述，根据本示例性实施例的连接导体20的尺寸和长度可比形成在板10中的一般的导电过孔的尺寸和长度大，因此，镀覆时间会变得非常长。
为此，根据本示例性实施例的连接导体20可仅通过电镀而不执行无电镀覆来形成。这将在以下对制造电子装置模块的方法的描述中更详细地进行描述。
在以上描述的根据本示例性实施例的电子装置模块100中，电子器件1可安装在板10的两个表面上。另外，板10和外部端子28可通过设置在板10的下表面上的连接导体20彼此电连接。
因此，在一个板上可安装多个电子器件1，从而可增大电子器件的集成度。
另外，在根据本示例性实施例的电子装置模块100中，如图3和图4所示，镀覆线17可从形成在板10上的外连接电极16延伸。镀覆线17是当连接导体20按照镀覆方式形成时添加的组件，在通过以下将要描述的制造电子装置模块的方法来制造电子装置模块100的示例中，镀覆线17可以是必需包括在电子装置模块100中的组件。
接下来，将描述根据本示例性实施例的制造电子装置模块的方法。
图5A至图5J是示出制造图1A中所示的电子装置模块的方法的剖视图。
首先，如图5A和图5B所示，可执行准备板10的操作。如上所述，板10可以是具有上表面T和下表面B的多层板，并可具有形成在其两个表面上的安装电极13(在图5B中省略)。另外，板10可具有形成在其下表面B上的一个或更多个外连接电极16。
另外，根据本示例性实施例的板10可包括从外连接电极16延伸的镀覆线17。如上所述，镀覆线17可按照镀覆线朝着器件安装区域的外侧延伸的形式来设置。
同时，在本操作中准备的板10(板10是多个相同的模块安装区域P重复地设置在其中的板)可为具有较大面积的矩形或长带形。因此，以下将提供使用板和板带二者的描述。
可将板带10同时地制造并形成多个电子装置模块，可在板带10上划分出多个单独的模块安装区域P，可针对多个单独的模块安装区域P中的每一个制造电子装置模块。
在这种情况下，可沿着各个模块安装区域P形成镀覆图案18。镀覆图案18可围绕每个模块安装区域P的周围形成，并可电连接到各条镀覆线17。
镀覆图案18可通过夹具等电连接到外电源，以向镀覆线17供应电流。然而，本发明构思的构造不限于此。
然后，如图5C所示，可执行在板10的上表面上安装电子器件1的操作。可通过以下步骤来执行本操作：按照丝网印刷等方式在形成在板10的上表面上的安装电极13上印刷焊膏，在焊膏上放置电子器件1，然后通过回流焊工艺施加热以使焊膏熔化并使焊膏固化。
然而，本操作不限于此，而是可通过以下步骤来执行本操作：在板10的上表面上放置电子器件1，然后使用键合线2使形成在板10上的安装电极13和电子器件1的电极彼此电连接。
在本操作中，可在各个单独的模块安装区域P中根据相同的布局安装相同的电子器件1。
接下来，如图5D所示，可执行在板10的上表面上形成第一成型部31的操作。
在本操作中，可通过将其上安装有电子器件1的板10设置在模具(未示出)中，然后向模具中注入成型树脂来形成第一成型部31。因此，可通过第一成型部31保护安装在板10的一个表面(即，上表面)上的电子器件1免受外部环境影响。
这里，可分别为每个模块安装区域P形成第一成型部31(如图5D所示)，或者可使第一成型部31彼此一体地形成以覆盖板带10的所有的模块安装区域P。
然后，如图5E所示，可执行在板10的下表面上安装电子器件1的操作。可通过以下步骤来执行本操作：按照丝网印刷等方式在板10的下表面上的安装电极13上印刷焊膏，在焊膏上放置电子器件1，然后施加热以使焊膏固化。
接下来，如图5F所示，可执行在板10的下表面上形成第二成型部35的操作。也可通过将板10设置在模具中，然后向模具中注入成型树脂来执行本操作。
接下来，如图5G所示，可在第二成型部35中形成过孔37。可按照激光钻孔方式形成过孔37。
板10的外连接电极16可通过过孔37暴露于外部。过孔37可大体上具有其横截面面积朝着板10变小的锥形。然而，本发明构思不限于此。
同时，根据本示例性实施例的过孔37不具有通孔形式，而是可以是其一端由板10封闭的盲过孔。
另外，如上所述，可按照与板10的外连接电极16或外部端子28的尺寸相应的尺寸来形成根据本示例性实施例的过孔37。
更详细地讲，根据本示例性实施例的过孔37可具有200μm或更大的深度。考虑嵌入到第二成型部35中的电子器件1的安装高度而得出该深度。
因此，在电子器件1的安装高度变大或变小的情况下，密封电子器件1的第二成型部35的厚度可变大或变小，从而可将穿透第二成型部35的过孔37的深度改变为与第二成型部35的厚度相对应。
另外，过孔37的深度可等于过孔37的最大宽度(或最大直径)的一倍至两倍。
例如，根据本示例性实施例的过孔37可具有300μm的最大直径和500μm的深度。然而，本发明构思的构造不限于此。
接下来，如图5H和图5I所示，可在过孔37中形成连接导体20。在连接导体20由铜(Cu)形成的情况下，可执行铜镀覆。另外，镀覆工艺可仅由电镀构成。
更详细地讲，如图5I所示，可首先将金属框架70放置在板10上并接触镀覆图案18。然后，当将电流施加到金属框架70时，电流可通过金属框架70接触的镀覆图案18和镀覆线17施加到外连接电极16(见图5H)，从而在外连接电极16上执行镀覆。
同时，虽然已经在图5I中示出了按照杆状平坦金属板彼此结合的形式而形成的金属框架70，但本发明构思的构造不限于此，而是如果需要，可进行各种修改。例如，金属框架可呈网状或格子状。
在根据本示例性实施例的镀覆工艺中，可从外连接电极16生长导电材料。因此，可将导电材料顺序地填充到过孔37中，从而最终形成为连接导体20。
如上所述，根据本示例性实施例的过孔37的尺寸可比形成在板10中的导电过孔的尺寸相对大。因此，当在执行无电镀覆之后执行电镀时，导体会从过孔37的侧壁朝着其中央生长。由于从过孔37的侧壁生长的导体的生长速度比从过孔37的底部(即，外连接端子)生长的导体的生长速度快，因此会容易在连接导体20中形成空隙。
另外，由于过孔37的尺寸大，因此当通过无电镀覆来镀覆过孔37的内部时，会使得执行镀覆工艺需要的时间显著增加，从而会降低产量。
因此，在根据本示例性实施例的制造电子装置模块的方法中，可仅通过电镀来形成连接导体20。
另外，如上所述，根据本示例性实施例的成型部30可由环氧模塑料(EMC)形成。通常，已知的是，不容易在作为热固性树脂的EMC的表面上执行镀覆，也就是说，不容易使金属结合到EMC的表面。
因此，在根据本示例性实施例的制造电子装置模块的方法中，可使用机械联锁、挂钩和锚固原理或锚固效应以在EMC的表面上镀覆导体。机械联锁、挂钩和锚固原理可指粘附剂渗透到将被粘附的材料的表面的不规则结构(粗糙结构)中从而通过机械咬合而粘附到所述材料上的原理。
也就是说，在根据本示例性实施例的制造电子装置模块的方法中，可使用以下方法：将由EMC形成的过孔37的内表面37a(见图5H)形成的尽可能粗糙，并在镀覆工艺中将镀覆材料通过锚固效应结合到过孔37的内表面37a。
为此，在本示例性实施例中，在使用激光形成过孔37的步骤中，尽可能增大过孔37的内表面的表面粗糙度，从而形成不规则的且粗糙的表面结构。这里，可通过调节激光的种类、激光的光斑尺寸、激光的功率来增大表面粗糙度。
因此，即使成型部30由EMC形成，也可使连接导体20和过孔37的内表面的异种界面彼此容易地结合。
同时，可进行各种修改来增大连接导体20与成型部30之间的结合力。例如，在将催化剂金属(诸如金、铂或钯等)设置在镀覆目标区域中之后，可执行有效的铜镀覆。
另外，为了显著地减小由于激光照射而在外连接电极16中产生的冲击的影响，可局部地蚀刻外连接电极16的暴露于过孔37中的表面。
最后，可执行切割其上形成有成型部30的板带10以形成单独的电子装置模块100的操作。
可通过沿着图5J中示出的切割线Q切割成型部30和板10来执行该操作。
因此，可去除形成在板带10中的镀覆图案18，从而可仅在板10中保留镀覆线17。另外，镀覆线17的末端可通过板带10的切割表面暴露于成型部30的外部。
同时，虽然在操作电子装置模块时不需要镀覆线17，但由于通过镀覆工艺使连接导体20形成在成型部30中，因此必然会保留镀覆线17。因此，可通过保留在板10上的镀覆线17确定，在根据本示例性实施例的电子装置模块中已经按照镀覆方式形成了连接导体20。
同时，虽然未示出，但可在切割板带20的操作之前或之后，执行在连接导体20的末端形成外部端子28(见图3)的操作。这里，可按照各种形式(诸如凸点形式、焊球形式和焊盘形式等)形成外部端子28，如果需要，可省略外部端子28。
可通过上述操作完成图1A中示出的根据本示例性实施例的电子装置模块100。
同时，根据本公开的制造电子装置模块的方法不限于上述示例性实施例，而是可进行各种修改。
图5K至图5N是示出根据本公开的另一示例性实施例的制造电子装置模块的方法的视图。
首先，参照图5K，在根据本示例性实施例的制造电子装置模块的方法中，可准备板10。在本操作中准备的板10(板10是其中重复地设置了多个相同的安装区域P的板10)可以是具有较大面积的矩形板10。
另外，在根据本示例性实施例的板10中，对于每个单独的模块安装区域P来说，外连接电极16可暴露于外部，镀覆线17和镀覆图案18不形成在板的外侧，而是形成在板10的内侧。
另外，可在板10的一侧形成镀覆垫18a。在镀覆工艺中，镀覆垫18a可电连接到板10的镀覆图案18，并可连接到将电流施加到板的外部导电构件。
因此，镀覆图案18和镀覆垫18a可通过层间过孔(未示出)彼此电连接。另外，外连接电极16和镀覆线17可通过层间过孔14a(见图5N)彼此电连接。
另外，镀覆图案18可在设置为彼此相邻的两个单独的模块安装区域P之间形成为一条线。也就是说，两个单独的模块安装区域P的所有的镀覆线17可电连接至一个镀覆图案18。
然后，如图5L所示，可在板10上形成电子器件，并可形成成型部30。与上述示例性实施例相似，可通过以下方法执行本操作：在板10的一个表面上安装电子器件1(见图5N)，形成第一成型部31(见图5N)，在板10的另一表面上安装电子器件1(见图5N)，然后形成第二成型部35(见图5N)。
然而，本发明构思不限于此。也就是说，也可在将所有的电子器件1安装在板10的两个表面上之后，可在板10的两个表面上同时形成第一成型部31和第二成型部32。
另外，虽然与上述示例性实施例相似，对于本示例性实施例中的每个模块安装区域P可形成第二成型部35，但也可使第二成型部35彼此一体地形成以覆盖板10的所有模块安装区域，如图5L所示。这是因为：即使第二成型部35彼此一体地形成，由于根据本示例性实施例的镀覆线17和镀覆图案18形成在板10中，因此也可在镀覆工艺中将电流施加到外连接电极16。
然后，如图5M所示，可在第二成型部35中形成过孔，可通过电镀形成连接导体20。然后，可形成外部端子28(见图5N)。由于可如上述的示例性实施例中的操作一样地执行本操作，因此将省略对其的详细描述。
同时，在本操作中，可通过使板10的镀覆垫18a电连接到外电源来执行电镀。镀覆垫18a可连接到夹具、具有钳子形状的导电构件或导电线等，从而电连接到外电源，但不限于此。
可通过镀覆图案18、镀覆线17和形成在板10中的层间过孔14a将施加到镀覆垫18a的电流供应到外连接电极16。因此，可通过电镀在外连接电极16上形成连接导体20。
最后，可切割其上形成有成型部30的板10以形成图5N中示出的电子装置模块400。
可通过沿着图5K中示出的镀覆图案18的外侧线切割成型部30和板10来执行该操作。
因此，可去除形成在板带10中的镀覆图案18，从而可仅在板10中保留镀覆线17。另外，镀覆线17可具有通过板10的切割表面暴露于板10的外部的末端，并且镀覆线17可彼此电分离。
在以上描述的根据本示例性实施例的电子装置模块100或400中，可在板10的两个表面上安装电子器件1，并可通过成型部30来密封电子器件1。因此，可在一个电子装置模块100中安装很多器件，并可容易地保护这些器件免受外部环境影响。
另外，连接导体20可按照镀覆方式形成在成型部30中，然后连接到外部端子28。因此，即使按照双侧成型结构或封装堆叠结构，也可非常容易地形成使板10与外电源彼此电联接的导体路径和电路布线，从而可容易地制造电子装置模块。
同时，本发明构思不限于上述示例性实施例，而是可进行各种修改。
除了成型部和镀覆线的构造之外，以下将要描述的根据示例性实施例的电子装置模块可被构造为与根据上面提到的示例性实施例的电子装置模块相似。因此，将省略与根据上述示例性实施例的电子装置模块的组件相同或相似的组件的详细描述，并且将主要描述与根据上述示例性实施例的电子装置模块的组件不同的组件。
图6A是示意性地示出根据本公开的另一示例性实施例的电子装置模块的透视图；图6B是图6A中示出的电子装置模块的仰视透视图。另外，图7是在图6A中示出的电子装置模块的剖视图；图8是图7的A部分的局部放大剖视图；图9是图8中示出的板的平面图。这里，为了便于描述，图9示出了安装有电子器件的状态，图7示出了沿着图9的线C-C截取的剖视图。
参照图6A至图9，根据本示例性实施例的电子装置模块200可包括电子器件1、板10、成型部30、连接导体20和外部端子28。
电子器件1可与根据上述示例性实施例的电子装置模块的电子器件1相同。因此，将省略对电子器件1的详细描述。
除了镀覆线17的构造之外，板10可与根据上述示例性实施例的电子装置模块的板10大致相似。
在根据本示例性实施例的板10中，一条或更多条镀覆线17可连接到各个外连接电极16。
可使用镀覆线17以形成以下将要描述的连接导体20，以下将在对制造电子装置模块的方法的描述中更详细地描述连接导体20。
镀覆线17可按照布线图案的形式从各个外连接电极线性地延伸预定距离而形成。这里，各个镀覆线17可设置为指向板10的朝外方向，但不限于此。
另外，根据本示例性实施例的镀覆线17可形成在板10内，而不暴露于板10的侧表面，也就是说，不暴露于电子装置模块200的外部。
在镀覆线17暴露于板10的外部的情况下，会通过暴露的镀覆线17引入或泄露电磁波。另外，电场会沿着暴露的部分聚集。
因此，在根据本示例性实施例的电子装置模块200中，镀覆线17可仅形成在板10中，并可通过成型部30完全覆盖。因此，镀覆线17不会暴露于外部。
这种构造可通过下面将描述的根据本公开的另一示例性实施例的制造电子装置模块的方法来获得。
成型部30可包括形成在板10的上表面上的第一成型部31和形成在板10的下表面上的第二成型部35。
根据本示例性实施例的成型部30可由包括树脂(诸如环氧模塑料(EMC))的绝缘材料形成。然而，本发明构思不限于此。
第一成型部31可按照第一成型部31完全覆盖板10的一个表面的形式形成。
第二成型部35可形成在板10的下表面上，并可具有形成在其中的连接导体20。
另外，根据本示例性实施例的第二成型部35可被分成内成型部35a和外成型部35b。
内成型部35a可使安装在板10的下表面上的电子器件1和连接导体20嵌入到其中。另外，外成型部35b可设置在内成型部35a的外侧。
外成型部35b可被设置为使得上述镀覆线17嵌入到其中。因此，外成型部35b可按照其宽度完全覆盖镀覆线17的宽度来形成。
连接导体20也可与根据上述示例性实施例的电子装置模块的连接导体20相同。因此，将省略对连接导体20的详细描述。
在根据如上所述构造的本示例性实施例的电子装置模块200中，镀覆线17不被设置为暴露于电子装置模块200的外部，而是可形成在电子装置模块200中。这种构造可通过根据本示例性实施例的制造电子器件的方法来获得。
由于镀覆线17未暴露于电子装置模块200的外部，因此可防止通过暴露的镀覆线17引入/泄漏电磁波或者可防止电场沿着暴露的部分集中。
接下来，将描述根据本示例性实施例的制造电子装置模块的方法。
图10A至图10J是示出图6A中所示的制造电子装置模块的方法的剖视图。
首先，如图10A和图10B所示，可执行准备板10的操作。如上所述，板10可以是多层板，并可具有形成在其两个表面上的安装电极13(在图10B中省略)。另外，板10可具有形成在其下表面B上的外连接电极16。
另外，根据本示例性实施例的板10可包括从外连接电极16延伸的镀覆线17。如上所述，镀覆线17可按照镀覆线17朝着板10的外侧延伸的形式来设置。
同时，在本操作中准备的板10(板10是多个相同的模块安装区域P重复地设置在其中的板)可以呈矩形或长带形并具有宽广的面积。
可将板10同时地制造并形成多个电子装置模块，可在板10上划分出多个单独的模块安装区域P，可针对多个单独的模块安装区域P中的每一个制造电子装置模块。
另外，板带10可具有形成在其中的一个或更多个通孔11。可在各个模块安装区域P之间的空间中形成通孔11，并且可沿着各个模块安装区域P之间的边界形成通孔11。
通孔11可用作在以下将要描述的形成成型部30的步骤中成型树脂穿过其移动的路径。以下将对其进行描述。
然后，如图10C所示，可执行在板10的一个表面(即，下表面)上安装电子器件1的操作。可通过以下方法执行本操作：按照丝网印刷等方式在形成在板10的下表面B上的安装电极13上印刷焊膏，在焊膏上放置电子器件1，然后通过回流焊工艺施加热以使焊膏熔化并使焊膏固化。
然而，本操作不限于此，而是可通过以下步骤来执行本操作：在板10的下表面B上放置电子器件1，然后使用键合线2使形成在板10上的安装电极13和电子器件1的电极彼此电连接。
在本操作中，可在具有相同布局的各个单独的模块安装区域P中安装相同的电子器件1。
接下来，如图10D所示，可执行在板10的一个表面上形成第二成型部35的相应部分(即，内成型部35a)的操作。
在本操作中，可通过将其上安装有电子器件1的板10设置在模具(未示出)中，然后向模具中注入成型树脂来形成内成型部35a。可将内成型部形成为使得可通过内成型部35a保护安装在板10的下表面B上的电子器件1免受外部环境影响。
同时，可为各个模块安装区域P中的每一个形成根据本示例性实施例的第二成型部35，并且第二成型部35可形成为使得所有的通孔被暴露。因此，可在由通孔11划分的内部区域中形成内成型部35a。
另外，在本操作中形成的内成型部35a可以是第二成型部35的一部分，而非第二成型部35的全部，可在以下将要描述的形成第一成型部31的工艺中形成外成型部(外成型部是第二成型部35的其它部分)。
另外，在本操作中形成的内成型部35a可具有足以使镀覆线17暴露于内成型部35a的外部的尺寸和形状。因此，在本操作中形成内成型部35a之后，镀覆线17可按照镀覆线17的所有的末端朝向内成型部35a的外部突出的形式被暴露。
接下来，如图10E所示，可在内成型部35a中形成过孔37。可利用激光钻孔形成过孔37。
板10的外连接电极16可通过过孔37暴露于外部。同时，如图8所示，过孔37可大体上具有其横截面面积朝着板10变小的锥形。然而，本发明构思不限于此。
然后，可按照镀覆方式在过孔37中形成连接导体20。
在连接导体20由铜(Cu)形成的情况下，可执行铜镀覆。这里，镀覆工艺可仅利用电镀来实施。
更详细地讲，如图10F所示，可首先将金属框架70放置在板10上并接触镀覆线17(见图10E)。然后，当将电流施加到金属框架70时，电流可通过电连接到金属框架70的镀覆线17施加到外连接电极16(见图10B)，从而在外连接电极16上执行镀覆。
可将导电材料从外连接电极16顺序地填充到过孔37中，同时执行镀覆工艺，从而最终形成连接导体20。
然后，如图10G所示，可执行在板10的上表面T上安装电子器件1的操作。可通过以下步骤来执行本操作：按照丝网印刷等方式在安装电极13(见图10A)上印刷焊膏，在焊膏上放置电子器件1，然后通过回流焊工艺施加热，以使焊料熔化并使焊膏固化。
接下来，如图10H所示，可执行在板10的上表面T上形成第一成型部31的操作。与图10D中示出的情况相似，可通过将板10设置在模具中，然后向模具中注入成型树脂来执行本操作。
在该操作中，注入到模具中的成型树脂可通过通孔11被引入到板10的下表面B以及板10的上表面T中。
因此，成型树脂可在板10的上表面T上形成第一成型部31，同时，如图10I所示，成型树脂沿着形成在板10的下表面B上的内成型部35a的周围填充，从而形成外成型部35b。
在该工艺中，另外地形成的外成型部35b可在覆盖形成在板10中的镀覆线17(见图10E)的同时形成。因此，暴露在板10的下表面上的镀覆线17可通过另外地形成的外成型部35b而完全地嵌入。
最后，可执行切割其上形成有成型部30的板带10以形成个体的电子装置模块200的操作。
可通过沿着图10J中示出的切割线Q切割成型部30和板10来执行该操作。
这里，可将切割线Q限定为使得根据本示例性实施例的镀覆线17不会暴露于切割表面。例如，可在通孔11与镀覆线17之间形成切割线Q，或者可使切割线Q形成为部分地共用通孔11的内壁。
因此，可在使镀覆线17完全嵌入到成型部30中而不暴露于外部的状态下，使电子装置模块彼此分离。
同时，虽然未示出，但可在切割板带10的操作之前或之后，执行在连接导体20的末端形成外部端子28(见图8)的操作。这里，可按照各种形式(诸如凸点形式、焊球形式或焊盘形式等)形成外部端子28。
可通过上述操作形成图6A中示出的根据本示例性实施例的电子装置模块200。
同时，在可忽略由于镀覆线的暴露而产生的问题的情况下，可省略外成型部以使镀覆线的部分暴露于外部。在这种情况下，成型部可包括仅内成型部，或者可包括仅内成型部和第一成型部。
图11是示意性地示出了根据本公开的另一示例性实施例的电子装置模块的仰视透视图。
参照图11，在根据本示例性实施例的电子装置模块300中，在一次成型工艺中形成的成型部(内成型部)的材料与在二次成型工艺中形成的成型部(外成型部)的材料可彼此不同。
因此，形成在板10的上表面上的第一成型部31的整体可由相同的材料形成，形成在板10的下表面上的第二成型部35的内成型部35a和外成型部35b可由不同的材料形成。另外，第一成型部31以及第二成型部35的外成型部35b可由相同的材料形成。
如上所述，可对根据本示例性实施例的电子装置模块进行各种形式的修改。
如上所述，在根据本公开的示例性实施例的电子装置模块中，电子器件可安装在板的两个表面上并可通过成型部来密封。因此，可在一个电子装置模块中安装很多器件，并可容易地保护这些器件免受外部环境影响。
另外，由于连接导体按照镀覆方案形成在成型部中，因此可容易地制造连接导体。此外，由于镀覆线可完全嵌入到电子装置模块中，因此如果需要，可防止电场在镀覆线的附近集中。
虽然已经在上面示出和描述了示例性实施例，但本领域技术人员将清楚的是，在不脱离由权利要求限定的本发明的范围的情况下，可以做出修改和变型。

Claims (35)

1.一种电子装置模块，所述电子装置模块包括：
板，包括一个或更多个外连接电极以及从外连接电极延伸预定距离的镀覆线；
一个或更多个电子器件，安装在板上；
成型部，密封电子器件；
多个连接导体，从外连接电极延伸并穿透成型部而设置在成型部内。
2.根据权利要求1所述的电子装置模块，其中，成型部由环氧模塑料形成。
3.根据权利要求1所述的电子装置模块，其中，镀覆线的末端暴露于板的外部。
4.根据权利要求1所述的电子装置模块，其中，镀覆线整体设置在成型部内。
5.根据权利要求1所述的电子装置模块，其中，连接导体的高度等于连接导体的最大宽度的一倍至两倍。
6.根据权利要求5所述的电子装置模块，其中，连接导体的高度为200μm或更大。
7.根据权利要求1所述的电子装置模块，其中，连接导体通过机械联锁机制与成型部联锁。
8.根据权利要求1所述的电子装置模块，其中，成型部设置在板的两个表面上。
9.根据权利要求1所述的电子装置模块，所述电子装置模块还包括结合到连接导体的末端的外部端子。
10.一种制造电子装置模块的方法，所述方法包括：
准备板，在所述板上形成有镀覆线；
在板上安装一个或更多个器件；
形成密封所述器件的成型部；
在成型部中形成过孔；
利用镀覆线通过镀覆方法在过孔中形成连接导体。
11.根据权利要求10所述的方法，其中，所述板是板带，在所述板带上形成有多个单独的模块安装区域，
在各个模块安装区域内形成一个或更多个外连接电极，
在各个模块安装区域的外侧形成导电图案，
利用镀覆线使所述一个或更多个外连接电极与导电图案彼此连接。
12.根据权利要求11所述的方法，所述方法还包括：在形成连接导体之后，基于各个模块安装区域切割板带，
其中，在切割板带的过程中去除导电图案。
13.根据权利要求12所述的方法，其中，镀覆线的末端通过板带的切割表面而暴露于成型部的外部。
14.根据权利要求10所述的方法，其中，过孔的深度等于过孔的最大宽度的一倍至两倍。
15.根据权利要求10所述的方法，其中，过孔具有200μm或更大的深度。
16.根据权利要求10所述的方法，其中，形成过孔的步骤包括：
使用激光加工来增大过孔的内表面的粗糙度的等级。
17.根据权利要求10所述的方法，其中，通过电镀工艺而不是无电镀覆工艺来形成连接导体。
18.根据权利要求10所述的方法，其中，一个或更多个外连接电极电连接到镀覆线，
所述一个或更多个外连接电极通过所述过孔暴露于板的外部。
19.根据权利要求18所述的方法，其中，通过以下步骤来执行形成连接导体的操作：
通过镀覆线将电流施加到所述一个或更多个外连接电极；
将导电材料填充到过孔中，以从所述一个或更多个外连接电极生长连接导体。
20.根据权利要求19所述的方法，其中，形成连接导体的步骤包括：
通过机械联锁机制使连接导体与过孔的内表面联锁。
21.根据权利要求10所述的方法，其中，使用环氧模塑料来形成成型部，通过铜电镀来形成连接导体。
22.根据权利要求10所述的方法，所述方法还包括在连接导体上形成外部端子。
23.根据权利要求10所述的方法，其中，形成成型部的步骤包括：
形成内成型部，同时使至少部分镀覆线暴露于内成型部的外部。
24.根据权利要求23所述的方法，其中，通过使金属框架接触暴露于内成型部的外部的镀覆线，然后将电流施加到金属框架来形成连接导体。
25.根据权利要求23所述的方法，所述方法还包括：
在形成连接导体之后，在内成型部的外侧形成外成型部，以使镀覆线嵌入到外成型部中。
26.根据权利要求25所述的方法，其中，通过利用被引入到板的一个表面的成型树脂来形成外成型部，而在板的另一表面上形成新的成型部。
27.根据权利要求26所述的方法，其中，所述板是板带，在所述板带上形成有多个单独的模块安装区域，
在各个模块安装区域之间形成一个或更多个通孔，
成型树脂通过通孔被引入到板的一个表面。
28.一种制造电子装置模块的方法，所述方法包括：
准备板，在所述板上形成有镀覆线；
在板的一个表面上安装一个或更多个器件；
形成密封所述器件的内成型部，同时使部分镀覆线暴露于内成型部的外部；
在内成型部中形成过孔；
利用镀覆线通过镀覆方法在过孔中形成连接导体；
在板的一个表面上形成外成型部，以使镀覆线完全地嵌入到外成型部中。
29.根据权利要求28所述的方法，其中，形成外成型部的步骤包括：
在板的另一表面上安装一个或更多个器件；
通过向板的另一表面中注入成型树脂形成第一成型部，其中，
通过使用被引入到板的一个表面的所述成型树脂形成外成型部。
30.一种电子装置模块，所述电子装置模块包括：
板，包括一个或更多个外连接电极以及从外连接电极延伸预定距离的镀覆线；
一个或更多个电子器件，安装在板的一个表面上；
内成型部，密封电子器件，同时使部分镀覆线暴露于内成型部的外部；
多个连接导体，从外连接电极延伸并穿透内成型部而设置在内成型部中。
31.根据权利要求30所述的电子装置模块，所述电子装置模块还包括：
外成型部，使暴露于内成型部的外部的镀覆线嵌入到外成型部中。
32.根据权利要求31所述的电子装置模块，其中，内成型部和外成型部由不同的材料形成。
33.根据权利要求31所述的电子装置模块，其中，内成型部和外成型部由相同的材料形成。
34.根据权利要求31所述的电子装置模块，所述电子装置模块还包括形成在板的另一表面上的第一成型部。
35.根据权利要求34所述的电子装置模块，其中，外成型部和第一成型部由相同的材料形成。
CN201510424692.7A 2014-07-17 2015-07-17 电子装置模块及其制造方法 Withdrawn CN105280624A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2014-0090550 2014-07-17
KR20140090550 2014-07-17
KR1020140119231A KR20160010246A (ko) 2014-07-17 2014-09-05 전자 소자 모듈 및 그 제조 방법
KR10-2014-0119231 2014-09-05

Publications (1)

Publication Number Publication Date
CN105280624A true CN105280624A (zh) 2016-01-27

Family

ID=55075815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510424692.7A Withdrawn CN105280624A (zh) 2014-07-17 2015-07-17 电子装置模块及其制造方法

Country Status (2)

Country Link
US (1) US20160021737A1 (zh)
CN (1) CN105280624A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111246669A (zh) * 2020-01-17 2020-06-05 深圳市德名利电子有限公司 一种lpddr基板设计方法、lpddr基板和电子设备
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3028077B1 (fr) * 2014-11-03 2018-04-20 Ingenico Group Carte de circuit imprime
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
US10930802B2 (en) * 2018-05-03 2021-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412838A (zh) * 2001-10-17 2003-04-23 松下电器产业株式会社 高频半导体装置
CN1453858A (zh) * 2002-04-22 2003-11-05 Nec化合物半导体器件株式会社 半导体器件及其制造方法
US20050151229A1 (en) * 2004-01-14 2005-07-14 Denso Corporation Electronic device having wiring substrate and lead frame
US20050201069A1 (en) * 2004-03-15 2005-09-15 Denso Corporation Electronic device
US20100220448A1 (en) * 2007-11-20 2010-09-02 Murata Manufacturing Co., Ltd. Component-containing module
CN102034768A (zh) * 2009-09-25 2011-04-27 杨文焜 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US20130127025A1 (en) * 2011-11-22 2013-05-23 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412838A (zh) * 2001-10-17 2003-04-23 松下电器产业株式会社 高频半导体装置
CN1453858A (zh) * 2002-04-22 2003-11-05 Nec化合物半导体器件株式会社 半导体器件及其制造方法
US20050151229A1 (en) * 2004-01-14 2005-07-14 Denso Corporation Electronic device having wiring substrate and lead frame
US20050201069A1 (en) * 2004-03-15 2005-09-15 Denso Corporation Electronic device
US20100220448A1 (en) * 2007-11-20 2010-09-02 Murata Manufacturing Co., Ltd. Component-containing module
CN102034768A (zh) * 2009-09-25 2011-04-27 杨文焜 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US20130127025A1 (en) * 2011-11-22 2013-05-23 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111246669A (zh) * 2020-01-17 2020-06-05 深圳市德名利电子有限公司 一种lpddr基板设计方法、lpddr基板和电子设备
CN111246669B (zh) * 2020-01-17 2021-07-30 深圳市德明利技术股份有限公司 一种lpddr基板设计方法、lpddr基板和电子设备
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法

Also Published As

Publication number Publication date
US20160021737A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
US20220102166A1 (en) Leadframe package with pre-applied filler material
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
KR100524437B1 (ko) 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
KR100950511B1 (ko) 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
TW201546914A (zh) 基板及其製造方法
US20150062854A1 (en) Electronic component module and method of manufacturing the same
CN104851862A (zh) 电子设备
CN105280624A (zh) 电子装置模块及其制造方法
EP2763518A1 (en) Component embedded substrate mounting body, method for manufacturing same and component embedded substrate
JP2009016715A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
JP2008288610A (ja) 回路モジュールの製造方法
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
US8872329B1 (en) Extended landing pad substrate package structure and method
CN102270619B (zh) 用于电子封装组件的焊盘配置
CN106711123A (zh) 半导体封装件及其制造方法
CN105244327B (zh) 电子装置模块及其制造方法
GB2555289A (en) Semiconductor device, and method for manufacturing same
CN106298728A (zh) 封装结构及其制法
US10068882B2 (en) High-frequency module
CN103400826A (zh) 半导体封装及其制造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20160127

WW01 Invention patent application withdrawn after publication